CN101320726B - 混入磁性体粉末的半导体装置及其制造方法 - Google Patents

混入磁性体粉末的半导体装置及其制造方法 Download PDF

Info

Publication number
CN101320726B
CN101320726B CN2008100881988A CN200810088198A CN101320726B CN 101320726 B CN101320726 B CN 101320726B CN 2008100881988 A CN2008100881988 A CN 2008100881988A CN 200810088198 A CN200810088198 A CN 200810088198A CN 101320726 B CN101320726 B CN 101320726B
Authority
CN
China
Prior art keywords
semiconductor device
magnetic
inductor element
thin film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100881988A
Other languages
English (en)
Other versions
CN101320726A (zh
Inventor
青木由隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhao Tan Jing Co ltd
Aoi Electronics Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007043355A external-priority patent/JP2008210828A/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN101320726A publication Critical patent/CN101320726A/zh
Application granted granted Critical
Publication of CN101320726B publication Critical patent/CN101320726B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及混入磁性体粉末的半导体装置及其制造方法。根据本发明，因为由在树脂中混入了磁性体粉末的材料形成密封膜，所以借助于密封膜中的磁性体粉末，能够抑制从半导体基板上表面侧的集成电路到外部、或者与其相反地从外部到半导体基板上表面侧的集成电路的干扰电磁辐射噪音。另外，通过在包括螺旋形状薄膜电感元件的被称为CSP的半导体装置中，在半导体基板和薄膜电感元件之间设置由在树脂中混入了磁性体粉末的材料所形成的磁性膜，能够降低由半导体基板中产生的涡流所引起的薄膜电感元件的涡流损耗。

Description

混入磁性体粉末的半导体装置及其制造方法
技术领域
本发明涉及一种混入磁性体粉末的半导体装置及其制造方法。
背景技术
在特开2004-342876号公报(图6)中，公开了一种被称为CSP(chipsize package，芯片尺寸组装)的半导体装置，其在半导体基板上设置多个布线，在布线的连接垫块部上表面上设置有柱状电极，在包括布线的半导体基板上将由环氧类树脂等形成的密封膜设置为其上表面与柱状电极的上表面在同一个面上，并在柱状电极的上表面上设置有焊料球。
然而，在特开2004-342876号公报(图6)中，通过由环氧类树脂等形成的密封膜，能够保护半导体基板的上表面侧免受来自于外部气氛的污染和破损，但存在的问题是：不能抑制从半导体基板的上表面侧到外部、或者与其相反地从外部到半导体基板上表面侧的干扰电磁辐射噪音。
另外，在特许第3540729号公报中，公开了在CSP(chip size package，芯片尺寸组装)中具有螺旋形状的薄膜电感元件。
但是，在特许第3540729号公报中，因为在保护膜的上表面上设置了螺旋形状的薄膜电感元件，所以存在的问题是：在半导体基板中产生的涡流的作用下，在薄膜电感元件中产生涡流损耗，从而使薄膜电感元件的特性劣化(Q值减少)。
发明内容
于是，本发明的目的在于提供一种能够抑制从半导体基板上表面侧的集成电路到外部、或者与其相反地从外部到半导体基板上表面侧的集成电路的干扰电磁辐射噪音的半导体装置及其制造方法。
另外，本发明的目的还在于：在半导体基板上具有薄膜电感元件的半导体装置中，降低由半导体基板中产生的涡流所引起的薄膜电感元件的涡流损耗。
根据本发明，因为由在树脂中混入了磁性体粉末的材料形成密封膜，所以借助于密封膜中的磁性体粉末，能够抑制从半导体基板上表面侧的集成电路到外部、或者与其相反地从外部到半导体基板上表面侧的集成电路的干扰电磁辐射噪音。另外，通过在包括螺旋形状薄膜电感元件的被称为CSP的半导体装置中，在半导体基板和薄膜电感元件之间设置由在树脂中混入了磁性体粉末的材料所形成的磁性膜，能够降低由半导体基板中产生的涡流所引起的薄膜电感元件的涡流损耗。
附图说明
图1是作为本发明第1实施方式的半导体装置的剖面图。
图2是制造图1中示出的半导体装置时最初准备的组件的剖面图。
图3是接着图2的工序的剖面图。
图4是接着图3的工序的剖面图。
图5是接着图4的工序的剖面图。
图6是接着图5的工序的剖面图。
图7是接着图6的工序的剖面图。
图8是接着图7的工序的剖面图。
图9是接着图8的工序的剖面图。
图10是作为本发明第2实施方式的半导体装置的剖面图。
图11(A)是作为本发明第1实施方式的半导体装置的主要部分的透视平面图，图11(B)是沿其B-B线的剖面图。
图12是在图11中示出的半导体装置的制造方法的一个例子中，最初准备的组件的剖面图。
图13是接着图12的工序的剖面图。
图14是接着图13的工序的剖面图。
图15是接着图14的工序的剖面图。
图16是接着图15的工序的剖面图。
图17是接着图16的工序的剖面图。
图18是接着图17的工序的剖面图。
图19是接着图18的工序的剖面图。
图20是接着图19的工序的剖面图。
图21是接着图20的工序的剖面图。
图22(A)是作为本发明第2实施方式的半导体装置的主要部分的透视平面图，图22(B)是沿其B-B线的剖面图。
图23是作为本发明第3实施方式的半导体装置的主要部分的剖面图。
图24是作为本发明第4实施方式的半导体装置的主要部分的剖面图。
图25是作为本发明第5实施方式的半导体装置的主要部分的剖面图。
具体实施方式
(第1实施方式)
图1示出了作为本发明第1实施方式的半导体装置的剖面图。该半导体装置一般被称为CSP，包括硅基板(半导体基板)1。在硅基板1的上表面上设置有规定功能的集成电路(未图示)，在上表面周边部上与集成电路连接设置由铝类金属等形成的多个连接垫块2。
在除了连接垫块2的中央部以外的硅基板1的上表面上设置由氧化硅等形成的绝缘膜3，连接垫块2的中央部经由在绝缘膜3中设置的开口部4而露出。在绝缘膜3的上表面上设置由聚酰亚胺类树脂、环氧类树脂等热固性树脂形成的保护膜5。在与绝缘膜3的开口部4相对应的部分上，在保护膜5中设置有开口部6。
在保护膜5的上表面上设置由含铜金属形成的基底金属层7。在基底金属层7的整个上表面上设置由铜形成的布线8。包括基底金属层7的布线8的一个端部经由绝缘膜3和保护膜5的开口部4、6与连接垫块2连接。在布线8的连接垫块部的上表面上设置由铜形成的柱状电极(突起电极)9。
在包括布线8的保护膜5的上表面上将密封膜10设置为其上表面与柱状电极9的上表面在同一个面上。在此情形下，密封膜10由在由聚酰亚胺类树脂、环氧类树脂等形成的热固性树脂10a中混入了由NiCuZn、FeCoBN、CoHfTaPd等形成的软磁性体粉末10b的材料形成。在柱状电极9的上表面上设置焊料球11。
如上所述，在本半导体装置中，因为由在由聚酰亚胺类树脂、环氧类树脂等形成的热固性树脂10a中混入了由NiCuZn、FeCoBN、CoHfTaPd等形成的软磁性体粉末10b的材料形成密封膜10，所以借助于密封膜10中的软磁性体粉末10b，能够抑制从硅基板1上表面侧(集成电路)到外部、或者与其相反地从外部到硅基板1的上表面侧(集成电路)的干扰电磁辐射噪音。
接下来，说明本半导体装置的制造方法的一个例子。首先，如图2所示，准备在晶片状态的硅基板(下面称为半导体晶片21)的上表面上形成由铝类金属等形成的连接垫块2、由氧化硅等形成的绝缘膜3和由聚酰亚胺类树脂、环氧类树脂等形成的保护膜5，连接垫块2的中央部是经由在绝缘膜3和保护膜5中形成的开口部4、6而露出的组件。
在此情形下，在半导体晶片21的上表面上，在形成各半导体装置的区域中形成规定功能的集成电路(未图示)，连接垫块2与各自对应的区域中形成的集成电路电连接。此外，在图2中，用符号22表示的区域是与划线相对应的区域。
接下来，如图3所示，在包括经由绝缘膜3和保护膜5的开口部4、6而露出的连接垫块2的上表面的保护膜5的整个上表面上形成基底金属层7。在此情形下，基底金属层7既可以仅是通过化学镀形成的铜层，也可以仅是通过溅射形成的铜层，还可以是在通过溅射等形成的钛等薄膜层上通过溅射等形成了铜层的结构。
接下来，在基底金属层7的上表面上布线形成电镀抗蚀剂膜23。在此情形下，在与布线8形成区域相对应的部分上，在电镀抗蚀剂膜23中形成开口部24。接下来，通过进行以基底金属层7为电镀电流通路的铜的电镀，在电镀抗蚀剂膜23的开口部24内的基底金属层7的上表面上形成布线8。接下来，剥离电镀抗蚀剂膜23。
接下来，如图4所示，在包括布线8的基底金属层7的上表面上形成电镀抗蚀剂膜25。在此情形下，在布线8的连接垫块部也就是与柱状电极9形成区域相对应的部分上，在抗蚀剂膜25中形成开口部26。接下来，通过进行以基底金属层7为电镀电流通路的铜的电镀，在电镀抗蚀剂膜25的开口部26内的布线8的连接垫块部上表面上形成柱状电极9。接下来，剥离电镀抗蚀剂膜25，接下来，以布线8为掩模蚀刻除去基底金属层7的不需要的部分时，如图5所示，仅在布线8下残存基底金属层7。
接下来，如图6所示，在包括布线8和柱状电极9的保护膜5的上表面上，通过丝网印刷法和旋涂法等，形成由在由聚酰亚胺类树脂、环氧类树脂等形成的热固性树脂10a中混入了由NiCuZn、FeCoBN、CoHfTaPd等形成的软磁性体粉末10b的材料所形成密封膜10，以使其厚度比柱状电极9的高度还稍厚。因此，在该状态下，柱状电极9的上表面被密封膜10所覆盖。在此情形下，因为可以通过丝网印刷法和旋涂法等涂布在热固性树脂10a中混入了软磁性体粉末10b的材料，所以不会增加制造工序数。
接下来，通过适当地研磨除去密封膜10的上表面侧，如图7所示，使柱状电极9的上表面露出，同时将包括该露出的柱状电极9的上表面的密封膜10的上表面平坦化。接下来，如图8所示，在柱状电极9的上表面上形成焊料球11。接下来，如图9所示，沿着划线22在密封膜10、保护膜5、绝缘膜3和半导体晶片21上划线时，得到多个图1中示出的半导体装置。
(第2实施方式)
图10示出了作为本发明第2实施方式的半导体装置的剖面图。该半导体装置与图1中示出的半导体装置的不同之处在于：由在由聚酰亚胺类树脂、环氧类树脂等形成的热固性树脂5a中混入了软磁性体粉末5b的材料形成保护膜(绝缘膜)5。
在该半导体装置中，在密封膜10和保护膜5中的软磁性体粉末10b、5b的作用下，能够比图1中示出的半导体装置的情形进一步抑制从硅基板1上表面侧(集成电路)到外部、或者与其相反地从外部到硅基板1的上表面侧(集成电路)的干扰电磁辐射噪音。另外，因为在形成保护膜5时，可以通过丝网印刷法和旋涂法等涂布在热固性树脂5a中混入了软磁性体粉末5b的材料，所以不会增加制造工序数。
(第3实施方式)
图11(A)是作为本发明第3实施方式的半导体装置的主要部分的透视平面图，图11(B)是沿其B-B线的剖面图。该半导体装置一般被称为CSP，包括平面方形的硅基板(半导体基板)1。在硅基板1的上表面上设置规定功能的集成电路(未图示)，在上表面周边部上与集成电路连接设置由铝类金属等形成的多个连接垫块2a、2b、2c。在此情形下，用符号2b、2c表示的连接垫块与后述的螺旋形状薄膜电感元件13的两端部连接，在图11(A)中被配置为相互邻接。
在除了连接垫块2a、2b、2c中央部以外的硅基板1的上表面上设置由氧化硅等形成的绝缘膜3，连接垫块2a、2b、2c的中央部经由在绝缘膜3中设置的开口部4a、4b、4c而露出。在绝缘膜3的上表面上设置由铝类金属等形成的薄膜电感元件用布线18。薄膜电感元件用布线18的一个端部经由绝缘膜3的开口部4b与连接垫块2b连接。
在包括薄膜电感元件用布线18的绝缘膜3的上表面上设置磁性膜19。在此情形下，磁性膜19由在由聚酰亚胺类树脂、环氧类树脂等形成的热固性树脂19a中混入了由NiCuZn、FeCoBN、CoHfTaPd等形成的软磁性体粉末19b的材料形成。另外，在与绝缘膜3的开口部4a、4c和薄膜电感元件用布线18的连接垫块部相对应的部分上，在磁性膜5中设置开口部20a、20c、29。
在磁性膜19的上表面上设置由铜等形成的基底金属层30、螺旋形状的薄膜电感元件用基底金属层10和薄膜电感元件用布线用基底金属层11(在图11(B)中未示出)。在基底金属层30、薄膜电感元件用基底金属层10和薄膜电感元件用布线用基底金属层11的各整个表面上设置由铜等形成的布线12、螺旋形状的薄膜电感元件13和薄膜电感元件用布线14。
包括基底金属层30的布线12的一个端部经由绝缘膜3和磁性膜19的开口部4a、7a与连接垫块2a连接。包括薄膜电感元件用布线用基底金属层11的薄膜电感元件用布线14的一个端部经由绝缘膜3和磁性膜19的开口部4c、20c而与连接垫块2c连接。包括薄膜电感元件用基底金属层10的薄膜电感元件13的内端部经由磁性膜19的开口部29与薄膜电感元件用布线18的连接垫块部连接，外端部与包括薄膜电感元件用布线用基底金属层11的薄膜电感元件用布线14的另一个端部连接。
在布线12的连接垫块部上表面上设置由铜形成的柱状电极15。在包括布线12和薄膜电感元件13的磁性膜19的上表面上将由环氧类树脂等形成的密封膜16形成为其上表面与柱状电极15的上表面在同一个面上。在柱状电极15的上表面上设置焊料球17。
如上所述，在该半导体装置中，因为在薄膜电感元件13下硅基板1上的绝缘膜3的上表面上，设置由在热固性树脂19a中混入了软磁性体粉末19b的材料所形成的磁性膜19，所以能够降低由在硅基板1中产生的涡流所引起的薄膜电感元件13的涡流损耗，进而能够抑制薄膜电感元件13的特性劣化(Q值降低)。
接下来，说明该半导体装置的制造方法的一个例子。首先，如图12所示，准备在晶片状态的硅基板(下面称为半导体晶片21)的上表面上形成由铝类金属等形成的连接垫块2a、2b和由氧化硅等形成的绝缘膜3，连接垫块2a、2b的中央部是经由在绝缘膜3中形成的开口部4a、4b而露出的组件。
在此情形下，在半导体晶片21的上表面上，在形成各半导体装置的区域中形成规定功能的集成电路(未图示)，连接垫块2a、2b与分别对应的区域中形成的集成电路电连接。此外，对于图11(A)中示出的连接垫块2c和与其付随的结构，省略其说明。另外，在图12中，用符号22表示的区域是与划线相对应的区域。
接下来，如图13所示，在绝缘膜3的上表面上，通过采用光刻法对由采用溅射法等成膜的铝类金属等形成的金属膜进行布图，形成薄膜电感元件用布线18。在该状态下，薄膜电感元件用布线18的一个端部经由绝缘膜3的开口部4b与连接垫块2b连接。
接下来，如图14所示，在包括薄膜电感元件用布线18的绝缘膜3的上表面上，通过丝网印刷法和旋涂法等形成由在聚酰亚胺类树脂、环氧类树脂等形成的热固性树脂19a中混入了由NiCuZn、FeCoBN、CoHfTaPd等形成的软磁性体粉末19b的材料所形成的磁性膜19。接下来，在与绝缘膜3的开口部4a和薄膜电感元件用布线18的连接垫块部相对应的部分上，在磁性膜19中通过照射激光束的激光加工或者光刻法形成开口部20a、29。
接下来，如图15所示，在包括经由绝缘膜3和磁性膜19的开口部4a、7a而露出的连接垫块2a的上表面和经由磁性膜19的开口部29而露出的薄膜电感元件用布线18的连接垫块部上表面的磁性膜19的整个上表面上形成基底金属层23。在此情形下，基底金属层23既可以仅是通过化学镀形成的铜层，也可以仅是通过溅射法形成的铜层，还可以是在通过溅射法形成的钛等薄膜层上通过溅射法等形成了铜层的结构。
接下来，在基底金属层23的上表面上布图形成电镀抗蚀剂膜44。在此情形下，在与布线12形成区域和薄膜电感元件13形成区域相对应的部分上，在电镀抗蚀剂膜44中形成开口部45、26。接下来，通过进行以基底金属层23为电镀电流通路的铜的电镀，在电镀抗蚀剂膜44的开口部45、26内的基底金属层23的上表面上形成布线12和薄膜电感元件13。接下来，剥离电镀抗蚀剂膜44。
接下来，如图16所示，在包括布线12和薄膜电感元件13的基底金属层23的上表面上布图形成电镀抗蚀剂膜27。在此情形下，在布线12的连接垫块部也就是与柱状电极15形成区域相对应的部分上，在电镀抗蚀剂膜27中形成开口部28。接下来，通过进行以基底金属层23为电镀电流通路的铜的电镀，在电镀抗蚀剂膜27的开口部28内的布线12的连接垫块部上表面上形成柱状电极15。
接下来，剥离电镀抗蚀剂膜27，接下来，以布线12和薄膜电感元件13为掩模蚀刻除去基底金属层23的不需要的部分时，如图17所示，仅在布线12和薄膜电感元件13下残存基底金属层30和薄膜电感元件用基底金属层10。
接下来，如图18所示，在包括布线12、薄膜电感元件13和柱状电极15的磁性膜19的上表面上，经由丝网印刷法和旋涂法等，形成由环氧类树脂等形成的密封膜16，以使其厚度比柱状电极15的高度还厚。因而在该状态下，柱状电极15的上表面被密封膜16所覆盖。
接下来，适当地研磨密封膜16的上表面侧，如图19所示，使柱状电极15的上表面露出，同时将包括该露出的柱状电极15上表面的密封膜16的上表面平坦化。接下来，如图20所示，在柱状电极15的上表面上形成焊料球17。接下来，如图21所示，沿着划线22切断密封膜16、磁性膜19、绝缘膜3和半导体晶片21时，得到多个图11中示出的半导体装置。
(第4实施方式)
图22(A)是作为本发明第4实施方式的半导体装置的主要部分的透视平面图，图22(B)是沿其B-B线的剖面图。在该半导体装置中，与图11(A)、(B)中示出的半导体装置的不同之处在于，在薄膜电感元件13下，在包括薄膜电感元件用布线18的绝缘膜3的上表面上设置磁性膜31，在包括除了磁性膜31的配置区域的薄膜电感元件用布线18的绝缘膜3的上表面上设置由聚酰亚胺类树脂等形成的保护膜(绝缘膜)32。
在此情形下，通过贴付磁性片(磁性体片或者含有磁性体粉末的树脂片)，或者通过溅射等采用掩模形成磁性体的膜来形成磁性膜31。另外，包括薄膜电感元件用基底金属层10的薄膜电感元件13的内端部经由磁性膜31中采用激光加工等形成的开口部33与薄膜电感元件用布线18的连接垫块部连接。包括基底金属层30的布线12的一个端部经由绝缘膜3和保护膜32中采用激光加工等形成的开口部4a、34而与连接垫块2a连接。
在该半导体装置中，因为在薄膜电感元件13下，在硅基板1上的绝缘膜3的上表面上设置磁性片或者由磁性体膜形成的磁性膜31，所以能够降低由硅基板1中产生的涡流所引起的薄膜电感元件13的涡流损耗，进而能够抑制薄膜电感元件13的特性劣化(Q值的降低)。
另外，在该半导体装置中，因为在薄膜电感元件13下设置磁性膜31，在布线12下设置由树脂形成的保护膜32，所以能够抑制薄膜电感元件13的特性劣化(Q值的降低)，例如，还能够以低电阻的硅基板1为假想接地在其上经由保护膜32而形成布线12，能够实现对薄膜电感元件13和布线12的最佳高频特性。
(第5实施方式)
图23示出了作为本发明第5实施方式的半导体装置的主要部分的剖面图。该半导体装置与图22(B)中示出的半导体装置的不同之处在于：在磁性膜31和保护膜32的上表面上设置由聚酰亚胺类树脂等形成的上层保护膜(上层绝缘膜)35。在此情形下，包括薄膜电感元件用基底金属层10的薄膜电感元件13的内端部经由在磁性膜31和上层保护膜35中采用激光加工等形成的开口部33、36而与薄膜电感元件用布线18的连接垫块部连接。包括基底金属层30的布线12的一个端部经由在绝缘膜3、保护膜32和上层保护膜35中采用激光加工等形成的开口部4a、34、37而与连接垫块2a连接。
在该半导体装置中，在对于薄膜电感元件用基底金属层10的磁性膜31的密合性不良的情形下，通过在它们之间插入由聚酰亚胺类树脂等形成的上层保护膜35，能够消除那样的不良情况。另外，因为薄膜电感元件13与硅基板1仅间隔上层保护膜35的膜厚部分，所以能够进一步降低薄膜电感元件13的特性劣化，从而使Q值增大。
(第6实施方式)
图24示出了作为本发明第6实施方式的半导体装置的主要部分的剖面图。该半导体装置与图23中示出的半导体装置的不同之处在于：不分别形成保护膜32和上层保护膜35，而是采用与聚酰亚胺类树脂等相同的树脂材料通过1次丝网印刷和旋涂法等同时形成保护膜32和上层保护膜35，由此降低制造工序数。
(第7实施方式)
图25示出了作为本发明第7实施方式的半导体装置的主要部分的剖面图。该半导体装置与图11(B)中示出的半导体装置的不同之处在于：在磁性膜19的上表面上设置由聚酰亚胺类树脂等形成的保护膜(绝缘膜)41。在此情形下，包括薄膜电感元件用基底金属层10的薄膜电感元件13的内端部经由在磁性膜19和保护膜41中采用激光加工等形成的开口部29、42与薄膜电感元件用布线18的连接垫块部连接。包括基底金属层30的布线12的一个端部经由在绝缘膜3、磁性膜19和保护膜41中采用激光加工等形成的开口部4a、7a、43与连接垫块2a连接。在这样的情形下，因为薄膜电感元件13仅与硅基板1间隔保护膜41的膜厚部分，所以能够进一步降低薄膜电感元件13的特性劣化，从而使Q值增大。
此外，在所有上述实施例中，也可以在热固性树脂10a、19a、密封膜16、保护膜5中的任何一个中混入软磁性体粉末10b、19b。

Claims (25)

1.一种半导体装置，包括：具有多个连接垫块的半导体基板；在所述半导体基板上设置的集成电路；在除了所述多个连接垫块以外的所述半导体基板上设置的绝缘膜；设置为经由所述连接垫块与所述集成电路电连接的多个布线；在所述布线的连接垫块部上设置的柱状电极；覆盖所述集成电路的上表面，并且在所述柱状电极的周围设置的密封膜；其特征在于：所述绝缘膜或者所述密封膜中的至少一个包含树脂和混入到所述树脂中的磁性体粉末。
2.根据权利要求1所述的半导体装置，其特征在于：所述布线设置于在所述半导体基板上设置的绝缘膜上，所述绝缘膜由在树脂中混入了磁性体粉末的材料形成。
3.根据权利要求1所述的半导体装置，其特征在于：所述磁性体粉末包含NiCuZn、FeCoBN、CoHfTaPd中的任何一种软磁性体粉末。
4.根据权利要求1所述的半导体装置，其特征在于：在所述柱状电极上设置有焊料球。
5.根据权利要求1所述的半导体装置，其特征在于：在所述绝缘膜中混入有磁性体粉末。
6.根据权利要求5所述的半导体装置，其特征在于：在所述绝缘膜上形成有薄膜电感元件。
7.一种半导体装置，包括半导体基板、以及在该半导体基板上的同一个层上设置的多个布线和螺旋形状的薄膜电感元件，其特征在于：至少在所述薄膜电感元件之下的所述半导体基板上设置有磁性膜；
在所述布线的连接垫块部上设置有柱状电极；
在所述柱状电极的周围设置有密封膜；
所述磁性膜或者所述密封膜中的至少一个包含树脂和混入到所述树脂中的磁性体粉末。
8.根据权利要求7所述的半导体装置，其特征在于：在所述磁性膜之下的所述半导体基板上设置有薄膜电感元件用布线，所述薄膜电感元件的内端部经由在所述磁性膜中设置的开口部与所述薄膜电感元件用布线的连接垫块部连接。
9.根据权利要求7所述的半导体装置，其特征在于：所述磁性膜设置在所述半导体基板上的整个表面上，由在树脂中混入了磁性体粉末的材料形成。
10.根据权利要求7所述的半导体装置，其特征在于：所述布线和所述薄膜电感元件由相同的材料形成。
11.根据权利要求9所述的半导体装置，其特征在于：在所述布线和所述薄膜电感元件与所述磁性膜之间设置有由树脂形成的绝缘膜。
12.根据权利要求7所述的半导体装置，其特征在于：所述磁性膜由在所述薄膜电感元件之下的所述半导体基板上设置的磁性片形成，在除了所述磁性片的配置区域的所述半导体基板上设置有由树脂形成的绝缘膜。
13.根据权利要求7所述的半导体装置，其特征在于：所述磁性膜由在所述薄膜电感元件之下的所述半导体基板上成膜的磁性体膜形成，在除了所述磁性体膜的配置区域以外的所述半导体基板上设置有由树脂形成的绝缘膜。
14.根据权利要求12所述的半导体装置，其特征在于：在所述布线和所述薄膜电感元件与所述磁性膜和所述绝缘膜之间设置有由树脂形成的上层绝缘膜。
15.根据权利要求14所述的半导体装置，其特征在于：所述绝缘膜和所述上层绝缘膜由相同的材料同时形成。
16.根据权利要求7所述的半导体装置，其特征在于：在所述柱状电极上设置有焊料球。
17.一种半导体装置，包括半导体基板、以及在该半导体基板上的同一个层上设置的多个布线和螺旋形状的薄膜电感元件；其特征在于：还包括：
至少在所述薄膜电感元件之下的所述半导体基板上设置的磁性膜；
在所述布线的连接垫块部上设置的柱状电极；
在所述柱状电极的周围设置的密封膜；
其中，所述磁性膜设置在所述半导体基板上的整个表面上，由在树脂中混入了磁性体粉末的材料形成。
18.一种半导体装置的制造方法，包括：
在主面上形成了多个连接垫块和多个集成电路的半导体晶片上，在除了所述多个连接垫块以外的所述半导体晶片上形成绝缘膜的工序；
形成经由连接垫块与所述集成电路电连接的多个布线的工序；
在所述布线的连接垫块部上形成柱状电极的工序；
在所述集成电路的上表面上，并且在所述柱状电极的周围形成密封膜的工序；和
在所述半导体晶片和所述密封膜上划线，得到多个半导体装置的工序；
其特征在于：
形成所述绝缘膜的工序和形成密封膜的工序中的至少一个工序采用在树脂中混入了磁性体粉末的材料来形成。
19.根据权利要求18所述的半导体装置的制造方法，其特征在于：所述布线在所述半导体晶片上形成的、由在树脂中混入了磁性体粉末的材料形成的绝缘膜上形成。
20.根据权利要求18所述的半导体装置的制造方法，其特征在于：所述磁性体粉末包含NiCuZn、FeCoBN、CoHfTaPd中的任何一种软磁性体粉末。
21.根据权利要求18所述的半导体装置的制造方法，其特征在于：在形成所述密封膜之后，具有在所述柱状电极上形成焊料球的工序。
22.根据权利要求18所述的半导体装置的制造方法，其特征在于：在所述绝缘膜中，采用混入了磁性体粉末的材料来形成。
23.根据权利要求22所述的半导体装置的制造方法，其特征在于：在所述绝缘膜上形成薄膜电感元件。
24.一种半导体装置的制造方法，该半导体装置在半导体基板上的同一个层上设置多个布线和螺旋形状的薄膜电感元件，该制造方法的特征在于：具有至少在应该形成所述薄膜电感元件的区域下的所述半导体基板上形成磁性膜的工序；在所述布线的连接垫块部上形成柱状电极；在所述柱状电极的周围形成密封膜；
所述磁性膜或者所述密封膜中的至少一个包含树脂和混入到所述树脂中的磁性体粉末。
25.根据权利要求24所述的半导体装置的制造方法，其特征在于：在所述半导体基板上形成薄膜电感元件用布线，在包括所述薄膜电感元件用布线的所述半导体基板上的至少一部分上，形成在与所述薄膜电感元件用布线的连接垫块部相对应的部分中具有开口部的磁性膜，在所述磁性膜上形成所述薄膜电感元件，使得其内端部经由所述磁性膜的开口部而与所述薄膜电感元件用布线的连接垫块部相连接。
CN2008100881988A 2007-02-13 2008-02-13 混入磁性体粉末的半导体装置及其制造方法 Expired - Fee Related CN101320726B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP031757/2007 2007-02-13
JP2007031757A JP4492621B2 (ja) 2007-02-13 2007-02-13 半導体装置およびその製造方法
JP2007043355A JP2008210828A (ja) 2007-02-23 2007-02-23 半導体装置およびその製造方法
JP043355/2007 2007-02-23

Publications (2)

Publication Number Publication Date
CN101320726A CN101320726A (zh) 2008-12-10
CN101320726B true CN101320726B (zh) 2012-02-22

Family

ID=39757452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100881988A Expired - Fee Related CN101320726B (zh) 2007-02-13 2008-02-13 混入磁性体粉末的半导体装置及其制造方法

Country Status (2)

Country Link
JP (1) JP4492621B2 (zh)
CN (1) CN101320726B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040817A (ja) * 2008-08-06 2010-02-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2013232620A (ja) 2012-01-27 2013-11-14 Rohm Co Ltd チップ部品
US9245940B2 (en) * 2014-02-12 2016-01-26 Qualcomm Incorporated Inductor design on floating UBM balls for wafer level package (WLP)
KR20160004090A (ko) * 2014-07-02 2016-01-12 삼성전기주식회사 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법
CN115250636A (zh) * 2021-02-27 2022-10-28 华为技术有限公司 一种磁基板结构及电子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494372A (zh) * 2002-09-25 2004-05-05 ס�ѵ�����ҵ��ʽ���� 印刷电路配线用基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235944A (ja) * 2004-02-18 2005-09-02 Tdk Corp 電子デバイスおよびその製造方法
JP2006059839A (ja) * 2004-08-17 2006-03-02 Oki Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494372A (zh) * 2002-09-25 2004-05-05 ס�ѵ�����ҵ��ʽ���� 印刷电路配线用基板

Also Published As

Publication number Publication date
JP4492621B2 (ja) 2010-06-30
JP2008198766A (ja) 2008-08-28
CN101320726A (zh) 2008-12-10

Similar Documents

Publication Publication Date Title
CN101645436B (zh) 具有电磁干扰防护体的半导体封装件及其形成方法
US11482357B2 (en) Coil component and method of manufacturing the same
JP4290158B2 (ja) 半導体装置
CN115346756A (zh) 电感器部件以及其制造方法
KR20160019266A (ko) 칩 전자부품 및 그 실장기판
TW201601270A (zh) 半導體封裝及其製造方法
JP2008112996A (ja) 印刷回路基板の製造方法
WO2010050091A1 (ja) 半導体装置
CN101320726B (zh) 混入磁性体粉末的半导体装置及其制造方法
JP2007019071A (ja) 電子基板の製造方法、電子基板および電子機器
KR101030153B1 (ko) 반도체장치 및 그 제조방법
US20170133145A1 (en) Coil component and method of manufacturing the same
CN102545828A (zh) 石英振荡器及其制造方法
US11765826B2 (en) Method of fabricating contact pads for electronic substrates
KR20150127999A (ko) 칩 전자부품 및 그 제조방법
KR20040016399A (ko) 반도체용 칩 사이즈 패키지형 패키지의 제조 방법
JP2007134359A (ja) 半導体装置およびその製造方法
JP2007150022A (ja) 電子基板、その製造方法および電子機器
US9236336B2 (en) Systems and methods for mitigation of mechanical degradation in high performance electrical circuit packages
JP2008085362A (ja) 半導体装置及び半導体モジュール
JP4027802B2 (ja) 配線構造
US6159817A (en) Multi-tap thin film inductor
US20160055957A1 (en) Common mode filter and manufacturing method thereof
CN106098666B (zh) 晶片封装体及其制造方法
JP2008210828A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120319

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120319

Address after: Tokyo, Japan

Patentee after: Zhaozhuang Micro Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170421

Address after: Kagawa

Patentee after: AOI ELECTRONICS Co.,Ltd.

Address before: Kanagawa

Patentee before: Zhao Tan Jing Co.,Ltd.

Effective date of registration: 20170421

Address after: Kanagawa

Patentee after: Zhao Tan Jing Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Zhaozhuang Micro Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120222

Termination date: 20170213

CF01 Termination of patent right due to non-payment of annual fee