TW201601270A - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TW201601270A
TW201601270A TW104119150A TW104119150A TW201601270A TW 201601270 A TW201601270 A TW 201601270A TW 104119150 A TW104119150 A TW 104119150A TW 104119150 A TW104119150 A TW 104119150A TW 201601270 A TW201601270 A TW 201601270A
Authority
TW
Taiwan
Prior art keywords
stress relaxation
semiconductor device
sealing body
semiconductor package
relaxation layer
Prior art date
Application number
TW104119150A
Other languages
English (en)
Other versions
TWI660477B (zh
Inventor
Kiyoaki Hashimoto
Yasuyuki Takehara
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015106230A external-priority patent/JP6466252B2/ja
Application filed by J Devices Corp filed Critical J Devices Corp
Publication of TW201601270A publication Critical patent/TW201601270A/zh
Application granted granted Critical
Publication of TWI660477B publication Critical patent/TWI660477B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0224—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02315—Self-assembly processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

本發明以提供減輕支撐基板與黏接材料之間所發生之內部應力且具高度信賴性之半導體封裝為課題。本發明之半導體封裝包含一支撐基板、設置於此支撐基板之主面之一應力緩和層、配置於此應力緩和層之上之一半導體裝置、覆蓋此半導體裝置且由相異於此應力緩和層之絕緣材料製成之一密封體、貫通此密封體且電性連接於此半導體裝置電性連接之一配線，及電性連接於此配線之一外部端子。此時，於相同溫度條件下，此支撐基板之彈性係數為A，此應力緩和層之彈性係數為B，且此密封體之彈性係數為C時，A>C>B或C>A>B之關係成立。

Description

半導體封裝及其製造方法
本發明關於半導體封裝(package)之安裝技術。特別是與用以緩和於半導體封裝之製造流程中所發生之應力之技術有關。
以前，已知於支撐基板上搭載有積體電路(integrated circuit，IC)晶片等半導體裝置之半導體封裝構造。一般而言，如此之半導體封裝採用如下之構造。經由被稱為晶粒附著(die attach)材料之黏接材料，以於支撐基板上黏接積體電路晶片等之半導體裝置，並以密封體(密封用樹脂)覆蓋此半導體裝置而加以保護。
用於半導體封裝之支撐基板，可使用印刷基板及陶瓷基板等之各式各樣的基板。特別是近年來，發展著使用金屬基板之半導體封裝之開發。因使用金屬基板之半導體封裝具有優良的電磁屏蔽特性及導熱特性等優點，故以做為具高度信賴性之半導體封裝而受到注目。
然而，於專利文獻1(日本專利公開案2010-40911號公報)中指摘出以下間題。因金屬與樹脂之熱膨脹係數(coefficient of thermal expansion，CTE)具有極大的差異，故於 使用金屬基板之半導體封裝之製造流程中，會因金屬基板與密封體(用以保護半導體裝置之樹脂)之間之熱膨脹係數的差異而發生內部應力，進而發生密封體翹曲等問題。
有鑑於上述問題，本發明以提供減輕支撐基板與密封體之間所發生之內部應力且具高度信賴性之半導體封裝為課題。
根據本發明之一實施型態之半導體封裝，包含一支撐基板、一應力緩和層、一半導體裝置、一密封體、一配線及一外部端子。應力緩和層設置於前述支撐基板之一主面。半導體裝置配置於前述應力緩和層之上。密封體覆蓋前述半導體裝置，且密封體由相異於前述應力緩和層之一絕緣材料製成。配線貫通前述密封體且電性連接於前述半導體裝置。外部端子電性連接於前述配線。
根據本發明之一實施型態之半導體封裝，包含一支撐基板、一應力緩和層、一導電層、一半導體裝置、一密封體、一配線及一外部端子。應力緩和層設置於前述支撐基板之一主面。導電層設置於前述應力緩和層之上。半導體裝置配置於前述導電層之上。密封體覆蓋前述半導體裝置，且密封體由相異於前述應力緩和層之一絕緣材料製成。配線貫通前述密封體且電性連接於前述半導體裝置。外部端子電性連接於前述配線。
根據本發明之一實施型態之半導體封裝，包含一支 撐基板、一應力緩和層、一導電層、一半導體裝置、一密封體、一配線及一外部端子。應力緩和層設置於前述支撐基板之一主面。導電層設置於前述應力緩和層之上。半導體裝置配置於前述應力緩和層之上，且前述導電層圍繞半導體裝置。密封體覆蓋前述半導體裝置，且密封體由相異於前述應力緩和層之一絕緣材料製成。配線貫通前述密封體且電性連接於前述半導體裝置。外部端子電性連接於前述配線。
另外，根據本發明之一實施型態之半導體封裝之製 造方法，包含以下步驟。形成一應力緩和層於一支撐基板之一主面。配置至少一半導體裝置於前述應力緩和層之上。以一密封體覆蓋前述半導體裝置，密封體由相異於前述應力緩和層之一材料製成。形成一配線貫通前述密封體且電性連接於前述半導體裝置。形成一外部端子電性連接於前述配線。
根據本發明之一實施型態之半導體封裝之製造方法，包含以下步驟。形成一應力緩和層於一支撐基板之一主面。形成一導電層於前述應力緩和層之上。配置至少一半導體裝置於前述導電層之上。以一密封體覆蓋前述半導體裝置，密封體由相異於前述應力緩和層之一材料製成。形成一配線貫通前述密封體且電性連接於前述半導體裝置。形成一外部端子電性連接於前述配線。
根據本發明之一實施型態之半導體封裝之製造方法，包含以下步驟。形成一應力緩和層於一支撐基板之一主面。 形成一導電層於前述應力緩和層之上。蝕刻前述導電層並露出前述應力緩和層。配置至少一半導體裝置於前述應力緩和層所露出之一區域。以一密封體覆蓋前述半導體裝置，密封體由相異於前述應力緩和層之一材料製成。形成一配線貫通前述密封體且電性連接於前述半導體裝置。形成一外部端子電性連接於前述配線。
藉由本發明，能夠實現減輕支撐基板與密封體之間所發生之內部應力且具高度信賴性之半導體封裝。
11、101‧‧‧支撐基板
12、102‧‧‧應力緩和層
13、104‧‧‧半導體裝置
14、15‧‧‧密封體
16‧‧‧焊料球
100、100a、100b、200、300、400、500、600‧‧‧半導體封裝
200a、300b、300c‧‧‧半導體封裝
103、103a、103b‧‧‧黏接材料
105‧‧‧第一密封體
105a、107a、21a、63‧‧‧開口部
106‧‧‧第一配線層
106a、108a‧‧‧銅晶種層
106b、108b、32、33、42、43、52、53‧‧‧銅配線
107‧‧‧第二密封體
108‧‧‧第二配線層
109‧‧‧第三密封體
110‧‧‧外部端子
111‧‧‧平坦化層
21‧‧‧光阻遮罩
31、31a、41、51‧‧‧導電層
62‧‧‧虛線
第1圖為關於本發明之第一實施型態之半導體封裝之外觀圖。
第2圖為關於本發明之第一實施型態之半導體封裝之剖面圖。
第3圖為表示關於本發明之第一實施型態之半導體封裝之製造流程之圖。
第4圖為表示關於本發明之第一實施型態之半導體封裝之製造流程之圖。
第5圖為表示關於本發明之第一實施型態之半導體封裝之製造流程之圖。
第6圖為表示關於本發明之第一實施型態之半導體封裝之製造流程之圖。
第7A圖為關於本發明之第二實施型態之半導體封裝之剖面圖。
第7B圖為關於本發明之第二實施型態之半導體封裝之剖面 圖。
第8A圖為關於本發明之第二實施型態之半導體封裝之俯視圖。
第8B圖為關於本發明之第二實施型態之半導體封裝之俯視圖。
第9A圖為關於本發明之第三實施型態之半導體封裝之剖面圖。
第9B圖為關於本發明之第三實施型態之半導體封裝之剖面圖。
第9C圖為關於本發明之第三實施型態之半導體封裝之剖面圖。
第10圖為關於本發明之第三實施型態之半導體封裝之俯視圖。
第11圖為關於本發明之第四實施型態之半導體封裝之剖面圖。
第12圖為關於本發明之第四實施型態之半導體封裝之俯視圖。
第13圖為關於本發明之第五實施型態之半導體封裝之剖面圖。
第14圖為關於本發明之第六實施型態之半導體封裝之俯視圖。
第15圖為本發明之第六實施型態中，形成有一邊長為400μm 之尺寸之開口部之情況下之信賴性評價結果。
第16圖為本發明之第六實施型態中，形成有一邊長為500μm之尺寸之開口部之情況下之信賴性評價結果。
第17圖為本發明之第六實施型態中，形成有一邊長為600μm之尺寸之開口部之情況下之信賴性評價結果。
第18圖為本發明之第六實施型態中，形成有一邊長為400μm之尺寸之開口部之情況下之信賴性評價結果。
以下，將一邊參照圖式一邊詳細說明關於本發明之一實施型態之半導體封裝。以下所示之實施型態為本發明之實施型態之一種範例，本發明並非限定於此些實施型態。
其中，本實施型態所參照的圖式中，相同部分或具有同樣功能之部分將附上相同符號或類似的符號(僅於數字之後附上A、B等之符號)，而有省略如此反覆說明的情況。另外，圖式的尺寸比例因說明的便利而與實際的比例相異，而有結構的一部分從圖式中省略的情況。
再者，本說明書中之剖面圖中之「上」，所指的是以支撐基板之主面(配置有半導體裝置之一面)為基準的相對位置，從支撐基板之主面離開的方向為「上」。第2圖以後的圖式中，面向紙面時的上方為「上」。另外，對於「上」而言，也包含了接觸於物體之上的情況(也就是如同英文之「on」的情況)，及位於物體之上方的情況(也就是如同英文之「over」的情況)。
〔實施型態1〕 <封裝的外觀>
第1圖為關於本發明之第一實施型態之半導體封裝100之外觀圖。其中，第1圖之前部繪示有用以表示內部結構之外觀之剖面圖。
於第1圖中，符號11指的是支撐基板，符號12指的是設置於支撐基板之主面之應力緩和層。符號13指的是積體電路晶片或大規模積體電路(large scaled integration，LSI)晶片等之半導體裝置，符號14及15指的是保護半導體裝置之密封體(密封用樹脂)。於此雖未繪示，但密封體14、15內形成有配線，且配線電性連接半導體裝置之輸出端子及身為外部端子之焊料球16。
因此，關於本實施型態之半導體封裝100，可為就此使用支撐基板11做為基體，且以堆疊的樹脂層(密封體14、15)保護半導體裝置13避免外部氣體之構造。
<封裝構造>
第2圖為用以詳細說明使用第1圖說明之半導體封裝100之構造之剖面圖。符號101指的是支撐基板，於此使用金屬基板。做為金屬基板，可使用不鏽鋼等之鐵合金基板或銅合金基板等之金屬基板。當然，限定於金屬基板並非必要，而亦能夠依用途或成本，使用矽基板、玻璃基板、陶瓷基板、有機基板。
應力緩和層102設置於支撐基板101上。應力緩和 層102是用以緩和支撐基板101與後述之第一密封體105之間所發生之應力而設置之絕緣層。關於應力緩和層102之細節將於後描述。關於本實施例之半導體封裝100，可使用膜厚為10~200μm之熱硬化性樹脂或熱可塑性樹脂(例如環氧(epoxy)系樹脂)。 而且，亦可為高熱傳導率之無機材料或含有金屬填充物之材料。
於應力緩和層102之上，經由黏接材料(晶粒附著 材料)103設置半導體裝置104。黏接材料103可為黏接支撐基板及半導體裝置之公知黏接材料(於此為黏接應力緩和層102及半導體裝置104之黏接材料)，本實施型態中可使用晶粒附著膜。
另外，於本實施型態中，雖使用黏接材料103黏接 半導體裝置104，但亦可省略黏接材料103，而將半導體裝置104直接設置於應力緩和層102上。
半導體裝置104可為積體電路晶片或大規模積體電 路晶片等之半導體裝置。經過公知的切割(dicing)流程及晶粒接合(die bonding)流程而配置於應力緩和層102上。而且，第1圖中，雖例示配置二個半導體裝置於支撐基板101上，實際上也能夠配置更多個半導體裝置配置於支撐基板101上。藉此能夠提升量產性。舉例而言，500mm×400mm之大型基板上亦可配置500個以上之半導體裝置104。
藉由第一密封體105覆蓋半導體裝置104之上面及 側面，而保護半導體裝置104避免外部環境。做為第一密封體105，能夠使用環氧系樹脂，亦可使用其他公知之密封用樹脂。
於第一密封體105之上形成有第一配線層106。於 此，第一配線層106由銅晶種(seed)層106a及銅配線106b構成。當然，並非限制於銅，只要是能夠確保與半導體裝置良好電性連接之材料，亦可使用鋁或銀等公知之任何的材料。
於第一配線層106上更設置有第二密封體107及第 二配線層108。第二密封體107亦可使用與第一密封體105相同之材料，於此省略說明。第二配線層108與第一配線層106同樣地由銅晶種層108a及銅配線108b構成。本實施例中，雖以第一配線層106及第二配線層108之二層構造做為配線層，但也能夠增減配線層之數量，亦可依需求適當決定。
第二配線層108上設置有第三密封體(公知之防焊 料(solder resist))109，第三密封體109之上經由開口部設置有做為外部端子110之焊料球。於此，雖使用防焊料做為第三密封體109，但亦可使用與第一密封體105或與第二密封體107相同的材料。因第三密封體109與外部氣體直接接觸，故更亦可使用做為保護膜之功能性優良的材料。另外，以焊料球構成之外部端子110，可藉由攝氏260度左右之回焊(reflow)處理而形成。
以上所說明之關於本發明之第一實施型態之半導體 封裝100為一種構造，此構造藉由於支撐基板101之主面設置應力緩和層102，而減輕起因於支撐基板101及第一密封體105之間之物性數值(由其是彈性係數及線膨脹係數)差異所發生之應力。以下，將詳細說明關於應力緩和層102之物性。
關於本發明之第一實施型態之半導體封裝100中， 應力緩和層102之角色，為減輕起因於支撐基板101之物性數值及第一密封體105之物性數值之差異所導致之內部應力(支撐基板101及第一密封體105之交接面所產生之應力)。因此，做為應力緩和層102，以使用具有比支撐基板101及第一密封體105之彈性係數更小之彈性係數之絕緣層為佳。
具體而言，相同溫度條件下，於支撐基板101之彈 性係數為A，應力緩和層102之彈性係數為B，且第一密封體105之彈性係數為C之情況中，可用A>C>B或C>A>B成立之方式，決定支撐基板101、應力緩和層102及第一密封體105之組合。
如此之應力緩和層102，以具有低彈性為佳。舉例 而言，於約攝氏25度(室溫)之溫度範圍則所具有之彈性係數為2GPa以下，且於超過攝氏100度之溫度範圍則所具有之彈性係數為100MPa以下為佳。各個溫度範圍中對於彈性係數設定上限之理由，是因為超過此些上限值時應力緩和層102可能會過硬而降低了做為應力緩和層的功能。
也就是說，即使於室溫時具有某種程度的硬度(即 使高彈性係數)，為了做為應力緩和層也具有充分功能，應力緩和層102之彈性係數至少在2GPa以下為佳。另一方面，熱硬化性樹脂之硬化溫度(攝氏170度左右)附近等之超過攝氏100度之溫度範圍(優選為超過攝氏150度)中，應力緩和層102之彈 性係數為100MPa以下。如此高溫範圍中若是彈性係數超過100MPa，而有無法做為應力緩和層之功能的虞慮。
而且，雖然彈性係數愈低則做為應力緩和層之功能 愈高，但若彈性係數太過低時流動性會極端地變高，而有無法維持最先身為層之形狀的虞慮。因此，於本實施型態中，雖並未特別設定彈性係數的下限，但於室溫至攝氏260度(後述之回焊溫度)之範圍內能維持形狀之彈性係數之範圍仍為彈性係數之條件。
另外，做為應力緩和層102，於使用滿足上述彈性 係數之關係之絕緣層的情況中，結果是在相同溫度條件下，於支撐基板101之線膨脹係數為a，應力緩和層102之線膨脹係數為b，且第一密封體105之線膨脹係數為c時，a≦c<b(或a≒c<b)成立。
一般而言，金屬基板之線膨脹係數為每攝氏度20ppm的程度，密封體之線膨脹係數為每攝氏度數十ppm的程度。因此，關於本實施型態之半導體封裝100，可使用於攝氏200度以下的溫度範圍中線膨脹係數為每攝氏度100~200ppm之絕緣層，優選為每攝氏度100~150ppm。其中，攝氏200度以下之溫度範圍的條件，是因為半導體封裝的製造流程中之上限溫度為攝氏200度左右。至少於半導體封裝的製造流程中，線膨脹係數優選為滿足前述範圍。
更甚者，關於本發明之第一實施形態之半導體封裝 100中，做為應力緩和層102，優選為使用5%重量減少溫度為攝氏300度以上之黏接材料。此條件是因一般回焊溫度為攝氏260度左右，藉由使用經過回焊處理重量減少的幅度少的絕緣層(亦即具有耐回焊性的絕緣層)，而得以防止半導體封裝的信賴性下降。
其中，「重量減少溫度」是用以表示物質的耐熱性所 使用的一種指標，表示一邊令氮氣或空氣流動一邊對微量的物質從室溫緩慢加熱時，發生一定重量減少時的溫度。於此，表示的是發生5%的重量減少時的溫度。
更甚者，做為應力緩和層102，對於支撐基板(由 鐵合金或銅合金等之代表性的金屬材料所構成之基板)101及第一密封體(環氧系、苯酚(phenol)系或聚亞醯胺(polyimide)系等之樹脂)105之雙方，優選使用被分類於JIS之棋盤網格膠帶(tape)試驗(舊JIS K5400)中之「分類0」之具有密合力之樹脂。藉此，提升支撐基板101及第一密封體105之間之密合性，更能夠抑制第一密封體105之膜層剝離。
如上所述，關於本發明之第一實施型態之半導體封 裝100中以下述要點為特徵。做為應力緩和層102，使用一種絕緣層，此絕緣層於下列二者中滿足至少一者(優選為全部滿足)：(1)相同溫度條件下，於支撐基板101之彈性係數為A，應力緩和層102之彈性係數為B，且第一密封體105之彈性係數為C之情況中，A>C>B或C>A>B成立，及(2)相同溫度條件下， 於支撐基板101之線膨脹係數為a，應力緩和層102之線膨脹係數為b，且第一密封體105之線膨脹係數為c之情況中，a≦c<b(或a≒c<b)成立。
藉此，能夠減輕起因於支撐基板101及第一密封體 105之間之物性數值之差異所發生之內部應力，能夠盡可能避免支撐基板101及第一密封體105發生翹曲，而能夠提升做為半導體封裝之信賴性。
<製造流程>
第3圖至第6圖繪示關於本發明之第一實施型態之 半導體封裝100之製造流程。第3圖之(A)中，於支撐基板101上形成應力緩和層102。於此，雖使用鐵合金的不鏽鋼基板(SUS基板)做為支撐基板101，只要是具備某種程度的剛性之基板，亦可為由其他材料構成之基板。舉例而言，亦可為玻璃基板、矽基板、陶瓷基板及有機基板。
做為應力緩和層102，可使用膜厚為10~200μm氏 熱硬化性樹脂。如前所述，應力緩和層102之物性數值於下列二者中滿足至少一者(優選為全部滿足)：(1)相同溫度條件下，於支撐基板101之彈性係數為A，應力緩和層102之彈性係數為B，且第一密封體105之彈性係數為C之情況中，A>C>B或C>A>B成立，及(2)相同溫度條件下，於支撐基板101之線膨脹係數為a，應力緩和層102之線膨脹係數為b，且第一密封體105之線膨脹係數為c之情況中，a≦c<b(或a≒c<b)成立。
而且，做為應力緩和層102，對於支撐基板101及 第一密封體105之雙方，優選使用被分類於JIS之棋盤網格膠帶試驗(舊JIS K5400)中之「分類0」之具有密合力之樹脂。
形成應力緩和層102之後，如第3圖之(B)所示，使用黏接材料103將半導體裝置104黏接至應力緩和層102上。於此，可使用公知之晶粒附著膜做為黏接材料103。
具體而言，先於晶圓(wafer)上藉由公知的半導體製程完成多個半導體裝置(半導體元件)，再以晶粒附著膜貼附於半導體裝置之狀態進行背面研磨(back grind)流程。之後，藉由切割流程而單片化多個半導體裝置，將從黏接材料103切離出來之多個半導體裝置104黏接至應力緩和層102上。因此，藉由於支撐基板101上配置多個半導體裝置104，且於封裝化後再個別切割分離，而能夠大幅提升量產性。
接下來，如第3圖之(C)所示，形成第一密封體105以覆蓋半導體裝置104。做為第一密封體105，能夠從環氧系樹脂、苯酚系樹脂及聚亞醯胺系樹脂之中使用任何一者。亦可為熱硬化性樹脂，也可為光硬化性樹脂。此外，第一密封體105可使用網版(screen)印刷法及旋塗(spin coating)法等公知之任何的塗佈方法。
形成第一密封體105之後，接下來藉由公知之光刻(photolithography)技術或公知之雷射加工技術對第一密封體105進行圖案化，而形成多個開口部105a(第4圖之(A))。此 些開口部105a可確保於之後形成之對於第一配線層106及對於半導體裝置104之電性連接。
接下來，如第4圖之(B)所示，形成銅晶種層106a 覆蓋第一密封體105及開口部105a。銅晶種層106a可為一種薄膜，其主成分為鍍銅(cooper plating)時做為基底之銅、鎳、鎳鉻(NiCr)、鈦或鈦鎢(TiW)等，可例如以濺鍍(sputtering)法形成。
接下來，如第4圖之(C)所示，形成銅晶種層106a 之後，形成光阻遮罩(resist mask)21覆蓋銅晶種層106a。光阻遮罩21之形成，可為使用公知之方法(例如旋塗法)塗佈光阻材料後，藉由光刻技術或公知之雷射加工技術形成開口部21a。 此開口部21a具有做為後述之銅配線106b之形成區域之功能。
對光阻遮罩21形成開口部21a之後，藉由鍍銅方式於銅晶種層106a上形成銅配線106b(第5圖之(A))。鍍銅方式可使用電鍍方式也可使用無電鍍方式。然而，本實施型態中，雖藉由鍍銅方式形成銅配線106b，但並非限定於此，亦可用其他方法形成銅配線106b。舉例而言，亦可使用濺鍍法或蒸鍍法等方法。
接下來，如第5圖之(B)所示，去除光阻遮罩21，且後續如第5圖之(C)所示，令銅配線106b做為遮罩而蝕刻去除銅晶種層106a。藉由蝕刻去除銅晶種層106a將銅配線106b電性隔離，以具有第一配線層106之功能。
形成銅配線106b之後，接下來形成第二密封體 107，且藉由光刻技術或公知之雷射加工技術形成開口部107a(第6圖之(A))。關於第二密封體107之形成，因與第一密封體105相同而省略其說明。開口部107a用以電性連接外部端子110及第一配線層106。
接下來，如第6圖之(B)所示，以鑲嵌在設置於第 二密封體107之開口部107a之方式形成外部端子(於此為焊料球)110。外部端子110之形成，可使用公知之任何方法。於此，是藉由攝氏260度之回焊處理而進行外部端子110之形成。而且，亦可形成針狀之金屬導體取代焊料球。
最後，如第6圖之(C)所示，藉由公知之切割流程 從支撐基板101切斷而切割分離出各個半導體裝置104。藉由上述，形成多個半導體封裝100a、100b。
而且，於第3圖至第6圖所示之製造流程中，雖為 於第一配線層106設置外部端子110之結構，但亦可如第2圖所示，於形成外部端子110之前，更形成有第二配線層108。
經過如上所述之製造流程，完成如第1圖所示之本 發明之半導體封裝100。藉由本發明，因於支撐基板101上設置滿足前述指定條件之應力緩和層102之結構，而於之後的加熱流程(熱硬化樹脂之硬化處理或焊料球之回焊處理)中，得以實現一種半導體封裝之製造流程，其能減輕起因於支撐基板101及第一密封體105之間之物性數值差異所發生之內部應力，且能極力抑制整體翹曲。
〔第二實施型態〕
第7A圖繪示關於本發明之第二實施型態之半導體 封裝200之剖面圖。關於第二實施型態之半導體封裝200，與第一實施型態之半導體封裝100相異的要點，在於將導電層31設置於應力緩和層102上。其他的要點，與關於第一實施型態之半導體封裝100相同。
於第7A圖中，導電層31並非限於銅，雖亦可使用 鋁或銀之任何的材料，但為了從半導體裝置104高效率地進行散熱而優選使用熱傳導率優良之金屬材料。
而且，於第7A圖所示之半導體封裝200中，為了提 高從半導體裝置104下方整體的散熱效果，而如第8A圖所示，於半導體裝置104之下方設置矩形(本實施型態中為正方形)的導電層31。當然，導電層31之形狀並非限定於矩形，而亦可為任何形狀。於第8A圖中，虛線表示半導體裝置104之輪廓，半導體裝置104配置於導電層31之更為內側的位置。
而且如第7A圖所示，導電層31能夠電性連接至上 層的銅配線32、33。於此，雖例示電性連接至形成於第二密封體107上之第二配線層108，但亦能夠電性連接至形成於第一密封體105上之第一配線層106。因此，可令導電層31具有配線的功能，而能夠令其具有做為電容器(capacitor)、電阻器及電感器(inductor)等之負載元件之功能。
另外，第7B圖繪示關於本發明之第二實施型態之半 導體封裝200a之剖面圖。如第7B圖所示，能夠於半導體裝置104之輪廓之內側設置導電層31a。更進一步而言，本實施型態中是將導電層31a所造成的段差埋入黏接材料103a之構造，而將黏接材料103a使用做為平坦化層。此情況下，以使用於黏接半導體裝置104時具有充分流動性之材料做為黏接材料103a為優選。 而且，半導體封裝200a中，如第8B圖所示，導電層31a之輪廓位於半導體裝置104之輪廓之內側。
如上所述，於第二實施型態之半導體封裝200及200a中，除了第一實施型態之半導體封裝100所具有之效果，因還加上能夠使用導電層31而形成負載元件以構成連接各個半導體裝置間之配線或各種功能電路，故具有提升電路設計之自由度的效果。
更甚者，藉由於半導體裝置104之下方設置由熱傳導率優良之金屬所構成之導電層，而能夠提高從半導體裝置104散熱之效果，進而能夠實現具優良散熱性之高度信賴性的半導體封裝。
〔第三實施型態〕
第9A圖繪示關於本發明之第三實施型態之半導體 封裝300之剖面圖。關於第三實施型態之半導體封裝300，與第二實施型態之半導體封裝200相異的要點，在於將設置於應力緩和層102上之導電層施予圖案化而積極地做為配線之用。其他的要點，與關於第二實施型態之半導體封裝200相同。
於第9A圖中，導電層41並非限於銅，而亦可使用 鋁或銀之任何的材料。於圖中，雖看起來是多個分離的導電層41，但實際上如第10圖所示為相互電性連接，並具有形成於半導體裝置之元件間做為予以連接之配線的功能，且具有做為各種負載元件的功能。
能夠由導電層41形成之負載元件，能夠列舉為電容 器、電阻器及電感器。當然，除此之外，只要是能夠由圖案化導體層而形成之元件，亦可形成任何元件。
而且如第9A圖所示，導電層41能夠電性連接至上 層的銅配線42、43。於此，雖例示電性連接至形成於第二密封體107上之第二配線層108，但亦能夠電性連接至形成於第一密封體105上之第一配線層106。
另外，第9B圖繪示關於本發明之第三實施型態之半 導體封裝300b之剖面圖。如第9B圖所示，本實施型態中是將導電層41之圖案所造成的段差埋入黏接材料103b之構造，而將黏接材料103b使用做為平坦化層。此情況下，以使用於黏接半導體裝置104時具有充分流動性之材料做為黏接材料103b為優選。另一方面，第9C圖繪示關於本發明之第三實施型態之半導體封裝300c之剖面圖。如第9C圖所示，本實施型態中是將導電層41之圖案所造成的段差埋入平坦化層111之構造，亦可為於平坦化層111之上經由黏接材料103而設置半導體裝置104之構造。此時，能夠使用公知之樹脂材料做為平坦化層111。舉例而 言，能夠使用與應力緩和層102相同之材料，亦可使用與第一密封體105相同之材料。
如上所述，於第三實施型態之半導體封裝300、 300a、300b中，除了第二實施型態之半導體封裝200所具有之效果，因還加上能夠使用導電層41而形成負載元件以構成連接各個半導體裝置間之配線或各種功能電路，故具有提升電路設計之自由度的效果。
〔第四實施型態〕
第11圖繪示關於本發明之第四實施型態之半導體 封裝400之剖面圖。關於第四實施型態之半導體封裝400，與第二實施型態之半導體封裝200相異的要點，在於並非將導電層51設置於半導體裝置104之下。其他的要點，與關於第二實施型態之半導體封裝200相同。
第11圖所示之半導體封裝400中，因並非將導電層 51設置於半導體裝置104之下，而將半導體裝置104及支撐基板101之間的距離縮短導電層51之厚度的份量。做為本實施形態之構造的場合中，如第12圖所示，導電層51具有一部分中空的面積，此面積略為大於半導體裝置104。
即使在此情況中，如第11圖所示，導電層51亦能 夠電性連接至上層的銅配線52、53。而且，雖例示電性連接至形成於第二密封體107上之第二配線層108，但亦能夠電性連接至形成於第一密封體105上之第一配線層106。
如上所述，於第四實施型態之半導體封裝400中， 除了關於第一實施型態及第二實施型態之半導體封裝所具有之效果，還加上能夠薄化半導體封裝之整體厚度的效果。
〔第五實施型態〕
第13圖繪示關於本發明之第五實施型態之半導體 封裝500之剖面圖。關於第五實施型態之半導體封裝500，與第一實施型態之半導體封裝100相異的要點，在於並非將黏接材料103設置於半導體裝置104之下。其他的要點，與關於第一實施型態之半導體封裝100相同。
關於本發明之第五實施型態之半導體封裝500中， 將半導體裝置104配置於應力緩和層102上時，不使用黏接材料103，而能夠直接將半導體裝置104黏接於應力緩和層102上。 具體而言，可於設置了構成應力緩和層102之樹脂之後，且於進行固化(cure，燒結)流程之前，裝載半導體裝置104，並於此狀態下進行固化流程。
藉此，因不必要使用晶粒附著膜等之黏接材料，而 能夠減輕由關於第一實施型態之半導體封裝而發生應力的可能性，更因減少黏接材料之份量的厚度，而能夠試圖小型化半導體封裝。
〔第六實施型態〕
上述關於第一實施型態至第五實施型態之半導體封 裝中，雖為將半導體裝置104設置於應力緩和層102之上的結 構，但此時，必須將半導體裝置104配置於正確的位置。然而，於將應力緩和層102設置於支撐基板101上之情況中，即使於支撐基板101上設置對準標記(alignment mark)，也預計可能因應力緩和層102之存在而難以確認位置。
因此，關於第六實施型態之半導體封裝600中，設 置有對準標記，而使得半導體裝置104配置於應力緩和層102上時能夠正確地對準。
第14圖之(A)繪示關於本發明之第六實施型態之 半導體封裝600之一部分之俯視圖，第14圖之(B)為第14圖之(A)所示之虛線62所圍繞之區域的放大圖。
於第14圖之(A)中，支撐基板101上幾乎全面設 置有應力緩和層102，於應力緩和層102上配置有多個半導體裝置104。關於第六實施型態之半導體封裝600中之要點，在於應力緩和層102之一部分設置有開口部63，用做為對準標記，對準標記為配置半導體裝置104時之基準。
開口部63以對於應力緩和層102實施蝕刻而形成之 方式為佳，亦能夠使用雷射蝕刻等公知的蝕刻技術。雖能夠使用開口部63本身做為對準標記，亦可於開口部63所露出之支撐基板101之表面使用半蝕刻等方式設置溝槽或凹洞。此情況中，亦可於應力緩和層102之形成前預先蝕刻支撐基板101而形成溝槽或凹洞，亦可於開口部63形成之後藉由雷射蝕刻等方式於支撐基板101上形成溝槽或凹洞。
然而，若是開口部63之尺寸過大至必要以上時，因 有應力緩和層102從此開口部63剝離之虞慮，故對於開口部63之尺寸設定有一定之限制為佳。
於本發明者們的實驗結果中，確認開口部63之一邊 長超過480μm(或直徑超過480μm)時，會出現對於應力緩和層102之信賴性之影響。因此，開口部63優選為至少一邊長為480μm以下之多邊形，或為直徑為480μm以下之圓形。其中，開口部63之尺寸之下限值，因可能根據支撐基板之材質、開口加工精密度及晶粒附著裝置之對準性能而多少有所變動，而以據此適當決定為佳。
於此，將說明關於本發明者們所進行的實驗結果。 本發明者們藉由第3圖至第6圖所說明之流程製作半導體封裝，且對於所製作之半導體封裝進行以JEDEC規格之等級2為基準之濕度信賴性測試(moisture reliability test，MRT)。其中，製作半導體封裝時，如第14圖所說明的內容，利用形成於應力緩和層之開口部做為對準標記。
濕度信賴性測試，是將半導體封裝放置於溫度為攝 氏85度及濕度為60%之大氣中168小時，令其充分含有水分之後，再藉由經過四次於最高溫度之攝氏260度之標準回焊條件而進行。測試後之評價，將使用超音波映像裝置(scanning acoustic tomograph，SAT)進行。
第15圖為形成有一邊長為400μm之尺寸之開口部 之情況下之信賴性評價結果。第16圖為形成有一邊長為500μm之尺寸之開口部之情況下之信賴性評價結果。第17圖為形成有一邊長為600μm之尺寸之開口部之情況下之信賴性評價結果。
如第15圖至第17圖所示，開口部之一邊長為500μm 及600μm之情況下，雖然半導體封裝之平面內發生缺陷，但於開口部之一邊長為400μm之情況下，則並未發生缺陷。更甚者，本發明者們對於開口部之一邊長為400μm之半導體封裝進行更加嚴酷的條件(以JEDEC規格之等級1為基準之濕度信賴性測試)，更進一步驗證實驗結果。
第18圖為關於一邊長為400μm之尺寸之開口部之 信賴性評價結果。此信賴性評價中，是將半導體封裝放置於溫度為攝氏85度及濕度為85%之大氣中168小時，令其充分含有水分之後，再藉由經過三次於最高溫度之攝氏260度之標準回焊條件而進行。測試後之評價，將使用前述之超音波映像裝置進行。 此結果如第18圖所示，以JEDEC規格之等級1為基準之濕度信賴性測試的前後，半導體封裝之外觀為發生任何變化，而得以確認此半導體封裝能夠確保高度信賴性。
考慮此些結果及形成對準標記時之加工精密度(σ =6μm)，考量到500μm±3σ之範圍恐發生缺陷。換言之，能夠確認開口部之一邊長超過480μm(或直徑超過480μm)時會出現對於應力緩和層之信賴性之影響。
如上所述，關於第六實施型態之半導體封裝600， 於半導體裝置104之附近(例如半導體裝置104之角落部位)，具有藉由蝕刻應力緩和層102而形成之開口部63，藉由將此開口部63使用做為於應力緩和層102之上配置半導體裝置104時之對準標記，而能夠進行正確的對準作業，進而能夠試圖提升半導體封裝之製造流程之產率及信賴性。
更甚者，藉由開口部63為至少一邊長為480μm以 下之多邊形，或為直徑為480μm以下之圓形(更佳為至少一邊長為400μm以下之多邊形，或為直徑為400μm以下之圓形)，而能夠防止應力緩和層102之膜層剝離。藉此，無損第一實施型態至第五實施型態之半導體封裝所具備之優點，而能夠試圖對於半導體封裝之製造流程提升產率及提升信賴性。
本發明者們以下列條件製作樣品進行信賴性試驗， 且確認並未發生密封體剝離等情形。
〔實施例1〕
支撐基板：金屬基板(於攝氏25度及攝氏100度時彈性係數為193GPa)。
應力緩和層：變性環氧系樹脂(於攝氏25度時彈性係數為580MPa，於攝氏100度時彈性係數為4MPa)。
密封體：環氧系樹脂(於攝氏25度時彈性係數為16GPa，於攝氏100度時彈性係數為14.7GPa)。
〔實施例2〕
支撐基板：金屬基板(於攝氏25度及攝氏100度時 彈性係數為193GPa)。
應力緩和層：變性環氧系樹脂(於攝氏25度時彈性係數為10MPa，於攝氏100度時彈性係數為0.6MPa)。
密封體：環氧系樹脂(於攝氏25度時彈性係數為1.8GPa，於攝氏100度時彈性係數為1GPa)。
如上所述，藉由相同溫度條件下，於支撐基板之彈性係數為A，應力緩和層之彈性係數為B，且密封體之彈性係數為C之情況中，A>C>B或C>A>B成立之方式，調整各彈性係數之關係，而能夠實現減輕支撐基板與密封體之間所發生之內部應力且具高度信賴性之半導體封裝。
11‧‧‧支撐基板
12‧‧‧應力緩和層
13‧‧‧半導體裝置
14、15‧‧‧密封體
16‧‧‧焊料球
100‧‧‧半導體封裝

Claims (18)

  1. 一種半導體封裝，包括：一支撐基板；一應力緩和層，設置於該支撐基板之一主面；一半導體裝置，配置於該應力緩和層之上；一密封體，覆蓋該半導體裝置，且該密封體由相異於該應力緩和層之一絕緣材料製成；一配線，貫通該密封體且電性連接於該半導體裝置；以及一外部端子，電性連接於該配線。
  2. 一種半導體封裝，包括：一支撐基板；一應力緩和層，設置於該支撐基板之一主面；一導電層，設置於該應力緩和層之上；一半導體裝置，配置於該導電層之上；一密封體，覆蓋該半導體裝置，且該密封體由相異於該應力緩和層之一絕緣材料製成；一配線，貫通該密封體且電性連接於該半導體裝置；以及一外部端子，電性連接於該配線。
  3. 一種半導體封裝，包括：一支撐基板； 一應力緩和層，設置於該支撐基板之一主面；一導電層，設置於該應力緩和層之上；一半導體裝置，配置於該應力緩和層之上，且該導電層圍繞該半導體裝置；一密封體，覆蓋該半導體裝置，且該密封體由相異於該應力緩和層之一絕緣材料製成；一配線，貫通該密封體且電性連接於該半導體裝置；以及一外部端子，電性連接於該配線。
  4. 如請求項2或3所述之半導體封裝，其中該導電層係由電容器(capacitor)、電阻器及電感器(inductor)之其中至少任一者所構成。
  5. 如請求項1至3之其中任一所述之半導體封裝，其中於相同溫度條件下，該支撐基板之彈性係數為A，該應力緩和層之彈性係數為B，且該密封體之彈性係數為C時，A>C>B或C>A>B之關係成立。
  6. 如請求項5所述之半導體封裝，其中該應力緩和層之彈性係數於室溫時為2GPa以下，且於溫度超過攝氏100度時為100MPa以下。
  7. 如請求項1至3之其中任一所述之半導體封裝，其中於相同溫度條件下，該支撐基板之線膨脹係數為a，該應力緩和層 之線膨脹係數為b，且該密封體之線膨脹係數為c時，a≦c<b或a≒c<b之關係成立。
  8. 如請求項1至3之其中任一所述之半導體封裝，更包括一開口部，位於該半導體裝置之周圍，且設置於該應力緩和層。
  9. 如請求項8所述之半導體封裝，其中該開口部為一對準標記(alignment mark)，且該開口部之形狀為至少一邊長為480μm以下之多邊形，或為直徑為480μm以下之圓形。
  10. 一種半導體封裝之製造方法，包括：形成一應力緩和層於一支撐基板之一主面；配置至少一半導體裝置於該應力緩和層之上；以一密封體覆蓋該半導體裝置，該密封體由相異於該應力緩和層之一材料製成；形成一配線，該配線貫通該密封體且電性連接於該半導體裝置；以及形成一外部端子，該外部端子電性連接於該配線。
  11. 一種半導體封裝之製造方法，包括：形成一應力緩和層於一支撐基板之一主面；形成一導電層於該應力緩和層之上；配置至少一半導體裝置於該導電層之上；以一密封體覆蓋該半導體裝置，該密封體由相異於該應力緩和層之一材料製成；形成一配線，該配線貫通該密封體且電性連接於該半導 體裝置；以及形成一外部端子，該外部端子電性連接於該配線。
  12. 一種半導體封裝之製造方法，包括：形成一應力緩和層於一支撐基板之一主面；形成一導電層於該應力緩和層之上；蝕刻該導電層並露出該應力緩和層；配置至少一半導體裝置於該應力緩和層所露出之一區域；以一密封體覆蓋該半導體裝置，該密封體由相異於該應力緩和層之一材料製成；形成一配線，該配線貫通該密封體且電性連接於該半導體裝置；以及形成一外部端子，該外部端子電性連接於該配線。
  13. 如請求項11或12所述之半導體封裝之製造方法，更包括圖案化該導電層，並形成電容器、電阻器及電感器之其中至少任一者。
  14. 如請求項10至12之其中任一所述之半導體封裝之製造方法，其中於相同溫度條件下，該支撐基板之彈性係數為A，該應力緩和層之彈性係數為B，且該密封體之彈性係數為C時，A>C>B或C>A>B之關係成立。
  15. 如請求項14所述之半導體封裝之製造方法，其中該應力緩和層之彈性係數於室溫時為2GPa以下，且於溫度超過攝氏100度時為100MPa以下。
  16. 如請求項10至12之其中任一所述之半導體封裝之製造方法，其中於相同溫度條件下，該支撐基板之線膨脹係數為a，該應力緩和層之線膨脹係數為b，且該密封體之線膨脹係數為c時，a≦c<b或a≒c<b之關係成立。
  17. 如請求項10至12之其中任一所述之半導體封裝之製造方法，更包括於該半導體裝置之周圍蝕刻該應力緩和層而形成一開口部。
  18. 如請求項17所述之半導體封裝之製造方法，其中該開口部為一對準標記，且該開口部之形狀為至少一邊長為480μm以下之多邊形，或為直徑為480μm以下之圓形。
TW104119150A 2014-06-19 2015-06-12 半導體封裝及其製造方法 TWI660477B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2014-125982 2014-06-19
JP2014125982 2014-06-19
JP2015-063728 2015-03-26
JP2015063728 2015-03-26
JP2015-106230 2015-05-26
JP2015106230A JP6466252B2 (ja) 2014-06-19 2015-05-26 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
TW201601270A true TW201601270A (zh) 2016-01-01
TWI660477B TWI660477B (zh) 2019-05-21

Family

ID=54870328

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104119150A TWI660477B (zh) 2014-06-19 2015-06-12 半導體封裝及其製造方法

Country Status (3)

Country Link
US (2) US9418944B2 (zh)
CN (1) CN105280567B (zh)
TW (1) TWI660477B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI784738B (zh) * 2016-04-28 2022-11-21 日商安靠科技日本公司 半導體封裝件及半導體封裝件之製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2920304B1 (fr) 2007-09-04 2010-06-25 Oreal Utilisation cosmetique de lysat bifidobacterium species pour le traitement de la secheresse.
US10186458B2 (en) 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
US9741651B1 (en) * 2016-02-24 2017-08-22 Intel IP Corportaion Redistribution layer lines
US10276403B2 (en) * 2016-06-15 2019-04-30 Avago Technologies International Sales Pe. Limited High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
US20170373032A1 (en) * 2016-06-24 2017-12-28 Qualcomm Incorporated Redistribution layer (rdl) fan-out wafer level packaging (fowlp) structure
JP2018006391A (ja) * 2016-06-28 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10163807B2 (en) * 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment pattern for package singulation
TWI759506B (zh) * 2017-08-14 2022-04-01 日商東洋油墨Ｓｃ控股股份有限公司 複合構件
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
TWI691878B (zh) * 2018-12-07 2020-04-21 宏碁股份有限公司 可攜式電子裝置及其觸控模組
US11088110B2 (en) * 2019-01-28 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, circuit board structure and manufacturing method thereof
US11018030B2 (en) * 2019-03-20 2021-05-25 Semiconductor Components Industries, Llc Fan-out wafer level chip-scale packages and methods of manufacture
CN114361025B (zh) * 2022-03-21 2022-06-03 宁波芯健半导体有限公司 一种GaN超薄芯片扇出型封装结构及封装方法
CN115360171B (zh) * 2022-10-20 2023-01-31 甬矽电子(宁波)股份有限公司 扇入型封装结构及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JP2002043467A (ja) * 2000-07-31 2002-02-08 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
KR101454321B1 (ko) * 2008-01-22 2014-10-23 페어차일드코리아반도체 주식회사 절연 금속 기판을 구비하는 반도체 패키지 및 그 제조방법
TWI357135B (en) * 2008-05-29 2012-01-21 Ind Tech Res Inst Chip package structure and manufacturing method th
JP5167022B2 (ja) 2008-08-07 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5606243B2 (ja) * 2010-09-24 2014-10-15 株式会社ジェイデバイス 半導体装置の製造方法
CN103236492B (zh) * 2013-05-07 2016-03-02 江苏梁丰照明有限公司 专用于液体照明/装饰的led封装结构及封装方法
KR102105902B1 (ko) * 2013-05-20 2020-05-04 삼성전자주식회사 방열 부재를 갖는 적층 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI784738B (zh) * 2016-04-28 2022-11-21 日商安靠科技日本公司 半導體封裝件及半導體封裝件之製造方法

Also Published As

Publication number Publication date
CN105280567B (zh) 2018-12-28
US20150371915A1 (en) 2015-12-24
US9786611B2 (en) 2017-10-10
US20160351511A1 (en) 2016-12-01
TWI660477B (zh) 2019-05-21
CN105280567A (zh) 2016-01-27
US9418944B2 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
TWI660477B (zh) 半導體封裝及其製造方法
KR102673994B1 (ko) 반도체 패키지 및 그 제조 방법
US20210111138A1 (en) Semiconductor device with thin redistribution layers
US10056360B2 (en) Localized redistribution layer structure for embedded component package and method
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
US20060231958A1 (en) Fan out type wafer level package structure and method of the same
JP5249080B2 (ja) 半導体装置
US8153479B2 (en) Method of manufacturing semiconductor package
KR101030153B1 (ko) 반도체장치 및 그 제조방법
KR100557516B1 (ko) 반도체용 칩 사이즈 패키지형 패키지의 제조 방법
TWI707434B (zh) 半導體封裝及其製造方法
JP2008210912A (ja) 半導体装置及びその製造方法
JP4492621B2 (ja) 半導体装置およびその製造方法
JP6417142B2 (ja) 半導体装置及びその製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
KR100726919B1 (ko) 반도체 장치 및 그 제조 방법
JP5370216B2 (ja) 半導体装置の製造方法
JP2004320059A (ja) 半導体装置の製造方法
JP6450181B2 (ja) 半導体装置
US8372691B2 (en) Method of manufacturing semiconductor device
JP2011171350A (ja) 半導体装置およびその製造方法
JP2010040817A (ja) 半導体装置およびその製造方法