JP5167022B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5167022B2
JP5167022B2 JP2008204141A JP2008204141A JP5167022B2 JP 5167022 B2 JP5167022 B2 JP 5167022B2 JP 2008204141 A JP2008204141 A JP 2008204141A JP 2008204141 A JP2008204141 A JP 2008204141A JP 5167022 B2 JP5167022 B2 JP 5167022B2
Authority
JP
Japan
Prior art keywords
sealing body
metal substrate
substrate
metal
molding die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008204141A
Other languages
English (en)
Other versions
JP2010040911A5 (ja
JP2010040911A (ja
Inventor
孝治 古川
嗣雄 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008204141A priority Critical patent/JP5167022B2/ja
Publication of JP2010040911A publication Critical patent/JP2010040911A/ja
Publication of JP2010040911A5 publication Critical patent/JP2010040911A5/ja
Application granted granted Critical
Publication of JP5167022B2 publication Critical patent/JP5167022B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造技術に関し、特に、金属板に形成されたダイパッド部上に半導体チップを搭載し、モールド後に封止体から金属板を剥離することによって製造される薄型半導体パッケージに適用して有効な技術に関するものである。
近年、半導体製品の多用途化に伴い、実装基板（マザーボード）上に搭載される半導体装置のパッケージ形態も多様化しつつある。これらの半導体パッケージ（以下、単にパッケージという）のうち、ＳＯＮ(Small Outline Nonlead Package)やＱＦＮ(Quad Flat Non-leaded Package)は、半導体装置と外部機器とを電気的に接続するための外部端子が、主に半導体チップを保護している樹脂封止体の実装面（すなわち下面）に露出しているという特徴がある。そのため、外部端子が樹脂封止体の側面から突出しているＳＯＰ(Small Outline Package)やＱＦＰ(Quad Flat Package)に比べて実装面積を縮小できるという利点があり、主として携帯電話などの小型情報通信端末用パッケージへの適用が増加しつつある。
上述したＳＯＮやＱＦＮは、リードフレームのダイパッド部上に搭載した半導体チップを樹脂封止した後、封止体の外部に露出したリードフレームの不要箇所を切断・除去することによって取得される。しかし、上記リードフレームの切断・除去工程では、外部端子となるリードの一部も同時に切断されるので、封止体の側面にリードの切断バリが生じることになり、この切断バリを除去するための付加的な工程が別途に必要となる。また、リードの切断バリは、リードフレームの切断に使用するブレードの寿命を低下させる一因にもなる。
そこで、リードフレームの切断・除去工程でリードを切断しなくても済むように、特許文献１（特開平０３−９４４６０号公報）では、絶縁性を有するベースフィルム上にリードおよび半導体チップを配置してパッケージを製造する技術を開示している。このパッケージを製造するには、まず、ベースフィルム上に金属層を剥離可能に設けた転写フィルムを用意する。次に、この転写フィルムの金属層をエッチングしてリードを形成し、このリードに半導体チップを接続した後、転写フィルムの半導体チップが搭載された一方の面を、半導体チップ、リードを含めて一体的に樹脂封止する。その後、ベースフィルムを樹脂封止体から剥離・除去すると、ベースフィルム上のリードが樹脂封止体側に転写されてパッケージが完成する。
特許文献２（特開２００５−２２８７６９号公報）は、フィルム状の配線板に実装した半導体チップをトランスファモールドで封止した後、金型のゲート部、ランナ部およびカル部に残った不要な樹脂を除去する工程で配線板に擦り傷がついたり、折り曲げ跡が残ったりすることを防ぐ技術を開示している。この特許文献に記載されたモールド方法は、半導体チップを封止する工程に先立ち、モールド金型のランナ部と重なる領域の配線板に貫通孔を設けておく。そして、樹脂封止後、配線板の実装面側からモールド部の樹脂に荷重をかけると共に、配線板の裏面側から貫通孔内の樹脂に荷重を加え、配線板のモールド部と重なる領域と、ゲート部およびランナ部と重なる領域とのなす角を、あらかじめ定められた角度にする。これにより、配線板に触れることなくゲート部の樹脂およびランナ部の樹脂を配線板から剥がすことが可能になる。
特開平０３−９４４６０号公報 特開２００５−２２８７６９号公報
しかしながら、前記特許文献１に記載されたような転写フィルムを使用して半導体パッケージを製造する方法は、絶縁性ベースフィルムの剛性がリードフレームよりも低いことから、ベースフィルム上のリードと半導体チップとを電気的に接続するワイヤボンディング工程において、リードがキャピラリの荷重で沈み込んだり、リードとワイヤとの接触がキャピラリの超音波振動で不安定になったりするために、リード−ワイヤ間の接続信頼性が低下することが本発明者の検討によって明らかとなった。
その対策として、本発明者は、絶縁性ベースフィルムの代わりに金属基板を用いてパッケージを製造する技術を検討した。この技術の概要は、次の通りである。
まず、ステンレスなどからなる金属板の片面に電鋳(electro forming)加工法でリードとダイパッド部を形成することによって金属基板を作製する。通常、この金属基板には、パッケージ複数個分のリードとダイパッド部が形成される。
次に、上記金属基板のダイパッド部上に半導体チップを搭載し、半導体チップ−リード間をＡｕワイヤで接続した後、成形金型を用いたトランスファモールド法により、金属基板の片面に形成されたリードおよびダイパッド部と、半導体チップおよびＡｕワイヤを封止体で気密封止する。具体的には、上記ワイヤボンディング工程が完了した金属基板を成形金型の上型と下型とで挟んで固定した後、加熱溶融した樹脂（封止体材料）を成形金型のキャビティに流し込み、この樹脂に熱を加えることで硬化させて、金属基板の片面に封止体を形成する。
次に、上記封止体が形成された金属基板を成形金型から取り出した後、封止体から金属板を剥離すると、金属板の表面に形成されたリードおよびダイパッド部も同時に剥離して封止体側に転写される。その後、封止体をダイシングテープに貼り付け、ダイシングブレードを使って封止体を切断することによって、多数個のパッケージを取得する。
このように、金属基板を使ってパッケージを製造する上記の方法は、硬い金属板の表面にダイパッド部およびリードを形成するので、ワイヤボンディング工程において、リードがキャピラリの荷重で沈み込んだり、リードとＡｕワイヤとの接触がキャピラリの超音波振動で不安定になったりすることがない。また、電鋳加工法を用いることにより、リードフレームよりも薄い膜厚のリードおよびダイパッド部を形成することができるので、超薄型のパッケージを実現することができる。
しかしながら、上記のような金属基板を使ってパッケージを製造する場合は、次のような新たな問題が生じることが本発明者の検討によって明らかとなった。
まず、封止体は、成形金型のゲートを通じてキャビティ内に溶融樹脂（溶融樹脂温度＝１７５℃〜１８０℃）を供給し、その後、溶融樹脂を熱硬化させることによって形成されるが、このとき、成形金型のカル、ランナおよびゲートの内部で硬化した不要な樹脂がキャビティ内の封止体と一体に形成される。そこで、封止体を形成した後は、封止体と一体に形成された上記不要な樹脂を封止体から分離・除去した後、金属基板を次工程（金属板剥離工程）に搬送する。
ここで、不要な樹脂を封止体から分離・除去する作業は、ゲートブレーク装置と呼ばれる樹脂切断装置を使って行われる。ゲートブレーク装置は、水平な上面を有する基板ステージを備えており、この基板ステージの上方には、封止体押さえ板、基板押さえ板および樹脂突き落とし板がそれぞれ上下動可能に設けられている。基板ステージは、樹脂を封止体から分離・除去する際に上面の端部が摩耗するのを抑制したり、上面の平坦性を確保したりする必要があるので、厚い金属板によって構成されている。
不要な樹脂を封止体から分離・除去するには、まず成形金型から取り出した金属基板を基板ステージの上に位置決めし、封止体押さえ板および基板押さえ板をそれぞれ封止体および金属基板に押し付けて基板ステージ上に固定する。次に、樹脂突き落とし板を不要な樹脂に押し付けると、不要な樹脂のうち、成形金型のゲート部分に残った薄い膜厚の樹脂が切断され、不要な樹脂全体が封止体から分離・除去される。
上記ゲートブレーク装置は、装置を設置する場所の小スペース化や、作業の迅速化を図るために、成形金型の近傍に設置される。そのため、成形金型から取り出された金属基板は、高い温度（通常１５０℃以上）を保ったままゲートブレーク装置の基板ステージ上に位置決めされる。ところが、前述したように、基板ステージは、熱伝導性が高い金属材料で構成されているので、室温と同程度の温度の基板ステージに高温の金属基板が接触すると、封止体および金属基板の熱が基板ステージに急速に伝わり、封止体および金属基板の温度が急激に低下する。その結果、封止体と金属基板の熱膨張係数差に起因して両者の界面に強い熱応力が加わり、封止体に反りが発生する。
冷却過程で発生した封止体の反りは、封止体から金属板を剥離した後も残留する。そのため、次のダイシング工程で封止体をダイシングテープに貼り付けた時に、封止体の一部がダイシングテープから浮いてしまうので、正確な位置での切断が困難となる。また、反りの生じた封止体をダイシングブレードで切断して多数のパッケージを取得すると、パッケージの形状や寸法がばらついてしまう。
成形金型から取り出した後、不要な樹脂を分離・除去するまでの間に封止体に反りが発生するのを防ぐ対策として、ゲートブレーク装置の基板ステージ内に温度調節機構を設け、基板ステージ上に位置決めされた金属基板を徐々に冷却することが考えられる。
しかし、基板ステージ内に温度調節機構を設けることは、ゲートブレーク装置の設備コストの上昇を引き起こし、ひいてはパッケージの製造コストを引き上げることになるので、好ましくない。
なお、前記特許文献２には、上記した課題についての示唆がなく、基板をゲートブレーク装置の基板ステージに接触させた状態でゲート部の樹脂を切断分離することについても記載がない。従って、前記特許文献２の技術に基づいて上記の課題を解決する手段を案出することは困難である。
本発明の目的は、金属板に形成されたダイパッド部上に半導体チップを搭載し、モールド後に封止体から金属板を剥離することによって製造される半導体パッケージにおいて、封止体と金属板との熱膨張係数差に起因する封止体の反りを抑制することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置の製造方法は、
（ａ）金属板と、前記金属板の片面に形成されたリードとからなる金属基板を用意する工程と、
（ｂ）前記リード上に半導体チップを搭載し、前記半導体チップと前記リードとを電気的に接続する工程と、
（ｃ）前記（ｂ）工程の後、前記金属基板を成形金型に装着し、前記成形金型のキャビティ内に溶融した樹脂を流し込み、前記樹脂に熱を加えることによって、前記リード、および前記半導体チップを覆う第１封止体と、前記成形金型のカル、ランナおよびゲートに位置し、前記第１封止体と一体の第２封止体とを形成する工程と、
（ｄ）前記第１および第２封止体が形成された前記金属基板を前記成形金型から取り出した後、前記金属基板の裏面がゲートブレーク装置の基板ステージの上面と接触するように、前記金属基板を前記基板ステージ上に位置決めし、前記金属基板を前記基板ステージに密着させる工程と、
（ｅ）前記（ｄ）工程の後、前記第２封止体に荷重を印加することによって、前記第２封止体を前記第１封止体から分離・除去する工程と、
（ｆ）前記（ｅ）工程の後、前記第１封止体から前記金属板を剥離する工程と、
（ｇ）前記（ｆ）工程の後、前記第１封止体をダイシングすることによって、半導体パッケージを得る工程と、
を含み、
前記（ｄ）工程において、前記第１および第２封止体が形成された前記金属基板を前記成形金型から取り出した後、前記金属基板を前記基板ステージに密着させる工程に先だって、前記金属基板を前記基板ステージと非接触の状態に保ちながら、前記金属基板を室温雰囲気中で徐冷する工程をさらに含み、
前記基板ステージは、複数の支持部材を備えており、前記（ｄ）工程において、前記成形金型から取り出した前記金属基板を前記複数の支持部材で支持することによって、前記金属基板を前記基板ステージと非接触の状態に保つものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
封止体が形成された金属基板を成形金型から取り出した後、金属基板を室温雰囲気中で徐冷することによって、封止体と金属板との熱膨張係数差に起因する封止体の反りを有効に抑制することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
図１は、本実施の形態の半導体装置であるＳＯＮ(Small Outline Nonlead Package)の製造に用いる金属基板の平面図、図２は、この金属基板の一部を拡大して示す平面図、図３は、図２のＡ−Ａ線に沿った断面図である。
金属基板１は、長方形の金属板８の片面にＳＯＮの外部接続端子を構成するリード２とチップ搭載用のダイパッド部３とをマトリクス状に複数ユニット形成した構成になっている。すなわち、ダイパッド部（チップ搭載部）３と、このダイパッド部３を支持する吊りリード２ａと、このダイパッド部３の周囲に形成された複数のリード（ワイヤ接続部）２を有するデバイス領域１ａが、金属基板１の片面（主面、上面）に複数個、行列状に設けられている。金属板８は、一例としてステンレスからなり、その寸法は、短辺×長辺＝６６ｍｍ×１４４ｍｍである。また、リード２およびダイパッド部３は、電鋳(electro forming)加工によって形成された電着層からなり、金属板８に近い側からＡｕ層、Ｎｉ層およびＡｇ層を順次積層した厚さ数十μｍ程度の複合金属層によって構成されている。
図２は、金属基板１の一部を示す拡大平面図であり、図中の２点鎖線で区画された４個の正方形のそれぞれが１ユニット（ＳＯＮ１個分の領域）を示している。ここで、１ユニットの寸法は、一例として縦×横＝１．６ｍｍ×１．６ｍｍである。従って、短辺×長辺＝６６ｍｍ×１４４ｍｍの金属基板１からは、２０００個以上のＳＯＮが取得されるが、図１は、リード２およびダイパッド部３を見易くするために、各ユニットの面積を実際の面積よりも大きく示している。
上記金属基板１を作製するには、まず、離型処理を施した金属板８の両面にレジストフィルムを貼り付けた後、金属板８の片面のレジストフィルムを露光・現像し、リード２およびダイパッド部３を形成する領域の金属板８を露出させる。次に、金属イオンを含んだ電解質溶液中に金属板８を浸漬して通電し、露出した金属板８の表面にＡｕ層、Ｎｉ層およびＡｇ層を順次析出させる。その後、金属板８の両面のレジストフィルムを取り除くことにより、図１〜図３に示す金属基板１を得る。
上記リード２およびダイパッド部３が形成された金属基板１を使ってＳＯＮを製造するには、まず、図４（金属基板１の一部拡大平面図）および図５（金属基板１の一部拡大断面図）に示すように、ダイパッド部３上に接着剤（図示せず）を使って半導体チップ４を搭載する。このとき、半導体チップ４は、その主面（回路形成面）を上に向けた状態でダイパッド部３上に搭載される。図４に示すように、半導体チップ４の主面には、例えば４個の端子（ボンディングパッド５）が形成されており、ダイパッド部３の近傍の金属基板１には、これらのボンディングパッド５に対応する４個のリード２が形成されている。
次に、図６および図７に示すように、熱と超音波を用いたボールボンディング法によって、半導体チップ４のボンディングパッド５と金属基板１のリード２をＡｕワイヤ６で電気的に接続する。半導体チップ４が搭載されたダイパッド部３およびリード２は、硬い金属板８の表面に形成されているので、このワイヤボンディング工程において、リード２やボンディングパッド５がキャピラリの荷重で沈み込んだり、リード２やボンディングパッド５とＡｕワイヤ６との接触がキャピラリの超音波振動で不安定になったりすることはない。
次に、図８に示すように、成形金型（図示せず）を用いたトランスファモールド法により、金属基板１の片面のリード２、ダイパッド部３、半導体チップ４およびＡｕワイヤ６を封止体（第１封止体）７で気密封止する。具体的には、上記ワイヤボンディング工程が完了した金属基板１を、金属基板１上に搭載された半導体チップ４及びＡｕワイヤ６が成形金型の一方の面に形成されたキャビティ（凹部）の内部に位置するように、成形金型の上型と下型とで挟んで固定した後、加熱溶融した樹脂（封止体材料）を成形金型のカルからランナ、次いでランナからゲートを通じてこのキャビティの内部に流し込み、金属基板１の片面の全ユニットを封止体（第1封止体）７で一括封止する。この封止体７は、一例としてシリコンフィラーを８０％〜９０％程度含有した熱硬化性エポキシ樹脂からなり、その硬化温度は、１７５℃〜１８０℃である。キャビティの内部に供給された樹脂は、更に成形金型に熱を加えることで硬化される。なお、本実施の形態では、図８に示すように、複数の半導体チップ４（複数のデバイス領域１ａ）を一回の封止工程により、一括封止しているため、様々な種類（外形寸法）の半導体装置の製造に対し、少ない数（１つ）の成形金型で対応することが可能となる。
図９（ａ）は、成形金型のキャビティ内で硬化した封止体７を示す平面図、図９（ｂ）は、図９（ａ）のＢ−Ｂ線に沿った断面図、図１０は、キャビティ内で硬化した封止体７を斜め上方から見た斜視図である。ここで、図中の符号７ａは、加熱溶融した樹脂を成形金型のキャビティに流し込んだ際に、カル、ランナおよびゲートの内部で硬化した不要な樹脂（第２封止体）を示している。この樹脂７ａは、キャビティ内の封止体７と一体に形成されているので、金属基板１を成形金型から取り出した後、以下のような方法で封止体７から分離・除去する。
図１１は、不要な樹脂７ａを封止体７から分離・除去するゲートブレーク装置の概略図である。ゲートブレーク装置１０は、水平な上面を有する基板ステージ１１を備えており、この基板ステージ１１の上方には、封止体押さえ板１２、基板押さえ板１３および樹脂突き落とし板１４がそれぞれ上下動可能に設けられている。基板ステージ１１は、樹脂７ａを封止体７から分離・除去する際に上面の端部が摩耗するのを抑制したり、上面の平坦性を確保したりする必要があるので、厚い金属板によって構成されている。
封止体押さえ板１２は、封止体７の上面全体に上方から均等な力を印加することができるよう、封止体７とほぼ同じ面積で、かつ平坦な底面を有している。また、この封止体押さえ板１２の底面は、封止体７の上面と接触したときに高温の封止体７が急冷するのを防ぐため、例えば樹脂のような熱伝導率が低い材料によって構成されている。
上記基板ステージ１１の側面の複数箇所（例えば４箇所）には、金属基板１を水平に支持する支持部材１５が取り付けられている。これらの支持部材１５は、例えば弾性部材で構成されている（以下、弾性支持部材と称する）。これらの弾性支持部材１５は、上方から大きな荷重を印加したときに下方に収縮し、この荷重を取り除くと上方に伸張して元の位置に復元する板バネで構成されており、それぞれの上端部は、金属基板１の裏面と点接触するような小さい面積となっている。また、弾性支持部材１５は、荷重が印加されていない状態では、それぞれの上端部が基板ステージ１１の上面よりも上方に位置するように取り付けられている。なお、弾性支持部材１５は板バネに限定されるものではなく、例えばコイル状の押しバネ、トーションバネ、ゴム状弾性体など、荷重を印加したときに収縮し、この荷重を取り除くと伸張して元の位置に復元する特性を持った各種の弾性部材を使用することができる。
封止体７と一体に成形された樹脂７ａを封止体７から分離・除去するには、まず、金属基板１を成形金型から取り出し、図１２に示すように、ゲートブレーク装置１０の基板ステージ１１の中央に位置決めする。このとき、金属基板１は、封止体７が形成された面を上に向けた状態で基板ステージ１１の上面に搭載される。前述したように、基板ステージ１１には、上端部が基板ステージ１１の上面よりも上方に位置する弾性支持部材１５が取り付けられているため、金属基板１は、弾性支持部材１５によって基板ステージ１１の上面と非接触の状態で水平に支持される。そして、基板ステージ１１と非接触の状態を保ったまま、金属基板１を所定の時間、室温雰囲気中に放置する。このようにすると、成形金型から取り出された高温の金属基板１と封止体７は、室温の大気に晒されて徐々に冷却する。
金属基板１を弾性支持部材１５で支持する際には、金属基板１と弾性支持部材１５との位置関係にも配慮する必要がある。図１３（ａ）〜（ｃ）は、室温雰囲気中で徐冷中の金属基板１と封止体７を金属基板１の長辺と平行な方向から見た側面図である。例えば図１３（ａ）に示すように、弾性支持部材１５の位置が金属基板１の短辺に近づき過ぎている場合は、封止体７および金属基板１の自重によって、金属基板１の中央部が短辺側よりも沈み込むので、冷却過程において封止体７に反りが発生する。他方、図１３（ｂ）に示すように、弾性支持部材１５の位置が金属基板１の中央部に近づき過ぎている場合は、金属基板１の短辺側が中央部よりも沈み込むので、封止体７には、冷却過程において、図１３（ａ）と反対方向の反りが発生する。従って、金属基板１を弾性支持部材１５で支持する際には、図１３（ｃ）に示すように、封止体７および金属基板１の自重が金属基板１の中央部と短辺側とでほぼ均等に掛かるように、弾性支持部材１５の取り付け位置をあらかじめ調整しておくことが望ましい。すなわち、平面形状が、一対の長辺および一対の短辺を有する長方形からなる金属基板１のそれぞれの長辺において、中央部と端部との間に弾性支持部材１５を位置させることが好ましい。
次に、上記の徐冷工程によって封止体７および金属基板１の温度がある程度低下した後、図１４および図１５に示すように、封止体押さえ板１２を下降させ、封止体７の上面に上方から下向きの荷重を印加する。このとき、封止体７の上面に印加する荷重は、弾性支持部材１５のバネ力よりも大きいものとする。これにより、弾性支持部材１５が下方に収縮し、金属基板１の下面全体が基板ステージ１１の上面に密着（接触）する。
前述したように、基板ステージ１１は、熱伝導性が高い金属材料で構成されているので、室温と同程度の温度の基板ステージ１１に金属基板１が密着すると、封止体７および金属基板１の熱が基板ステージ１１に急速に伝わり、封止体７および金属基板１の温度が急激に低下する。しかし、本実施の形態では、金属基板１を基板ステージ１１に密着させる工程に先立って、所定の時間、封止体７および金属基板１を基板ステージ１１と非接触の状態を保ちながら徐冷するので、金属基板１が基板ステージ１１に密着した時には、封止体７および金属基板１の温度は、ある程度低下している。従って、基板ステージ１１との接触によって封止体７および金属基板１の温度がさらに低下しても、基板ステージ１１と金属基板１とを接触させる前の温度と、接触させた後との温度の差を小さくできるため、この冷却過程で封止体７に加わる熱応力も小さくなり、封止体７の反りを最小限に抑制することができる。
図１６は、成形金型から取り出した封止体７の温度の経時変化を観測した結果を示すグラフである。ここで、封止体７を構成する熱硬化性エポキシ樹脂の硬化温度は、１７５℃とした。
グラフ内の符号Ａは、成形金型から取り出した直後の封止体７の温度を示している。また、符号Ｂは、基板ステージ１１と非接触の状態で金属基板１を弾性支持部材１５上に置いたとき、すなわち徐冷開始時の封止体７の温度を示している。金属基板１を成形金型から取り出してから、弾性支持部材１５上に置くまでの時間を１０秒とした場合、金属基板１を弾性支持部材１５上に置いたときの封止体７の温度（Ｂ）は、１５５℃であった。
符号Ｃは、封止体押さえ板１２を使って封止体７の上面に荷重を加え、金属基板１を基板ステージ１１に密着させたときの封止体７の温度を示している。金属基板１を弾性支持部材１５上に置いてから、基板ステージ１１に密着させるまでの徐冷時間を１０秒とした場合、金属基板１を基板ステージ１１に密着させたときの封止体７の温度（Ｃ）は、１３５℃であった。その後、封止体７および金属基板１の熱が基板ステージ１１に急速に伝わったため、封止体７（および金属基板１）の温度が急激に低下したが、封止体７の反りは、実用上問題にならない程度であった。
図１７は、比較例であり、成形金型から取り出した金属基板１を基板ステージ１１上に直接置いたときの封止体７の温度の経時変化を示している。ここで、封止体７を構成する熱硬化性エポキシ樹脂の硬化温度は、１７５℃とした。
グラフ内の符号Ａは、成形金型から取り出した直後の封止体７の温度、符号Ｃは、金属基板１を基板ステージ１１上に置いたときの封止体７の温度をそれぞれ示している。金属基板１を成形金型から取り出してから、基板ステージ１１上に置くまでの時間を１０秒とした場合、金属基板１を基板ステージ１１に置いたときの封止体７の温度（Ｃ）は、１５５℃であった。しかし、その後、封止体７および金属基板１の熱が基板ステージ１１に急速に伝わったため、封止体７（および金属基板１）の温度が急激に低下した結果、封止体７の反りが無視できない程度まで顕在化した。
このように、成形金型から取り出した金属基板１を基板ステージ１１上に置く工程に先立ち、金属基板１および封止体７を室温雰囲気中で徐冷することにより、冷却過程で封止体７に加わる熱応力を小さくすることができた結果、封止体７の反りを最小限に抑制することができた。
基板ステージ１１と非接触の状態を保ったまま、金属基板１および封止体７を徐冷する場合、徐冷時間を長くする程、冷却過程で封止体７に加わる熱応力が小さくなる。しかし、徐冷時間を長くすると、ＳＯＮの製造時間が長くなり、製造コストが上昇するので、徐冷時間は最小限に止める必要がある。本発明者らの実験によれば、金属基板１を成形金型から取り出してから、弾性支持部材１５上に置くまでの時間を１０秒とした場合、徐冷時間を少なくとも１０秒以上とすることによって、封止体７の反りを実用上問題にならない程度まで抑制することができた。一方、徐冷時間が１０秒を下回ると、封止体７の反りが無視できない程度まで顕在化した。
本実施の形態によれば、ゲートブレーク装置１０の基板ステージ１１に弾性支持部材１５を取り付けるだけで上記の徐冷工程を実施することができる。また、徐冷工程を追加したことによる製造時間の増加は１０秒である。従って、本実施の形態によれば、ＳＯＮの製造コストの上昇を最小限に抑えながら、封止体７の反りを抑制することができる。
なお、本実施の形態では、金属基板１および封止体７の好ましい徐冷時間を１０秒（金属基板１を成形金型から取り出してから、弾性支持部材１５上に置くまでの時間を含めると２０秒）としたが、徐冷時間は、封止体７を構成する熱硬化性エポキシ樹脂の硬化温度、金属基板１を成形金型から取り出してから弾性支持部材１５上に置くまでの時間、室温などによっても変化する。従って、金属基板１および封止体７の好ましい徐冷時間を１０秒（金属基板１を成形金型から取り出してから、弾性支持部材１５上に置くまでの時間を含めると２０秒）であるとした上記の実験結果は、本発明を限定するものではない。
次に、図１８および図１９に示すように、基板押さえ板１３を下降させることによって、金属基板１を基板ステージ１１の上面に押し付け、樹脂７ａを封止体７から分離する際の衝撃によって金属基板１がずれないように基板押さえ板１３で固定する。
次に、図２０に示すように、樹脂突き落とし板１４を下降させることによって、樹脂７ａの上面に下向きの強い荷重を加える。このようにすると、成形金型のゲート部分に残った薄い樹脂７ａが切断され、封止体７から樹脂７ａが分離・除去される。図２１は、不要な樹脂７ａが分離・除去された封止体７および金属基板１を示す斜視図である。
次に、図２２に示すように、金属板８を封止体７から剥離する。このようにすると、金属板８の表面に形成されたリード２およびダイパッド部３も同時に剥離し、封止体７側に転写される。
次に、図２３に示すように、封止体７をダイシングテープ１７に貼り付けた後、ダイシングブレード１８を使い、前記図２の２点鎖線に沿って封止体７を切断することにより、封止体７から多数のＳＯＮ２０を個片化する。
図２４は、封止体７から個片化されたＳＯＮ２０を示す断面図である。本実施の形態によれば、成形金型から取り出した後の冷却過程における封止体７の反りを抑制することができるので、１個の封止体７から形状および外形寸法が揃った多数のＳＯＮ２０を歩留まり良く取得することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、ＳＯＮの製造に適用した場合について説明したが、これに限定されるものではなく、一般に、金属板に形成されたダイパッド部上に半導体チップを搭載し、モールド後に封止体から金属板を剥離することによって製造される薄型半導体パッケージの製造に広く適用することができる。
本発明は、金属基板を用いた半導体パッケージの製造に適用することができる。
本発明の一実施の形態である半導体装置の製造に用いる金属基板の平面図である。 図１に示す金属基板の一部を拡大して示す平面図である。 図２のＡ−Ａ線に沿った断面図である。 本発明の一実施の形態である半導体装置の製造方法を示す金属基板の一部拡大平面図である。 本発明の一実施の形態である半導体装置の製造方法を示す金属基板の一部拡大断面図である。 図４および図５に続く半導体装置の製造方法を示す金属基板の一部拡大平面図である。 図４および図５に続く半導体装置の製造方法を示す金属基板の一部拡大断面図である。 図６および図７に続く半導体装置の製造方法を示す金属基板の一部拡大断面図である。 （ａ）は成形金型のキャビティ内で硬化した封止体を示す平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿った断面図である。 キャビティ内で硬化した封止体を斜め上方から見た斜視図である。 本発明の一実施の形態である半導体装置の製造に用いるゲートブレーク装置の概略図である。 図１１に示すゲートブレーク装置を用いた樹脂の分離・除去工程を示す概略図である。 （ａ）〜（ｃ）は、室温雰囲気中で徐冷中の金属基板と封止体を金属基板の長辺と平行な方向から見た側面図である。 図１２に続く樹脂の分離・除去工程を示す概略図である。 図１２に続く樹脂の分離・除去工程を示す斜視図である。 本発明の一実施の形態において、成形金型から取り出した封止体の温度の経時変化を観測した結果を示すグラフである。 比較例において、成形金型から取り出した封止体の温度の経時変化を観測した結果を示すグラフである。 図１４および図１５に続く樹脂の分離・除去工程を示す概略図である。 図１４および図１５に続く樹脂の分離・除去工程を示す斜視図である。 図１８および図１９に続く樹脂の分離・除去工程を示す概略図である。 不要な樹脂が分離・除去された封止体および金属基板を示す斜視図である。 封止体から金属板を剥離する工程を示す斜視図である。 封止体を切断して半導体装置を個片化する工程を示す断面図である。 本発明の一実施の形態である半導体装置を示す断面図である。
符号の説明
１ 金属基板
１ａ デバイス領域
２ リード
２ａ 吊りリード
３ ダイパッド部
４ 半導体チップ
５ ボンディングパッド
６ Ａｕワイヤ
７ 封止体
７ａ 樹脂
８ 金属板
１０ ゲートブレーク装置
１１ 基板ステージ
１２ 封止体押さえ板
１３ 基板押さえ板
１４ 樹脂突き落とし板
１５ 弾性支持部材
１７ ダイシングテープ
１８ ダイシングブレード
２０ ＳＯＮ

Claims (6)

  1. （ａ）金属板と、前記金属板の片面に形成されたリードとからなる金属基板を用意する工程と、
    （ｂ）前記リード上に半導体チップを搭載し、前記半導体チップと前記リードとを電気的に接続する工程と、
    （ｃ）前記（ｂ）工程の後、前記金属基板を成形金型に装着し、前記成形金型のキャビティ内に溶融した樹脂を流し込み、前記樹脂に熱を加えることによって、前記リード、および前記半導体チップを覆う第１封止体と、前記成形金型のカル、ランナおよびゲートに位置し、前記第１封止体と一体の第２封止体とを形成する工程と、
    （ｄ）前記第１および第２封止体が形成された前記金属基板を前記成形金型から取り出した後、前記金属基板の裏面がゲートブレーク装置の基板ステージの上面と接触するように、前記金属基板を前記基板ステージ上に位置決めし、前記金属基板を前記基板ステージに密着させる工程と、
    （ｅ）前記（ｄ）工程の後、前記第２封止体に荷重を印加することによって、前記第２封止体を前記第１封止体から分離・除去する工程と、
    （ｆ）前記（ｅ）工程の後、前記第１封止体から前記金属板を剥離する工程と、
    （ｇ）前記（ｆ）工程の後、前記第１封止体をダイシングすることによって、半導体パッケージを得る工程と、
    を含む半導体装置の製造方法であって、
    前記（ｄ）工程において、前記第１および第２封止体が形成された前記金属基板を前記成形金型から取り出した後、前記金属基板を前記基板ステージに密着させる工程に先だって、前記金属基板を前記基板ステージと非接触の状態に保ちながら、前記金属基板を室温雰囲気中で徐冷する工程をさらに含み、
    前記基板ステージは、複数の支持部材を備えており、前記（ｄ）工程において、前記成形金型から取り出した前記金属基板を前記複数の支持部材で支持することによって、前記金属基板を前記基板ステージと非接触の状態に保つことを特徴とする半導体装置の製造方法。
  2. 前記基板ステージは、金属からなることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記支持部材は、板バネ、コイル状の押しバネ、トーションバネ、またはゴム状弾性体で構成されていることを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記（ｄ）工程において、前記金属基板を前記成形金型から取り出してから、前記金属基板の徐冷が完了するまでの時間は、２０秒以上であることを特徴とする請求項１記載の半導体装置の製造方法。
  5. 前記リードは、電鋳加工法によって前記金属板の片面に形成された電着層からなることを特徴とする請求項１記載の半導体装置の製造方法。
  6. 前記金属板は、ステンレスからなることを特徴とする請求項１記載の半導体装置の製造方法。
JP2008204141A 2008-08-07 2008-08-07 半導体装置の製造方法 Expired - Fee Related JP5167022B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008204141A JP5167022B2 (ja) 2008-08-07 2008-08-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008204141A JP5167022B2 (ja) 2008-08-07 2008-08-07 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2010040911A JP2010040911A (ja) 2010-02-18
JP2010040911A5 JP2010040911A5 (ja) 2011-09-15
JP5167022B2 true JP5167022B2 (ja) 2013-03-21

Family

ID=42013110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008204141A Expired - Fee Related JP5167022B2 (ja) 2008-08-07 2008-08-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5167022B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280567B (zh) 2014-06-19 2018-12-28 株式会社吉帝伟士 半导体封装件及其制造方法
JP6457206B2 (ja) 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
JP6466252B2 (ja) 2014-06-19 2019-02-06 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
JP6304435B1 (ja) * 2017-07-25 2018-04-04 第一精工株式会社 基材の変形止め機構及び基材の変形止め方法
CN117939794B (zh) * 2024-03-20 2024-05-28 大连保税区金宝至电子有限公司 一种分布式外引脚覆铜陶瓷基板的加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62124747A (ja) * 1985-11-25 1987-06-06 Sharp Corp 自動モ−ルド装置に於けるカルブレイク方法
JP2000299329A (ja) * 1999-04-12 2000-10-24 Mitsubishi Electric Corp 樹脂パッケージ型半導体装置の製造装置及び製造方法
JP4106844B2 (ja) * 2000-02-22 2008-06-25 沖電気工業株式会社 樹脂封止半導体装置のリード部のゲートブレーク方法
JP2002016181A (ja) * 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
JP2004214265A (ja) * 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
JP2006269486A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置の製造方法
JP2006351835A (ja) * 2005-06-16 2006-12-28 Aoi Electronics Co Ltd 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010040911A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
US7164210B2 (en) Semiconductor package with heat sink and method for fabricating same
US7968982B2 (en) Thermal enhanced upper and dual heat sink exposed molded leadless package
US6838315B2 (en) Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US10008472B2 (en) Method for making semiconductor device with sidewall recess and related devices
JP5167022B2 (ja) 半導体装置の製造方法
US6613607B2 (en) Method for manufacturing encapsulated electronic components, particularly integrated circuits
US20090039506A1 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JP2004349316A (ja) 半導体装置及びその製造方法
JP2002343817A (ja) 半導体装置ユニット
CN211125635U (zh) 半导体设备和电子设备
JP2007311577A (ja) 半導体装置
JP2011040640A (ja) 半導体装置の製造方法
JP2002254481A (ja) 樹脂モールド金型及び樹脂モールドパッケージの製造方法
JP2017183417A (ja) 半導体装置
KR100648509B1 (ko) 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
JP2011014606A (ja) 半導体装置の製造方法
JP2007081232A (ja) 半導体装置の製造方法
TWI385773B (zh) Lead frame carrier and method of manufacturing the same
JPH08125051A (ja) 半導体装置
JP4451874B2 (ja) 半導体装置の製造方法
JP2013165304A (ja) 半導体装置の製造方法
KR100251866B1 (ko) 반도체 패키지의 마킹방법
JP2006351908A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees