KR20160005349A - 비대칭적 관통 유리 비아들을 가진 전자 디바이스 - Google Patents

비대칭적 관통 유리 비아들을 가진 전자 디바이스 Download PDF

Info

Publication number
KR20160005349A
KR20160005349A KR1020157034123A KR20157034123A KR20160005349A KR 20160005349 A KR20160005349 A KR 20160005349A KR 1020157034123 A KR1020157034123 A KR 1020157034123A KR 20157034123 A KR20157034123 A KR 20157034123A KR 20160005349 A KR20160005349 A KR 20160005349A
Authority
KR
South Korea
Prior art keywords
tgv
tgvs
electronic device
circular cross
section
Prior art date
Application number
KR1020157034123A
Other languages
English (en)
Inventor
대익 디. 김
데이비드 에프. 버디
청지에 주오
마리오 프란시스코 벨레즈
창한 윤
로버트 피. 미쿨라
종해 김
제-흐시웅 란
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160005349A publication Critical patent/KR20160005349A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F27/362—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

전자 디바이스는 구조를 포함한다. 구조는 제 1 세트의 관통 유리 비아(TGV; through glass via)들 및 제 2 세트의 TGV들을 포함한다. 제 1 세트의 TGV들은 제 1 비아를 포함하고 그리고 제 2 세트의 TGV들은 제 2 비아를 포함한다. 제 1 비아는 제 2 비아와 상이한 단면 형상을 갖는다.

Description

비대칭적 관통 유리 비아들을 가진 전자 디바이스{ELECTRONIC DEVICE HAVING ASYMMETRICAL THROUGH GLASS VIAS}
관련 출원들에 대한 상호-참조
[0001] 본 출원은, 본 출원과 소유주가 동일하고 2013년 5월 6일 출원된 미국 정규 특허 출원 번호 제 13/887,788호를 우선권으로 주장하고, 그 미국 정규 특허 출원의 내용은 명백하게, 인용에 의해 그 전체가 본 명세서에 포함된다.
분야
[0002] 본원은 일반적으로 전자 디바이스들에 관한 것이다.
[0003] 기술의 발전들은 더 작고 더 강력한 컴퓨팅 디바이스들을 초래했다. 예를 들어, 휴대용 무선 전화들, PDA(personal digital assistant)들, 및 페이징 디바이스들과 같은 무선 컴퓨팅 디바이스들을 포함하는 다양한 휴대용 개인 컴퓨팅 디바이스들이 현재 존재하고 있으며, 이들은 소형이며, 경량이어서 사용자들이 용이하게 휴대한다. 더 구체적으로, 셀룰러 전화들 및 인터넷 프로토콜(IP) 전화들과 같은 휴대용 무선 전화들은 무선 네트워크들을 통해 음성 및 데이터 패킷들을 통신할 수 있다. 또한, 많은 이러한 무선 전화들은 거기에 통합되는 다른 유형들의 디바이스들을 포함한다. 예를 들어, 무선 전화는 또한 디지털 스틸 카메라, 디지털 비디오 카메라, 디지털 레코더, 및 오디오 파일 플레이어를 포함할 수 있다. 또한, 이러한 무선 전화들은 인터넷에 액세스하기 위해 이용될 수 있는 웹 브라우저 애플리케이션과 같은 소프트웨어 애플리케이션들을 포함하는 실행가능 명령들을 프로세싱할 수 있다. 이와 같이, 이러한 무선 전화들은 중요한 컴퓨팅 능력들을 포함할 수 있다.
[0004] 기판(예를 들어, 실리콘 기판 또는 유리 기판)은, 전자 디바이스들(예를 들어, 무선 디바이스들 또는 컴퓨팅 디바이스들)에서 이용되는 반도체 디바이스들과 같은 반도체 디바이스가 제조될 수 있는 기초(foundation)일 수 있다. 실리콘 기판이 통상적으로 반도체 디바이스 제조를 위해 선택된다. 유리 기판은 실리콘 기판에 대한 대안으로서 이용될 수 있다. 유리 기판은 실리콘 기판보다 저렴할 수 있다. 또한, 무선 주파수 신호들을 수반하는 애플리케이션들에서, 유리 기판은 실리콘 기판과 비교하여 감소된 신호 감쇠를 야기할 수 있다. 3차원 적층형 디바이스(three dimensional stacked device)들을 생성하기 위해, 관통 유리 비아(TGV; through glass via)가 유리 기판 내에서 이용될 수 있다. TGV는 통상적으로 원형 단면 형상을 갖는다. 정규 원형 단면 형상을 가진 TGV가 비-스트레이트 솔레노이드 인덕터(non-straight solenoid inductor)에서 이용되는 경우, 인덕터는 인근의 전자 디바이스들에 의해 발생된 전자기 신호들로부터의 간섭에 취약한데, 그 이유는 성긴(sparse) TGV가 전자기 커플링을 허용하기 때문이다. 동시에, 인덕터는 덜 최적의 저항 및 감소된 효율성을 가질 수 있다.
[0005] 원형의 관통 유리 비아(TGV)들을 가진 인덕터는 인근의 전자기 신호들(예를 들어, 자기장들)로부터의 간섭에 취약할 수 있다. 인근의 전자기 신호들로부터의 간섭은 인덕터의 효율성을 감소시킬 수 있다. 본 명세서에서 설명되는 시스템들 및 방법들은 유리하게, 인근의 전자기 신호들로부터의 간섭에 덜 취약한 인덕터를 형성하기 위해 이용될 수 있다. 또한, 인덕터는 증가된 효율성(예를 들어, 더 높은 품질(Q) 팩터)을 가질 수 있다.
[0006] 예를 들어, 인덕터(예를 들어, 토로이달 인덕터(toroidal inductor))는 유리 기판을 이용하여 형성될 수 있다. 인덕터는 내측 구역 및 외측 구역을 가질 수 있다. 내측 구역과 외측 구역 사이의 유리 기판의 구역은 인덕터의 코어에 대응할 수 있다. 인덕터는 비대칭적 TGV들을 포함할 수 있다. 예를 들어, 내측 구역은 원형 단면을 가진 적어도 하나의 TGV를 포함할 수 있고, 외측 구역은 비-원형(예를 들어, 달걀형(oval), 직사각형, 타원형(elliptical), 콘케이브형(concave) 등) 단면을 가진 적어도 하나의 TGV를 포함할 수 있다. 비-원형 단면을 가진 TGV는 원형 단면을 가진 TGV보다 더 큰 폭을 가질 수 있다. 비-원형 단면을 가진 각각의 TGV는, 원형 단면을 가진 TGV와 비교하여 인근의 전자 디바이스들로부터 더 많은 전자기 신호들을 차폐할 수 있다.
[0007] 토로이달 인덕터에서, 토로이달 인덕터에 의해 발생된 자기장은 실질적으로, 토로이달 인덕터의 단면 코어 내에 포함될 수 있다. 자기장은 토로이달 인덕터의 효율성(예를 들어, Q 팩터)에 영향을 미친다. 자기장이 인근의 전자기 신호들에 의해 영향을 받을 때, 토로이달 인덕터의 효율성은 감소된다(예를 들어, 더 낮은 Q 팩터). 외측 구역에서 비-원형 단면을 가진 TGV들을 이용함으로써, 외측 구역의 TGV들 각각 사이의 공간은 원형 단면을 가진 TGV들과 비교하여 감소된다. 따라서, 더 적은 인근의 전자기 신호들이 토로이달 인덕터의 외측 구역을 통과할 수 있다. 따라서, 외측 구역에서 비-원형 단면을 가진 TGV들을 이용하는 토로이달 인덕터는 인근의 전자기 신호들에 덜 취약할 수 있다.
[0008] 특정 실시예에서, 전자 디바이스는 구조를 포함한다. 구조는 제 1 세트의 관통 유리 비아(TGV; through glass via)들 및 제 2 세트의 TGV들을 포함한다. 제 1 세트의 TGV들은 제 1 비아(via)를 포함하고 그리고 제 2 세트의 TGV들은 제 2 비아를 포함한다. 제 1 비아는 제 2 비아와 상이한 단면 형상을 갖는다. 특정 실시예에서, 구조는 인덕터 구조이다.
[0009] 특정 실시예에서, TGV를 만드는 방법은 비-원형 단면을 가진 캐비티(cavity)를 생성하기 위해 유리 기판의 표면 상에 관통 유리 비아(TGV) 하드 마스크(hard mask)를 패터닝하는 단계를 포함한다. 방법은 또한, 캐비티를 통해 유리 기판의 부분을 에칭하는 단계를 포함한다. 방법은 비-원형 단면을 가진 TGV를 형성하기 위해 에칭된 부분에 전도성 재료를 적용하는 단계를 더 포함한다. TGV는 구조를 포함하는 디바이스에 통합된다. 구조는 제 1 세트의 TGV들 및 제 2 세트의 TGV들을 포함한다. 제 1 세트의 TGV들은 제 1 비아를 포함하고 그리고 제 2 세트의 TGV들은 제 2 비아를 포함한다. 제 1 비아는 제 2 비아와 상이한 단면 형상을 갖는다.
[0010] 개시된 실시예들 중 적어도 하나에 의해 제공되는 하나의 특정한 이점은, 인덕터의 효율성을 증가시키기 위해(예를 들어, 인덕터의 Q 팩터를 증가시킴) 인근의 전자기 신호들로부터의 간섭을 감소시키는 능력이다. 개시된 실시예들 중 적어도 하나에 의해 제공되는 다른 특정한 이점은, 인근의 전자기 신호들로부터의 간섭을 감소시키기 위해, 토로이달 인덕터에 의해 발생된 자기 플럭스가 토로이달 인덕터 내에 국한되는 것이다. 본원의 다른 양상들, 이점들, 및 특징들은, 다음의 부분들: 도면의 간단한 설명, 발명을 실시하기 위한 구체적인 내용, 및 청구범위를 포함하는 전체 출원의 리뷰 후에 명백해질 것이다.
[0011] 도 1은 비-원형 단면을 가진 관통 유리 비아(TGV)를 포함하는 전자 디바이스의 특정 실시예를 예시하는 도면이고;
[0012] 도 2는 비-원형 단면을 가진 TGV를 포함하는 전자 디바이스의 다른 특정 실시예를 예시하는 도면이고;
[0013] 도 3은 비-원형 단면을 가진 TGV를 제조하는 방법의 특정 실시예를 예시하는 흐름도이고;
[0014] 도 4는 비-원형 단면을 가진 TGV를 제조하는 방법의 다른 특정 실시예를 예시하는 흐름도이고;
[0015] 도 5는 비-원형 단면을 가진 TGV를 포함하는 통신 디바이스를 예시하는 도면이고; 그리고
[0016] 도 6은 비-원형 단면을 가진 TGV를 포함하는 전자 디바이스들을 제조하는 프로세스의 특정 실시예를 예시하는 데이터 흐름도이다.
[0017] 도 1은 비-원형 단면을 가진 관통 유리 비아(TGV)를 포함하는 전자 디바이스(100)의 특정 실시예를 예시한다. 전자 디바이스(100)는 인덕터일 수 있다. 전자 디바이스(100)는 유리 기판(102), 제 1 TGV(104), 제 2 TGV(106), 및 금속 트레이스(108)를 포함할 수 있고, 금속 트레이스(108)는 제 1 TGV(104)를 제 2 TGV(106)에 연결한다. 전자 디바이스(100)는 비대칭적 TGV들을 포함할 수 있다. 전자 디바이스(100)의 TGV들은 상이한 단면 형상들을 가질 수 있다. 예를 들어, 제 1 TGV(104)는 원형 단면(110)을 가질 수 있고, 제 2 TGV(106)는 비-원형 단면(114)을 가질 수 있다. 제 1 TGV(104)는 제 2 TGV(106)와 상이한 단면 형상을 가질 수 있다.
[0018] 비-원형 단면(114)은 원형 단면(110)보다 더 큰 폭을 가질 수 있다. 특정 실시예에서, 비-원형 단면(114)은 달걀형 형상을 가질 수 있다. 다른 특정 실시예에서, 비-원형 단면(114)은 정사각형 형상을 가질 수 있다. 다른 특정 실시예에서, 비-원형 단면(114)은 타원형 형상을 가질 수 있다. 다른 특정 실시예에서, 비-원형 단면(114)은 콘케이브형 형상을 가질 수 있다. 비-원형 단면(114)은 제 2 TGV(106)의 장축(major axis)(112)에 수직한다. 장축(112)은 세로방향 축(longitudinal axis)(116)과 평행(그리고 도시된 바와 같은 유리 기판(102)의 표면에 수직)할 수 있다. 비-원형 단면(114)은 원형 단면(110)보다 더 큰 폭을 갖는다. 동작 동안, 전류는 금속 트레이스(108)를 통해 제 1 TGV(104)와 제 2 TGV(106) 사이에서 흐를 수 있다. 제 2 TGV(106)가 토로이달 인덕터의 외측 구역에 로케이팅되는 경우, 비-원형 단면(114)은, 제 2 TGV(106)가 제 1 TGV(104)와 비교하여 인근의 전자기 신호들(예를 들어, 자기장들)로부터의 간섭의 더 큰 양을 차폐하는 것을 가능하게 할 수 있다. 비-원형 단면을 가진 TGV를 포함하는 토로이달 인덕터는 도 2를 참조하여 설명된다.
[0019] 도 2는 비-원형 단면을 가진 TGV를 포함하는 전자 디바이스(200)의 다른 특정 실시예를 예시하는 도면이다. 전자 디바이스(200)는 토로이달 인덕터이다. 전자 디바이스(200)는 유리 기판(202), 제 1 세트의 TGV들, 제 2 세트의 TGV들, 및 금속 트레이스들을 포함할 수 있고, 금속 트레이스들은 제 1 세트의 TGV들을 제 2 세트의 TGV들에 연결한다.
[0020] 전자 디바이스(200)는 비대칭적 TGV들을 포함할 수 있다. 예를 들어, 제 1 세트의 TGV들은 제 1 TGV(204) 및 제 2 TGV(206)를 포함할 수 있다. 제 1 세트의 TGV들은 전자 디바이스(200)의 내측 구역에 대응할 수 있다. 토로이달 인덕터의 내측 구역의 TGV들 중 단지 2개의 TGV들만이 설명되지만, 내측 구역은 많은 TGV들을 포함한다(도 2 참조). 제 2 세트의 TGV들은 제 3 TGV(208) 및 제 4 TGV(210)를 포함할 수 있다. 제 2 세트의 TGV들은 전자 디바이스(200)의 외측 구역에 대응할 수 있다. 토로이달 인덕터의 외측 구역의 TGV들 중 단지 2개의 TGV들만이 설명되지만, 외측 구역은 많은 TGV들을 포함한다(도 2 참조). 제 1 TGV(204)는 제 1 금속 트레이스(212)를 통해 제 3 TGV(208)에 연결될 수 있다. 제 3 TGV(208)는 제 2 금속 트레이스(214)를 통해 제 2 TGV(206)에 연결될 수 있다. 제 2 TGV(206)는 제 3 금속 트레이스(216)를 통해 제 4 TGV(210)에 연결될 수 있다. 제 1 금속 트레이스(212) 및 제 3 금속 트레이스(216)는 유리 기판(202)의 최상부 표면 상에 로케이팅될 수 있다. 제 2 금속 트레이스(214)는 유리 기판(202)의 바닥부 표면 상에 로케이팅될 수 있다.
[0021] 제 1 TGV(204) 및 제 2 TGV(206)는 각각 원형 단면 형상을 가질 수 있다. 제 3 TGV(208) 및 제 4 TGV(210)는 각각 비-원형 단면 형상을 가질 수 있다. 동작 동안, 전류는 금속 트레이스를 통해 하나의 TGV로부터 다른 TGV로 흐를 수 있다(예를 들어, 전류는 제 1 TGV(204)로부터 제 1 금속 트레이스(212)를 통해 제 3 TGV(208)로 흐를 수 있음). 제 3 TGV(208) 및 제 4 TGV(210)의 비-원형 단면들은, 제 3 TGV(208) 및 제 4 TGV(210)가 제 1 TGV(204) 및 제 2 TGV(206)보다 더 큰 폭을 갖는 것을 가능하게 한다. 제 3 TGV(208) 및 제 4 TGV(210)는 (도 2에서 점선 화살표들에 의해 표시된 바와 같이) 주변의 자기장들로부터의 차폐를 제공할 수 있다. 이러한 자기장들의 차폐는 전자 디바이스(200)의 더 큰 효율성 및 감소된 저항을 초래한다. Q 팩터는 에너지를 저장하는 데 있어서의 인덕터 효율성을 나타낸다. 특정 실시예에서, 전자 디바이스(200)는 2 GHz에서, 원형 단면 형상들을 가진 TGV들을 이용하여 구현된 토로이달 인덕터의 62.4의 품질(Q) 팩터와 비교하여, 66.3의 품질(Q) 팩터를 갖는다. 따라서, 비-원형 단면을 가진 TGV들을 포함하는 전자 디바이스(200)는 증가된 인덕터 효율성을 갖는다.
[0022] 토로이달 인덕터(200)가 도 2에 예시되지만, 다른 구조들이, 비-원형 단면들을 가진 TGV들(예를 들어, 제 3 TGV(208) 및 제 4 TGV(210))을 포함할 수 있음이 이해되어야 한다. 예를 들어, 하프 벤트 솔레노이드 인덕터(half bent solenoid inductor)는, 하프 벤트 솔레노이드 인덕터의 외측 구역 상에 비-원형 단면들을 가진 TGV들을 포함할 수 있고 그리고 하프 벤트 솔레노이드 인덕터의 내측 구역 상에 원형 단면들을 가진 TGV들을 포함할 수 있다. 다른 예로서, S-형상 인덕터(S-shaped inductor)는, S-형상 인덕터의 외측 구역(예를 들어, 벤트 구역(bent region)) 상에 비-원형 단면들을 가진 TGV들을 포함할 수 있고 그리고 S-형상 인덕터의 내측 구역(예를 들어, 스트레이트 구역(straight region)) 상에 원형 단면들을 가진 TGV들을 포함할 수 있다.
[0023] 도 3은 비-원형 단면을 가진 TGV(예를 들어, 도 1의 TGV(106), 도 2의 TGV(208), 또는 TGV(210))를 제조하는 방법(300)의 특정 실시예를 예시하는 흐름도이다. 방법(300)은 302에서, 유리 기판(예를 들어, 도 1의 유리 기판(102) 또는 도 2의 유리 기판(202)) 상에 마스크를 패터닝하는 단계를 포함한다. 예를 들어, TGV 하드 마스크가 유리 기판 상에 증착될 수 있다. TGV 하드 마스크는 포토 레지스트 마스크(photo resist mask)일 수 있다. TGV 하드 마스크는 TGV들이 제조될 개구들을 생성하기 위해 패터닝될 수 있다. 방법(300)은 또한, 304에서, TGV 캐비티를 에칭하는 단계를 포함한다. 예를 들어, 비-원형 단면 형상을 가진 TGV 캐비티를 생성하기 위해 습식 에칭(wet etching) 또는 기상 에칭(vapor etching)이 개구들에 적용될 수 있다. 예를 들어, 비-원형 단면 형상은 달걀형 형상, 타원형 형상, 직사각형 형상, 콘케이브형 형상, 또는 개선된 자기 차폐를 제공하기에 유용한 임의의 다른 형상일 수 있다.
[0024] 방법(300)은 306에서, TGV 캐비티를 패시베이팅(passivating)하는 단계를 더 포함한다. 예를 들어, 패시베이션 층(예를 들어, SiN 또는 SiC 층)은 TGV 캐비티의 측벽들에 그리고 바닥부에 증착될 수 있다. 방법(300)은 308에서, TGV 캐비티가 완성되었는지(예를 들어, TGV 캐비티가 유리 기판을 통해 연장되는지)를 결정하는 단계를 더 포함한다. TGV 캐비티가 완성되지 않은 경우, 방법(300)은 TGV 캐비티의 바닥부 패시베이션을 제거하는 단계를 더 포함한다. 예를 들어, TGV 캐비티의 바닥부에 로케이팅된 패시베이션 층은 스퍼터 클리닝 프로세스(sputter cleaning process)를 통해 제거될 수 있다. 방법(300)은 TGV 캐비티가 완성될 때까지 TGV 캐비티를 에칭하는 단계, TGV 캐비티를 패시베이팅하는 단계, 및 TGV 캐비티의 바닥부 패시베이션을 제거하는 단계를 반복할 수 있다. TGV 캐비티가 완성된 후에(예를 들어, TGV 캐비티가 유리 기판을 통해 연장됨), 방법(300)은 310에서, 비-원형 단면을 가진 TGV(예를 들어, 제 2 TGV(106), 제 3 TGV(208), 또는 제 4 TGV(210))를 형성하기 위해 TGV 캐비티의 벽들에 전도성 재료를 적용하는 단계를 더 포함한다. 예를 들어, TGV를 형성하기 위해 금속 층이 TGV 캐비티의 벽들에 적용될 수 있다. 따라서, 방법(300)은 비-원형 단면을 가진 TGV가 제조되는 것을 가능하게 할 수 있다.
[0025] 비-원형 단면을 가진 TGV의 제조가 완료된 후에, 반도체 디바이스의 다른 층들 또는 컴포넌트들은 비-원형 단면을 가진 TGV를 이용하여 구현될 수 있다. 예를 들어, 인덕터(예를 들어, 도 1의 전자 디바이스(100))는 비-원형 단면을 가진 TGV를 이용하여 형성될 수 있다. 다른 예로서, 토로이달 인덕터(예를 들어, 도 2의 전자 디바이스(200))는 비-원형 단면을 가진 TGV들을 이용하여 형성될 수 있다. 비-원형 단면을 가진 TGV가 다른 프로세스들을 이용하여 형성될 수 있음이 이해되어야 한다. 예를 들어, 비-원형 단면을 가진 TGV는 포밍-유리 프로세스(forming-glass process), 레이저 드릴링 방법(laser drilling method)들, 및 디스차지 방법(discharge method)들을 이용하여 형성될 수 있다.
[0026] 도 4는 비-원형 단면을 가진 TGV를 제조하는 방법(400)의 다른 특정 실시예를 예시하는 흐름도이다. 방법(400)은 402에서, 비-원형 단면을 가진 캐비티를 생성하기 위해 유리 기판의 표면 상에 TGV 하드 마스크를 패터닝하는 단계를 포함한다. 예를 들어, TGV 하드 마스크가 유리 기판 상에 증착될 수 있고, TGV 하드 마스크는 TGV들이 제조될 개구들을 생성하기 위해 패터닝될 수 있다. 방법(400)은 또한, 404에서, 캐비티를 통해 유리 기판의 부분을 에칭하는 단계를 포함한다. 예를 들어, 비-원형 단면 형상을 가진 TGV 캐비티를 생성하기 위해 습식 에칭 또는 기상 에칭이 개구들에 적용될 수 있다. 방법(400)은 406에서, 비-원형 단면을 가진 TGV를 형성하기 위해 에칭된 부분에 전도성 재료를 적용하는 단계를 더 포함한다. TGV는 구조를 포함하는 디바이스에 통합된다. 구조는 제 1 세트의 TGV들 및 제 2 세트의 TGV들을 포함한다. 제 1 세트의 TGV들은 제 1 비아를 포함하고, 제 2 세트의 TGV들은 제 2 비아를 포함한다. 제 1 비아는 제 2 비아와 상이한 단면 형상을 갖는다. 예를 들어, TGV를 형성하기 위해 TGV 캐비티의 벽들에 금속 층이 적용될 수 있다. TGV는 도 1의 전자 디바이스(100)에 통합될 수 있다. 따라서, 방법(400)은 비-원형 단면을 가진 TGV가 제조되는 것을 가능하게 할 수 있다.
[0027] 도 5는 비-원형 단면을 가진 TGV(552)(예를 들어, 도 1의 제 2 TGV(106), 제 3 TGV(208), 또는 제 4 TGV(210))를 포함하는 인덕터(550)(예를 들어, 도 1의 디바이스(100) 또는 도 2의 토로이달 인덕터(200))를 포함하는 통신 디바이스(500)를 예시하는 도면이다. 도 3 및 도 4에서 설명된 방법들 또는 그 방법들의 특정 부분들이 인덕터(550)를 제조하기 위해 이용될 수 있다.
[0028] 통신 디바이스(500)는 메모리(532)에 커플링된 디지털 신호 프로세서(DSP)와 같은 프로세서(510)를 포함한다. 메모리(532)는, 명령들(546)을 저장하는 비-일시적 유형의(tangible) 컴퓨터-판독가능 및/또는 프로세서-판독가능 저장 디바이스일 수 있다. 명령들(546)은 하나 또는 둘 이상의 기능들을 수행하도록 프로세서(510)에 의해 실행가능할 수 있다.
[0029] 도 5는, 통신 디바이스(500)가, 프로세서(510) 및 디스플레이 디바이스(528)에 커플링되는 디스플레이 제어기(526)를 또한 포함할 수 있음을 도시한다. 코더/디코더(CODEC)(534)는 또한, 프로세서(510)에 커플링될 수 있다. 스피커(536) 및 마이크로폰(538)은 CODEC(534)에 커플링될 수 있다. 도 5는 또한, 프로세서(510)에 커플링된 무선 제어기(540)를 도시한다. 무선 제어기(540)는 트랜시버(548)를 통해 안테나(542)와 통신한다. 트랜시버(548)는 RF(radio frequency) 스테이지(554)에 로케이팅될 수 있다. 무선 제어기(540), 트랜시버(548), 및 안테나(542)는 통신 디바이스(500)에 의한 무선 통신을 가능하게 하는 무선 인터페이스를 나타낼 수 있다. 통신 디바이스(500)는 많은 무선 인터페이스들을 포함할 수 있고, 여기서 상이한 무선 네트워크들은 상이한 네트워킹 기술들 또는 네트워킹 기술들의 조합들을 지원하도록 구성된다(예를 들어, 블루투스 저 에너지(Bluetooth low energy), 근접장 통신(Near-field communication), Wi-Fi, 셀룰러 등).
[0030] 특정 실시예에서, 프로세서(510), 디스플레이 제어기(526), 메모리(532), CODEC(534), 무선 제어기(540), 및 트랜시버(548)는 시스템-인-패키지 또는 시스템-온-칩 디바이스(522)에 포함된다. 특정 실시예에서, 입력 디바이스(530) 및 전원(544)은 시스템-온-칩 디바이스(522)에 커플링된다. 더욱이, 특정 실시예에서, 도 5에서 예시된 바와 같이, 디스플레이 디바이스(528), 입력 디바이스(530), 스피커(536), 마이크로폰(538), 안테나(542), 및 전원(544)은 시스템-온-칩 디바이스(522) 외부에 있다. 그러나, 디스플레이 디바이스(528), 입력 디바이스(530), 스피커(536), 마이크로폰(538), 안테나(542), 및 전원(544) 각각은, 인터페이스 또는 제어기와 같은, 시스템-온-칩 디바이스(522)의 컴포넌트에 커플링될 수 있다.
[0031] RF 스테이지(554)는, 예시적인 인덕터(550)와 같은 전자 디바이스들(예를 들어, 인덕터들)을 이용하여 적어도 부분적으로 구현될 수 있다. 인덕터(550)는 비-원형 단면을 가진 TGV(552)를 포함할 수 있다. 예를 들어, 인덕터(550)는 도 1의 디바이스(100), 도 2의 토로이달 인덕터(200), 또는 이들의 임의의 조합일 수 있다. TGV(552)는 도 1의 제 2 TGV(106), 또는 다수의 TGV들(예를 들어, 도 2의 토로이달 인덕터의 외측 구역의 다수의 TGV들)을 나타낼 수 있다. 인덕터(550)는 인근의 전자기 신호들로부터의 간섭을 감소시키기 위해 통신 디바이스(500)의 회로들(예를 들어, 하나 또는 둘 이상의 컴포넌트들의 인덕터들)에서 이용될 수 있다.
[0032] 설명된 실시예들과 함께, 장치는 전자기 신호들을 차폐하기 위한 수단을 포함할 수 있다. 예를 들어, 전자기 신호들을 차폐하기 위한 수단은 도 1의 제 2 TGV(106), 도 2의 제 3 TGV(208), 제 4 TGV(210), 도 5의 TGV(552), 도 2의 토로이달 인덕터(200), 도 5의 인덕터(550)의 TGV, 전자기 신호들을 차폐하도록 구성된 하나 또는 둘 이상의 디바이스들, 또는 이들의 임의의 조합을 포함할 수 있다. 전자기 신호들을 차폐하기 위한 수단은 비-원형 단면을 가진 디바이스를 포함한다. 예를 들어, 차폐하기 위한 수단은 비-원형 단면(114)을 가진 제 2 TGV(106), 비-원형 단면 형상을 각각 가진 제 3 TGV(208) 및 제 4 TGV(210), 또는 TGV(552)를 포함할 수 있다.
[0033] 장치는 또한, 전도 채널(conduction channel)을 제공하기 위한 수단을 포함한다. 예를 들어, 전도 채널을 제공하기 위한 수단은 도 1의 제 1 TGV(104), 도 2의 제 1 TGV(204) 및 제 2 TGV(206), 인덕터(550)의 하나 또는 둘 이상의 컴포넌트들(예를 들어, 원형 단면을 가진 TGV), 전도 채널을 제공하도록 구성된 하나 또는 둘 이상의 디바이스들, 또는 이들의 임의의 조합을 포함할 수 있다. 전도 채널을 제공하기 위한 수단은 금속 트레이스를 통해 전자기 신호들을 차폐하기 위한 수단에 연결된다. 예를 들어, 금속 트레이스(108)는 제 1 TGV(104)를 제 2 TGV(106)에 연결할 수 있다. 제 1 TGV(204)는 제 1 금속 트레이스(212)를 통해 제 3 TGV(208)에 연결될 수 있고, 제 3 TGV(208)는 제 2 금속 트레이스(214)를 통해 제 2 TGV(206)에 연결될 수 있다. 제 2 TGV(206)는 제 3 금속 트레이스(216)를 통해 제 4 TGV(210)에 연결될 수 있다.
[0034] 앞서 개시된 디바이스들 및 기능성들은 컴퓨터 판독가능 매체 들 상에 저장된 컴퓨터 파일들(예를 들어, RTL, GDSII, GERBER 등)로 설계되고 구성될 수 있다. 일부 또는 모든 이러한 파일들은 이러한 파일들에 기초하여 디바이스들을 제조하는 제조 핸들러들에게 제공될 수 있다. 결과적인 제품들은 반도체 웨이퍼들을 포함하며, 이 반도체 웨이퍼들은 이후 반도체 다이로 절단되고 반도체 칩으로 패키지화된다. 칩들은 이후, 앞서 설명된 디바이스들에서 사용된다. 도 6은 전자 디바이스 제조 프로세스(600)의 특정 예시적인 실시예를 도시한다.
[0035] 물리적 디바이스 정보(602)는 제조 프로세스(600)에서, 이를테면, 리서치 컴퓨터(606)에서 수신된다. 물리적 디바이스 정보(602)는 도 1의 제 2 TGV(106), 도 2의 제 3 TGV(208), 제 4 TGV(210), 또는 이들의 임의의 조합을 포함하는 디바이스와 같은 반도체 디바이스의 적어도 하나의 물리적 특성을 나타내는 설계 정보를 포함할 수 있다. 예를 들어, 물리적 디바이스 정보(602)는 물리적 파라미터들, 재료 특징들, 및 리서치 컴퓨터(606)에 커플링되는 사용자 인터페이스(604)를 통해 입력되는 구조 정보를 포함할 수 있다. 리서치 컴퓨터(606)는 메모리(610)와 같은 컴퓨터 판독가능 매체에 커플링되는 하나 또는 둘 이상의 프로세싱 코어들과 같은 프로세서(608)를 포함한다. 메모리(610)는, 프로세서(608)로 하여금 물리적 디바이스 정보(602)를 파일 포맷에 따르도록 변환하여 라이브러리 파일(612)을 생성하게 하도록 실행가능한 컴퓨터 판독가능 명령들을 저장할 수 있다.
[0036] 특정 실시예에서, 라이브러리 파일(612)은 변환된 설계 정보를 포함하는 적어도 하나의 데이터 파일을 포함한다. 예를 들어, 라이브러리 파일(612)은 전자 설계 자동화(EDA; electronic design automation) 도구(620)와 함께 사용하기 위해 제공되는, 제 2 TGV(106), 제 3 TGV(208), 제 4 TGV(210), 또는 이들의 임의의 조합을 포함하는 디바이스를 포함하는 반도체 디바이스들의 라이브러리를 포함할 수 있다.
[0037] 라이브러리 파일(612)은 메모리(618)에 커플링되는 하나 또는 둘 이상의 프로세싱 코어들과 같은 프로세서(616)를 포함하는 설계 컴퓨터(614)에서 EDA 도구(620)와 함께 사용될 수 있다. EDA 도구(620)는 설계 컴퓨터(614)의 사용자가, 라이브러리 파일(612)의, 제 2 TGV(106), 제 3 TGV(208), 제 4 TGV(210), 또는 이들의 임의의 조합을 포함하는 회로를 설계하도록 하는 것을 가능하게 하기 위해 메모리(618)에 프로세서 실행가능 명령들로서 저장될 수 있다. 예를 들어, 설계 컴퓨터(614)의 사용자는 설계 컴퓨터(614)에 커플링된 사용자 인터페이스(824)를 통해 회로 설계 정보(622)를 입력할 수 있다. 회로 설계 정보(622)는 제 2 TGV(106), 제 3 TGV(208), 제 4 TGV(210), 또는 이들의 임의의 조합을 포함하는 디바이스와 같은 반도체 디바이스의 적어도 하나의 물리적 특성을 나타내는 설계 정보를 포함할 수 있다. 예시하자면, 회로 설계 특성은 회로 설계에서 다른 엘리먼트들과의 관계들 및 특정 회로들의 식별, 포지셔닝 정보, 피쳐(feature) 크기 정보, 상호연결 정보, 또는 반도체 디바이스의 물리적 특성을 나타내는 다른 정보를 포함할 수 있다.
[0038] 설계 컴퓨터(614)는 파일 포맷에 따르도록, 회로 설계 정보(622)를 포함하는 설계 정보를 변환하도록 구성될 수 있다. 예시하자면, 파일 형성은 평면 기하학적 형상들, 텍스트 라벨들, 및 그래픽 데이터 시스템(GDSII; Graphic Data System) 파일 포맷과 같은 계층적 포맷의 회로 레이아웃에 관한 다른 정보를 나타내는 데이터베이스 이진 파일 포맷을 포함할 수 있다. 설계 컴퓨터(614)는, 다른 회로들 또는 정보에 부가하여, 제 2 TGV(106), 제 3 TGV(208), 제 4 TGV(210), 또는 이들의 임의의 조합을 설명하는 정보를 포함하는 GDSII 파일(626)과 같은 변환된 설계 정보를 포함하는 데이터 파일을 발생시키도록 구성될 수 있다. 예시하자면, 데이터 파일은, 제 2 TGV(106), 제 3 TGV(208), 제 4 TGV(210)를 포함하고, 시스템-온-칩(SOC) 내의 부가적인 전자 회로들 및 컴포넌트들을 또한 포함하는 시스템-온-칩(SOC)에 대응하는 정보를 포함할 수 있다.
[0039] GDSII 파일(626)은, GDSII 파일(626) 내의 변환된 정보에 따라, 제 2 TGV(106), 제 3 TGV(208), 제 4 TGV(210), 또는 이들의 임의의 조합을 제조하기 위해 제조 프로세스(628)에서 수신될 수 있다. 예를 들어, 디바이스 제조 프로세스는 대표 마스크(632)로서 예시된, 포토리소그래피 프로세싱과 함께 사용될 마스크들과 같은 하나 또는 둘 이상의 마스크들을 생성하기 위해 마스크 제조자(630)에게 GDSII 파일(626)을 제공하는 단계를 포함할 수 있다. 마스크(632)는, 테스트되어 대표 다이(636)와 같은 다이들로 분리될 수 있는 하나 또는 둘 이상의 웨이퍼들(634)을 생성하기 위해 제조 프로세스 동안 사용될 수 있다. 다이(636)는 제 2 TGV(106), 제 3 TGV(208), 제 4 TGV(210), 또는 이들의 임의의 조합을 포함하는 디바이스를 포함하는 회로를 포함한다.
[0040] 다이(636)는 패키징 프로세스(638)에 제공될 수 있으며, 여기서 다이(636)가 대표 패키지(640) 내에 포함된다. 예를 들어, 패키지(640)는 시스템-인-패키지(SiP) 배열(arrangement)과 같은 다수의 다이들 또는 단일 다이(636)를 포함할 수 있다. 패키지(640)는 JEDEC(Joint Electron Device Engineering Council) 표준들과 같은 하나 또는 둘 이상의 표준들 또는 규격들에 따르도록 구성될 수 있다.
[0041] 패키지(640)에 관한 정보는, 이를테면, 컴퓨터(646)에 저장되는 컴포넌트 라이브러리를 통해, 다양한 제품 설계자들에게 분배될 수 있다. 컴퓨터(646)는 메모리(650)에 커플링되는 하나 또는 둘 이상의 프로세싱 코어들과 같은 프로세서(648)를 포함할 수 있다. 인쇄 회로 기판(PCB) 도구는 사용자 인터페이스(644)를 통해 컴퓨터(646)의 사용자로부터 수신되는 PCB 설계 정보(642)를 프로세싱하도록 메모리(650)에 프로세서 실행가능 명령들로서 저장될 수 있다. PCB 설계 정보(642)는 회로 기판 상에서 패키지화된 반도체 디바이스의 물리적 포지셔닝 정보를 포함할 수 있으며, 패키지화된 반도체 디바이스는 제 2 TGV(106), 제 3 TGV(208), 제 4 TGV(210), 또는 이들의 임의의 조합을 포함하는 패키지(640)에 대응한다.
[0042] 컴퓨터(646)는 회로 기판 상에 패키지화된 반도체 디바이스의 물리적 포지셔닝 정보뿐만 아니라 트레이스들 및 비아들과 같은 전기적 연결들의 레이아웃을 포함하는 데이터를 가지는 GERBER 파일(652)과 같은 데이터 파일을 발생시키기 위해 PCB 설계 정보(642)를 변환하도록 구성될 수 있으며, 여기서, 패키지화된 반도체 디바이스는 제 2 TGV(106), 제 3 TGV(208), 제 4 TGV(210), 또는 이들의 임의의 조합을 포함하는 패키지(640)에 대응한다. 다른 실시예들에서, 변환된 PCB 설계 정보에 의해 발생된 데이터 파일은 GERBER 포맷 이외의 포맷을 가질 수 있다.
[0043] GERBER 파일(652)은 보드 어셈블리 프로세스(654)에서 수신되어 GERBER 파일(652) 내에 저장된 설계 정보에 따라 제조되는 대표 PCB(656)와 같은 PCB들을 생성하기 위해 사용될 수 있다. 예를 들어, GERBER 파일(652)은 PCB 생산 프로세스의 다양한 단계들을 수행하기 위한 하나 또는 둘 이상의 머신들에 업로딩될 수 있다. PCB(656)는 대표 인쇄 회로 어셈블리(PCA; printed circuit assembly)(658)를 형성하기 위해 패키지(640)를 포함하는 전자 컴포넌트들로 파퓰레이팅(populate)될 수 있다.
[0044] PCA(658)는 제품 제조 프로세스(660)에서 수신되어, 하나 또는 둘 이상의 전자 디바이스들, 이를테면, 제 1 대표 전자 디바이스(662) 및 제 2 대표 전자 디바이스(664) 내에 통합될 수 있다. 예시적인 비제한적 예로서, 제 1 대표 전자 디바이스(662), 제 2 대표 전자 디바이스(664), 또는 양쪽 모두는, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터의 그룹으로부터 선택될 수 있으며, 이들에 제 2 TGV(106), 제 3 TGV(208), 또는 제 4 TGV(210)를 포함하는 디바이스가 통합된다. 다른 예시적인 비제한적 예로서, 전자 디바이스들(662 및 664) 중 하나 또는 둘 이상은 모바일 전화들과 같은 원격 유닛들, 핸드-헬드 개인용 통신 시스템(PCS) 유닛들, 개인 데이터 어시스턴트(personal data assistant)들과 같은 휴대용 데이터 유닛들, 글로벌 포지셔닝 시스템(GPS) 인에이블형 디바이스들, 내비게이션 디바이스들, 미터 판독 장비와 같은 고정 위치 데이터 유닛들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리빙하는 임의의 다른 디바이스, 또는 이들의 임의의 조합일 수 있다. 도 6이 본원의 교시들에 따르는 원격 유닛들을 예시하지만, 본원은 이러한 예시된 유닛들로 제한되지 않는다. 본원의 실시예들은, 전자 회로소자를 포함하는 임의의 디바이스에서 적절하게 사용될 수 있다.
[0045] 제 2 TGV(106), 제 3 TGV(208), 제 4 TGV(210), 또는 이들의 임의의 조합을 포함하는 디바이스는, 예시적인 프로세스(600)에서 설명된 바와 같이 제조되고 프로세싱되고, 그리고 전자 디바이스 내에 포함될 수 있다. 도 1 내지 도 5와 관련하여 개시된 실시예들의 하나 또는 둘 이상의 양상들은 다양한 프로세싱 스테이지들에서, 이를테면, 라이브러리 파일(612), GDSII 파일(626), 및 GERBER 파일(652) 내에 포함될 수 있을 뿐만 아니라, 리서치 컴퓨터(606)의 메모리(610), 설계 컴퓨터(614)의 메모리(618), 컴퓨터(646)의 메모리(650), 다양한 스테이지들에서, 이를테면, 기판 어셈블리 프로세스(654)에서 사용되는 하나 또는 둘 이상의 다른 컴퓨터들 또는 프로세서들(도시되지 않음)의 메모리에 저장될 수 있고, 또한, 하나 또는 둘 이상의 다른 물리적 실시예들, 이를테면, 마스크(632), 다이(636), 패키지(640), PCA(658), 프로토타입 회로들 또는 디바이스들(도시되지 않음)과 같은 다른 제품들, 또는 이들의 임의의 조합에 포함될 수 있다. 물리적 디바이스 설계에서 최종 제품까지의 다양한 대표적인 생산 스테이지들이 도시되지만, 다른 실시예들에서는 더 적은 스테이지들이 사용될 수 있거나 부가적인 스테이지들이 포함될 수 있다. 유사하게, 프로세스(600)는 단일 엔티티에 의해, 또는 프로세스(600)의 다양한 스테이지들을 수행하는 하나 또는 둘 이상의 엔티티들에 의해 수행될 수 있다.
[0046] 개시된 실시예들 중 하나 또는 둘 이상은, 휴대용 뮤직 플레이어, PDA(personal digital assistant), 모바일 위치 데이터 유닛, 모바일 폰, 셀룰러 폰, 컴퓨터, 태블릿, 휴대용 디지털 비디오 플레이어, 또는 휴대용 컴퓨터를 포함하는 시스템 또는 장치로 구현될 수 있다. 부가적으로, 시스템 또는 장치는, 통신 디바이스, 고정 위치 데이터 유닛, 셋톱 박스, 엔터테인먼트 유닛, 내비게이션 디바이스, 모니터, 컴퓨터 모니터, 텔레비전, 튜너, 라디오, 위성 라디오, 뮤직 플레이어, 디지털 뮤직 플레이어, 비디오 플레이어, 디지털 비디오 플레이어, 디지털 비디오 디스크(DVD) 플레이어, 데스크톱 컴퓨터, 데이터 또는 컴퓨터 명령들을 저장 또는 리트리빙하는 임의의 다른 디바이스, 또는 이들의 조합을 포함할 수 있다. 다른 예시적인 비제한적 예로서, 시스템 또는 장치는 원격 유닛들, 이를테면, 글로벌 포지셔닝 시스템(GPS) 인에이블형 디바이스들, 내비게이션 디바이스들, 고정 위치 데이터 유닛들, 이를테면, 미터 판독 장비 또는 임의의 다른 전자 디바이스를 포함할 수 있다. 도 1 내지 도 6 중 하나 또는 둘 이상이 본원의 교시들에 따르는 시스템들, 장치들, 및/또는 방법들을 예시하지만, 본원은 이러한 예시된 시스템들, 장치들, 및/또는 방법들로 제한되지 않는다. 본원의 실시예들은 회로소자를 포함하는 임의의 디바이스에서 이용될 수 있다.
[0047] "제 1", "제 2" 등과 같은 지정을 이용한, 본 명세서에서의 엘리먼트에 대한 임의의 참조가 일반적으로 그러한 엘리먼트들의 수량 또는 순서를 제한하지 않음이 이해되어야 한다. 오히려, 이러한 지정들은 둘 또는 셋 이상의 엘리먼트들 또는 엘리먼트의 인스턴스들 사이를 구별하는 편리한 방법으로서 본 명세서에서 이용될 수 있다. 따라서, 제 1 및 제 2 엘리먼트들에 대한 참조는, 단지 2개의 엘리먼트들만이 이용될 수 있음을 또는 제 1 엘리먼트가 몇몇 방식으로 제 2 엘리먼트에 선행해야 함을 의미하지 않는다. 또한, 달리 명시되지 않는 한, 엘리먼트들의 세트는 하나 또는 둘 이상의 엘리먼트들을 포함할 수 있다.
[0048] 본 명세서에서 사용된 바와 같이, "결정"이라는 용어는 매우 다양한 액션들을 포괄한다. 예를 들어, "결정"은 계산, 컴퓨팅, 프로세싱, 도출, 연구, 조사(예를 들어, 표, 데이터베이스 또는 다른 데이터 구조의 조사), 확인 등을 포함할 수 있다. 또한, "결정"은 수신(예를 들어, 정보의 수신), 액세스(예를 들어, 메모리 내의 데이터에 액세스) 등을 포함할 수 있다. 또한, "결정"은 해결, 선택, 선출, 확립 등을 포함할 수 있다.
[0049] 본 명세서에서 사용된 바와 같이, 항목들의 리스트 "중 적어도 하나"를 나타내는 문구는 단일 멤버들을 비롯하여 이러한 항목들의 임의의 조합을 나타낸다. 일례로, "a, b 또는 c 중 적어도 하나"는 a, b, c, a-b, a-c, b-c 그리고 a-b-c를 커버하도록 의도된다.
[0050] 다양한 예시적인 컴포넌트들, 블록들, 구성들, 모듈들, 회로들 및 단계들이 이들의 기능성의 관점에서 일반적으로 전술되었다. 이러한 기능성이 하드웨어로 구현될지 또는 프로세서 실행가능 명령들로서 구현될지는 특정 애플리케이션 및 전체 시스템에 부과되는 설계 제약들에 의존한다. 부가적으로, 앞서 설명된 방법들의 다양한 동작들(예를 들어, 도 3 및 도 4에서 예시된 임의의 동작)은, 다양한 하드웨어 및/또는 소프트웨어 컴포넌트(들), 회로들, 및/또는 모듈(들)과 같은, 동작들을 수행할 수 있는 임의의 적절한 수단에 의해 수행될 수 있다. 당업자들은 설명된 기능성을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 이러한 구현 결정들은 본원의 범위로부터의 이탈을 야기하는 것으로서 해석되지 않아야 한다.
[0051] 당업자들은, 본원과 관련하여 설명된 다양한 예시적 논리 블록들, 구성들, 모듈들, 회로들, 및 알고리즘 단계들이, 본 명세서에서 설명된 기능들을 수행하도록 설계되는 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그램가능 게이트 어레이(FPGA), 프로그램가능 논리 디바이스(PLD), 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들(예를 들어, 전자 하드웨어), 프로세서에 의해 실행되는 컴퓨터 소프트웨어, 또는 이들의 임의의 조합을 이용하여 구현되거나 또는 수행될 수 있음을 추가로 이해할 것이다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로, 프로세서는 임의의 상업적으로 이용가능한 프로세서, 제어기, 마이크로제어기 또는 상태 머신일 수 있다. 프로세서는 또한, 컴퓨팅 디바이스들의 조합, 예를 들어, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 공조하는 하나 또는 둘 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수 있다.
[0052] 하나 또는 둘 이상의 양상들에서, 설명되는 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 기능들은 컴퓨터-판독가능 매체 상에 하나 또는 둘 이상의 명령들 또는 코드로서 저장될 수 있다. 컴퓨터-판독가능 매체들은 하나의 장소로부터 다른 장소로의 컴퓨터 프로그램 데이터의 전달을 용이하게 하는 임의의 매체를 포함하는 통신 매체들 및 컴퓨터 판독가능 저장 매체들을 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수 있다. 제한이 아닌 예로서, 이러한 컴퓨터 판독가능 저장 매체들은 랜덤 액세스 메모리(RAM), 판독-전용 메모리(ROM), 프로그램가능 판독-전용 메모리(PROM), 소거가능 PROM(EPROM), 전기적 소거가능 PROM(EEPROM), 레지스터(들), 하드 디스크, 착탈식 디스크, 컴팩트 디스크 판독-전용 메모리(CD-ROM), 다른 광학 디스크 저장소, 자기 디스크 저장소, 자기 저장 디바이스들, 또는 프로그램 코드를 명령들 또는 데이터의 형태로 저장하기 위해 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 대안적으로, 컴퓨터-판독가능 매체들(예를 들어, 저장 매체)은 프로세서에 일체화될 수 있다. 프로세서 및 저장 매체는 주문형 집적 회로(ASIC)에 상주할 수 있다. ASIC는 컴퓨팅 디바이스 또는 사용자 단말에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 컴퓨팅 디바이스 또는 사용자 단말에 이산 컴포넌트들로서 상주할 수 있다.
[0053] 또한, 임의의 연결수단(connection)이 컴퓨터-판독가능 매체로 적절하게 명명된다. 예를 들어, 소프트웨어가 웹사이트, 서버, 또는 다른 원격 소스로부터 동축 케이블, 광섬유 케이블, 트위스티드 페어(twisted pair), 디지털 가입자 라인(DSL), 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들을 이용하여 전송되는 경우, 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL, 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들은 매체의 정의에 포함된다. 본 명세서에서 이용되는 바와 같은, 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(CD; compact disc), 레이저 디스크(laser disc), 광학 디스크(optical disc), 디지털 다기능 디스크(DVD: digital versatile disc), 및 플로피 디스크(floppy disk)를 포함하며, 여기서 디스크(disk)들은 일반적으로 자기적으로 데이터를 재생하는 반면에 디스크(disc)들은 레이저들을 통해 광학적으로 데이터를 재생한다. 따라서, 일부 양상들에서, 컴퓨터 판독가능 매체는 비-일시적 컴퓨터 판독가능 매체(예를 들어, 유형의(tangible) 매체들)를 포함할 수 있다. 전술한 것의 조합들이 또한 컴퓨터-판독가능 매체들의 범위 내에 포함되어야 한다.
[0054] 본 명세서에서 개시되는 방법들은 하나 또는 둘 이상의 단계들 또는 액션들을 포함한다. 방법 단계들 및/또는 액션들은 청구항들의 범위로부터 벗어남이 없이 서로 상호교환될 수 있다. 다시 말해, 특정 순서의 단계들 또는 액션들이 특정되지 않는 한, 특정 단계들 및/또는 액션들의 순서 및/또는 사용은 본원의 범위로부터 벗어남이 없이 수정될 수 있다.
[0055] 특정 양상들은 본 명세서에서 제시된 동작들을 수행하기 위한 컴퓨터 프로그램 물건을 포함할 수 있다. 예를 들어, 컴퓨터 프로그램 물건은 명령들이 저장되는(및/또는 인코딩되는) 컴퓨터-판독가능 저장 매체를 포함할 수 있으며, 그 명령들은 본 명세서에서 설명된 동작들을 수행하도록 하나 또는 둘 이상의 프로세서들에 의해 실행가능하다. 컴퓨터 프로그램 물건은 패키징 재료를 포함할 수 있다.
[0056] 게다가, 본 명세서에서 설명된 방법들 및 기법들을 수행하기 위한 모듈들 및/또는 다른 적절한 수단이, 적용가능한 바와 같이 사용자 단말 및/또는 기지국에 의해 다운로드되고 그리고/또는 다른 방식으로 획득될 수 있음이 이해되어야 한다. 대안적으로, 본 명세서에서 설명된 다양한 방법들은 저장 수단(예를 들어, RAM, ROM, 또는 물리적 저장 매체, 이를테면, 컴팩트 디스크(CD))을 통해 제공될 수 있다. 더욱이, 본 명세서에서 설명된 방법들 및 기법들을 제공하기 위한 임의의 다른 적절한 기법이 활용될 수 있다. 본원의 범위는 앞서 예시된 바로 그 구성 및 컴포넌트들로 제한되지 않음이 이해될 것이다.
[0057] 개시된 실시예들의 이전 설명은 당업자가 개시된 실시예들을 실시 또는 사용하는 것을 가능하게 하기 위해 제공된다. 전술한 내용은 본원의 양상들에 관한 것이지만, 본원의 기본 범위로부터 벗어남이 없이, 본원의 다른 양상들이 구상될 수 있으며, 그 범위는 후속하는 청구항들에 의해 결정된다. 본원 또는 청구항들의 범위로부터 벗어남이 없이, 본 명세서에서 설명된 실시예들의 어레인지먼트, 동작, 및 상세들 내에서, 다양한 수정들, 변경들 및 변형들이 이루어질 수 있다. 따라서, 본원은 본 명세서의 실시예들로 제한되도록 의도되는 것이 아니라 후속하는 청구항들 및 그 동등물들에 의해 정의되는 바와 같은 원리들 및 신규한 특징들과 부합하는 가능한 가장 넓은 범위에 따르도록 의도된다.

Claims (30)

  1. 전자 디바이스로서,
    구조
    를 포함하고,
    상기 구조는 제 1 세트의 관통 유리 비아(TGV; through glass via)들 및 제 2 세트의 TGV들을 포함하고,
    상기 제 1 세트의 TGV들은 제 1 비아를 포함하고, 그리고
    상기 제 2 세트의 TGV들은 제 2 비아를 포함하고,
    상기 제 1 비아는 상기 제 2 비아와 상이한 단면 형상을 갖는,
    전자 디바이스.
  2. 제 1 항에 있어서,
    상기 제 1 비아는 원형 단면을 갖는,
    전자 디바이스.
  3. 제 1 항에 있어서,
    상기 제 2 비아는 비-원형 단면을 갖는,
    전자 디바이스.
  4. 제 1 항에 있어서,
    상기 구조는 토로이달 인덕터 구조(toroidal inductor structure)이고,
    상기 제 1 세트의 TGV들은 상기 토로이달 인덕터 구조의 내측 구역에 대응하고, 그리고
    상기 제 2 세트의 TGV들은 상기 토로이달 인덕터 구조의 외측 구역에 대응하는,
    전자 디바이스.
  5. 제 4 항에 있어서,
    상기 인덕터 구조의 Q 팩터(Q factor)는 상기 제 2 세트의 TGV들의 차폐 능력(shielding capability)에 적어도 부분적으로 기초하는,
    전자 디바이스.
  6. 제 1 항에 있어서,
    상기 제 1 비아는 원형 단면 형상을 갖고, 그리고
    상기 제 2 비아는 비-원형 단면 형상을 갖는,
    전자 디바이스.
  7. 제 1 항에 있어서,
    상기 제 2 비아는 상기 제 1 비아보다 더 큰 폭을 갖는,
    전자 디바이스.
  8. 제 1 항에 있어서,
    상기 구조는 하프 벤트 솔레노이드 인덕터 구조(half bent solenoid inductor structure)이고,
    상기 제 1 세트의 TGV들은 상기 하프 벤트 솔레노이드 인덕터 구조의 내측 구역에 대응하고, 그리고
    상기 제 2 세트의 TGV들은 상기 하프 벤트 솔레노이드 인덕터 구조의 외측 구역에 대응하는,
    전자 디바이스.
  9. 제 1 항에 있어서,
    상기 구조는 S-형상 인덕터 구조(S-shaped inductor structure)이고,
    상기 제 1 세트의 TGV들은 상기 S-형상 인덕터 구조의 제 1 구역에 대응하고, 그리고
    상기 제 2 세트의 TGV들은 상기 S-형상 인덕터 구조의 제 2 구역에 대응하는,
    전자 디바이스.
  10. 제 1 항에 있어서,
    상기 제 2 비아는 달걀형 단면(oval cross section)을 갖는,
    전자 디바이스.
  11. 제 1 항에 있어서,
    상기 제 2 비아는 타원형 단면(elliptical cross section)을 갖는,
    전자 디바이스.
  12. 제 1 항에 있어서,
    상기 제 2 비아는 직사각형 단면을 갖는,
    전자 디바이스.
  13. 제 1 항에 있어서,
    상기 제 2 비아는 콘케이브형 단면(concave cross section)을 갖는,
    전자 디바이스.
  14. 제 1 항에 있어서,
    상기 TGV는 적어도 하나의 반도체 다이에 통합되는,
    전자 디바이스.
  15. 제 1 항에 있어서,
    상기 전자 디바이스가 통합되는, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터로 이루어진 그룹으로부터 선택된 디바이스
    를 더 포함하는,
    전자 디바이스.
  16. 방법으로서,
    비-원형 단면을 가진 캐비티(cavity)를 생성하기 위해 유리 기판의 표면 상에 관통 유리 비아(TGV) 하드 마스크를 패터닝하는 단계;
    상기 캐비티를 통해 상기 유리 기판의 부분을 에칭하는 단계; 및
    TGV를 형성하기 위해 전도성 재료를 에칭된 부분에 적용하는 단계
    를 포함하고,
    상기 TGV는 구조를 포함하는 디바이스에 통합되고,
    상기 구조는 제 1 세트의 TGV들 및 제 2 세트의 TGV들을 포함하고,
    상기 제 1 세트의 TGV들은 제 1 비아를 포함하고 그리고 상기 제 2 세트의 TGV들은 제 2 비아를 포함하고,
    상기 제 1 비아는 상기 제 2 비아와 상이한 단면 형상을 갖는,
    방법.
  17. 제 16 항에 있어서,
    상기 제 2 비아는 비-원형 단면을 갖는,
    방법.
  18. 제 16 항에 있어서,
    상기 제 1 비아는 원형 단면을 갖는,
    방법.
  19. 제 16 항에 있어서,
    상기 구조는 토로이달 인덕터 구조이고,
    상기 제 1 세트의 TGV들은 상기 토로이달 인덕터 구조의 내측 구역에 대응하고, 그리고
    상기 제 2 세트의 TGV들은 상기 토로이달 인덕터 구조의 외측 구역에 대응하는,
    방법.
  20. 제 16 항에 있어서,
    상기 제 2 비아는 상기 제 1 비아보다 더 큰 폭을 갖는,
    방법.
  21. 제 16 항에 있어서,
    상기 제 2 비아는 타원형 단면을 갖는,
    방법.
  22. 제 16 항에 있어서,
    상기 패터닝하는 단계, 상기 에칭하는 단계, 및 상기 적용하는 단계는 프로세서에 의해 제어되는,
    방법.
  23. 전자 디바이스로서,
    전자기 신호들을 차폐하기 위한 수단; 및
    전도 채널(conduction channel)을 제공하기 위한 수단
    을 포함하고,
    상기 전자기 신호들을 차폐하기 위한 수단은 비-원형 단면을 가진 디바이스를 포함하고,
    상기 전도 채널을 제공하기 위한 수단은 금속 트레이스를 통해 상기 전자기 신호들을 차폐하기 위한 수단에 연결되는,
    전자 디바이스.
  24. 제 23 항에 있어서,
    상기 디바이스가 통합되는, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터로 이루어진 그룹으로부터 선택된 디바이스
    를 더 포함하는,
    전자 디바이스.
  25. 동작들을 수행하도록 컴퓨터에 의해 실행가능한 명령들을 저장하는 비-일시적 컴퓨터-판독가능 저장 매체로서,
    상기 동작들은,
    비-원형 단면을 가진 캐비티를 생성하기 위해 유리 기판의 표면 상에 관통 유리 비아(TGV) 하드 마스크를 패터닝하는 것,
    상기 캐비티를 통해 상기 유리 기판의 부분을 에칭하는 것, 및
    상기 비-원형 단면을 가진 TGV를 형성하기 위해 전도성 재료를 에칭된 부분에 적용하는 것
    을 포함하고,
    상기 TGV는 구조를 포함하는 디바이스에 통합되고,
    상기 구조는 제 1 세트의 TGV들 및 제 2 세트의 TGV들을 포함하고,
    상기 제 1 세트의 TGV들은 제 1 비아를 포함하고 그리고 상기 제 2 세트의 TGV들은 제 2 비아를 포함하고,
    상기 제 1 비아는 상기 제 2 비아와 상이한 단면 형상을 갖는,
    비-일시적 컴퓨터-판독가능 저장 매체.
  26. 제 25 항에 있어서,
    상기 TGV는 토로이달 인덕터의 외측 구역에 포함되는,
    비-일시적 컴퓨터-판독가능 저장 매체.
  27. 방법으로서,
    회로 기판 상에 패키지화된 반도체 디바이스의 물리적 포지셔닝 정보(physical positioning information)를 포함하는 설계 정보를 수신하는 단계; 및
    데이터 파일을 발생시키기 위해 상기 설계 정보를 변환하는 단계
    를 포함하고,
    상기 패키지화된 반도체 디바이스는,
    제 1 세트의 관통 유리 비아(TGV)들 및 제 2 세트의 TGV들을 포함하는 구조를 포함하고,
    상기 제 1 세트의 TGV들은 제 1 비아를 포함하고 그리고 상기 제 2 세트의 TGV들은 제 2 비아를 포함하고,
    상기 제 1 비아는 상기 제 2 비아와 상이한 단면 형상을 갖는,
    방법.
  28. 제 27 항에 있어서,
    상기 TGV는 패키지 반도체 디바이스의 컴포넌트인 토로이달 인덕터에 포함되는,
    방법.
  29. 제 27 항에 있어서,
    상기 데이터 파일은 GERBER 포맷을 갖는,
    방법.
  30. 제 27 항에 있어서,
    상기 데이터 파일은 GDSII 포맷을 갖는,
    방법.
KR1020157034123A 2013-05-06 2014-04-22 비대칭적 관통 유리 비아들을 가진 전자 디바이스 KR20160005349A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/887,788 US20140327510A1 (en) 2013-05-06 2013-05-06 Electronic device having asymmetrical through glass vias
US13/887,788 2013-05-06
PCT/US2014/035041 WO2014182445A1 (en) 2013-05-06 2014-04-22 Electronic device having asymmetrical through glass vias

Publications (1)

Publication Number Publication Date
KR20160005349A true KR20160005349A (ko) 2016-01-14

Family

ID=50841965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157034123A KR20160005349A (ko) 2013-05-06 2014-04-22 비대칭적 관통 유리 비아들을 가진 전자 디바이스

Country Status (6)

Country Link
US (1) US20140327510A1 (ko)
EP (1) EP2994925A1 (ko)
JP (1) JP2016526284A (ko)
KR (1) KR20160005349A (ko)
CN (1) CN105190799A (ko)
WO (1) WO2014182445A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
US11024454B2 (en) * 2015-10-16 2021-06-01 Qualcomm Incorporated High performance inductors
JP6838328B2 (ja) * 2016-09-15 2021-03-03 大日本印刷株式会社 インダクタおよびインダクタの製造方法
US20180286556A1 (en) * 2017-04-01 2018-10-04 Intel Corporation Integrated circuit implemented inductors and methods of manufacture
JP6781145B2 (ja) * 2017-12-28 2020-11-04 日本発條株式会社 携帯型無線通信装置、および携帯型無線通信装置を用いた情報識別装置
TWI723343B (zh) 2019-02-19 2021-04-01 頎邦科技股份有限公司 具立體電感之半導體結構及其製造方法
WO2024118422A1 (en) * 2022-11-30 2024-06-06 Corning Incorporated Through glass vias having adjustable arc shape and orientation and methods for forming the same via partitioned vortex laser beam

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3571247B2 (ja) * 1999-03-31 2004-09-29 太陽誘電株式会社 積層電子部品
US20030151485A1 (en) * 2002-02-08 2003-08-14 Charles Lewis Surface mounted inductance element
US6990729B2 (en) * 2003-09-05 2006-01-31 Harris Corporation Method for forming an inductor
JP4764668B2 (ja) * 2005-07-05 2011-09-07 セイコーエプソン株式会社 電子基板の製造方法および電子基板
JP2007150022A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 電子基板、その製造方法および電子機器
JP2009038297A (ja) * 2007-08-03 2009-02-19 Asahi Kasei Electronics Co Ltd 半導体装置
JP2009246159A (ja) * 2008-03-31 2009-10-22 Fuji Electric Device Technology Co Ltd 多出力磁気誘導素子およびそれを備えた多出力超小型電力変換装置
US20110217657A1 (en) * 2010-02-10 2011-09-08 Life Bioscience, Inc. Methods to fabricate a photoactive substrate suitable for microfabrication
US20110229687A1 (en) * 2010-03-19 2011-09-22 Qualcomm Incorporated Through Glass Via Manufacturing Process
US8384507B2 (en) * 2010-06-01 2013-02-26 Qualcomm Incorporated Through via inductor or transformer in a high-resistance substrate with programmability
US8591262B2 (en) * 2010-09-03 2013-11-26 Pulse Electronics, Inc. Substrate inductive devices and methods
EP2650915B1 (en) * 2010-12-10 2017-07-26 Panasonic Intellectual Property Management Co., Ltd. Conducting path and semiconductor device
US20120235969A1 (en) * 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Thin film through-glass via and methods for forming same
US20130050226A1 (en) * 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Die-cut through-glass via and methods for forming same
US8716871B2 (en) * 2012-02-15 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Big via structure

Also Published As

Publication number Publication date
EP2994925A1 (en) 2016-03-16
JP2016526284A (ja) 2016-09-01
CN105190799A (zh) 2015-12-23
US20140327510A1 (en) 2014-11-06
WO2014182445A1 (en) 2014-11-13

Similar Documents

Publication Publication Date Title
KR20160005349A (ko) 비대칭적 관통 유리 비아들을 가진 전자 디바이스
US9941154B2 (en) Reverse self aligned double patterning process for back end of line fabrication of a semiconductor device
US10354795B2 (en) Varying thickness inductor
US20150130579A1 (en) Multi spiral inductor
US9935166B2 (en) Capacitor with a dielectric between a via and a plate of the capacitor
US9293245B2 (en) Integration of a coil and a discontinuous magnetic core
WO2015017153A1 (en) Inductive device that includes conductive via and metal layer
KR20150125974A (ko) 에어-갭 구조체를 갖는 수직-커플링 변압기
US9691720B2 (en) Multi-layer ground shield structure of interconnected elements
US20140197519A1 (en) Mim capacitor and mim capacitor fabrication for semiconductor devices
US20160233159A1 (en) Integrated circuit device including multiple via connectors and a metal structure having a ladder shape
US9461040B2 (en) System and method of varying gate lengths of multiple cores
KR20160013161A (ko) 확산-길이 보호된 회로 및 설계 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid