JP2991136B2 - 多層プリント基板及びその製造方法 - Google Patents
多層プリント基板及びその製造方法Info
- Publication number
- JP2991136B2 JP2991136B2 JP8322023A JP32202396A JP2991136B2 JP 2991136 B2 JP2991136 B2 JP 2991136B2 JP 8322023 A JP8322023 A JP 8322023A JP 32202396 A JP32202396 A JP 32202396A JP 2991136 B2 JP2991136 B2 JP 2991136B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- printed circuit
- circuit board
- interposed therebetween
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/036—Multilayers with layers of different types
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
係り、特にトランジスタ、集積回路(IC)、大規模集
積回路(LSI)などのような回路素子が搭載された多
層プリント基板に関する。
な回路素子が搭載された多層プリント基板は電磁ノイズ
を発生するため、そのプリント基板が電子機器自身に、
あるいは他の電子機器に誤動作を引き起こす問題がある
ことはよく知られている。
モードと言われる、回路の寄生容量や寄生相互インダク
タンスによって流れる電流(廻り込み電流)や電源供給
線に流れ込む高周波電流、による放射である。これを抑
えるために、図6(a)に示すようにプリント基板の電
源層による電源供給線18とグランド層によるグランド
線19との間に接続された、高周波電源電流発生源であ
るIC/LSI16の近傍にデカップリングコンデンサ
17を並列に接続することがよく行われている。これ
は、IC/LSI16のスイッチング動作に伴って、電
源供給線18に流れる高周波電源電流をIC/LSI1
6近傍でデカップリングコンデンサ17を介してバイパ
スさせると共に、IC/LSI16のスイッチング動作
に伴うIC/LSI17の電源端子部の電圧変動を抑制
しようとするものである。
電源層は、電流の流れる面を最大にして電源供給線の抵
抗値を小さくし、直流電源電圧変動を抑圧する目的で全
面導電膜の層で構成された、いわゆる全面平板の電源層
が一般的である。
的な全面平板電源層の多層プリント基板では、IC/L
SIの動作に伴い電源層に流れ込む高周波電源電流を設
計者がコントロール出来ないという問題がある。
ピーダンスが小さいことから、IC/LSIの高周波電
源電流は、一つのIC/LSIの近傍に配置したデカッ
プリングコンデンサだけでなく、その他のIC/LSI
の近傍に配置したデカップリングコンデンサにも流れ込
むことにより、多層プリント基板全体では、高周波電源
電流の分布は非常に複雑であり、解析が困難であった。
このため、IC/LSI毎に配置するデカップリングコ
ンデンサ容量値を決定することが出来なかった。
は、電源層自身が全面平板となっているため、その経路
が複雑であり、場合によっては、大きなループを形成
し、電磁放射やイミュニティ劣化の要因になるという問
題がある。
電源電流の異なるIC/LSI16a(電流大)、16
b(電流中)、16c(電流小)がそれぞれ電源供給線
18およびグランド線19に並列に接続されており、ま
た、それぞれのIC/LSIの高周波電源電流量に応じ
て、IC/LSI16aの近傍には容量の大きいデカッ
プリングコンデンサ17a(インピーダンスZは小)、
IC/LSI16bの近傍には容量が中程度のデカップ
リングコンデンサ17b(インピーダンスは中)、IC
/LSI16cの近傍には容量の小さいデカップリング
コンデンサ17c(インピーダンスは大)が配置されて
いる。例えば、IC/LSI16cの近傍に配置したデ
カップリングコンデンサ17cのインピーダンスが大き
いため、IC/LSI16cからの全ての高周波電源電
流が、デカップリングコンデンサ17cでグランド線1
9にバイパスされず、IC/LSI16aまたは16b
に流れ込んでしまい、電流ループ面積が大きくなり、結
果として、放射電磁ノイズが増大し、イミュニティが劣
化する問題が起こり得る。また、IC/LSIの高周波
電源電流が近傍のデカップリングコンデンサでバイパス
されない場合、高周波電源電流の他経路への流れ込みに
より、経路のインピーダンスが大きくなり、その結果、
交流電圧変動も大きくなり、IC/LSI自身の安定動
作にも影響することすらあり得る。
むIC/LSIの高周波電源電流をコントロールする目
的で、電源層を配線化し、インピーダンス付加回路を形
成している多層プリント基板も考案されている(特願平
8−137904号明細書)が、効果としては十分では
ない。一方、発生した電磁ノイズをプリント基板の外部
に出さないという観点から、プリント基板の表裏両面に
電磁ノイズを吸収するための磁性塗膜やシールド層を形
成する方法(特開平6−244581号公報、特開平6
−244582号公報等)、プリント基板の各層を構成
する配線板の基材に電磁波吸収性の物質を混入させて、
電磁ノイズ吸収層を設ける方法(特開平2−87593
号公報)等も考えられているが、電磁ノイズ発生のもと
である電源層に廻り込むIC/LSIの高周波電源電流
をコントロールできていない以上、その効果にも限界が
ある。
に収納することにより、電磁遮蔽をしているが、金属筐
体には電子機器の操作部その他を設ける必要上、開口部
を設けなければならないために、完全に電磁ノイズの外
部への漏れを防止することは困難である。
電磁ノイズ発生を大幅に低減し得る多層プリント基板を
提供することを目的とする。
成するため、電源層とグランド層と信号層がそれぞれ絶
縁材を介在して積層され、電源層は絶縁材を介在してグ
ランド層に両側から挟まれた構造を有し、更に電源層に
は配線化したインピーダンス付加回路が形成されている
多層プリント基板において、磁性粉末を有機樹脂に混合
してシート状にしスルーホール用穴、及び接着用穴を適
当数打ち抜いた磁性材シートが、前記電源層を形成した
片面配線板とその上下両方に面するプリプレグとの間に
挿入されていることを特徴とする多層プリント基板であ
る。ここで、前記磁性材シートが、高透磁率の磁性材シ
ートが低誘電率の磁性材シートによって挟持された3層
構造からなってもよい。
により高周波インピーダンスを大きくできるが、比抵抗
が低いので、電源層とグランド層の間で絶縁不良を起こ
してしまう。一方低誘電率の磁性材シートは、初透磁率
はそれ程大きくないが、比抵抗が高い。従って、高透磁
率の磁性材シートを低誘電率の磁性材シートによって挟
持する3層構造とすることで電源層とグランド層の間の
絶縁不良を防止しながら、高周波インピーダンスを大き
くすることが可能である。
は磁性粉末を有機樹脂に混合してシート状にしスルーホ
ール用穴、及び接着用穴を適当数打ち抜いて磁性材シー
トを形成し、これを電源層を形成した片面配線板と、そ
の上下両面に接するプリプレグとの間に挿入した後、前
記磁性材シートの接着用穴を通してプリプレグを流動さ
せて前記電源層を形成した片面配線板に接着することに
よって製造することができる。
電源層を構成する電源導体の表面に磁性粉、もしくは高
抵抗金属膜もしくは数μm の凹凸が形成されていること
を特徴としている。ここで磁性粉としては高透磁率であ
るほど望ましいので、初透磁率が数万のオーダーである
センダスト、もしくはパーマロイ等よりなる1〜50μ
m 径の粒子を用い、電源層を構成する電源導体の表面に
接着層を形成してこの上に粒子を接着することで所望の
ものが得られる。粒子径は1μm より小さくなると小さ
すぎて高周波インピーダンスを上げる効果がなく、逆に
50μm より大きくなると大きすぎて絶縁不良を起こす
ので1〜50μm が最適である。
ステンよりなる膜厚2〜6μm の薄膜で形成することが
好ましい。これは100MHz〜1GHzの高周波は、
表皮効果で導体表層から2〜6μm の範囲、即ち前記高
抵抗金属膜の部分を流れる一方、直流成分は内層を流れ
高抵抗金属膜の部分にはほとんど流れないので、高周波
成分に対してインピーダンスを上げることが可能となる
ためである。
源導体の表面を砥粒を用いて研削することによって4〜
6μm 程度の凹凸を形成できる。凹凸の大きさは、あま
り大きくすると直流成分の抵抗を上昇させるので好まし
くない。一方小さくすると、それに応じて高周波インピ
ーダンスの上昇分も小さくなる。最適値は周波数帯によ
って多少の変化があるが、もっとも頻繁に使われる周波
数帯である80MHz〜1GHzでは4〜6μm 程度の
凹凸が適切である。
いて、電源層のインピーダンス付加回路の経路中にイオ
ン伝導体よりなる配線部分を設けることを特徴とする。
このイオン伝導体7により、直流成分に比べ交流成分は
非常に流れにくくなり、高周波インピーダンスが大きく
なるという効果がある。
よれば、全面ベタの電源層に比べ、電源層を配線化した
場合4〜8dBノイズレベルが低減しているが、上記の
構成をとることにより、更に2〜3dBノイズレベルを
低減することが可能となる。
層プリント基板の電源層部分の断面図であり、特に
(c)〜(f)は電源層インピーダンス付加回路部の断
面図である。又、図2は本発明の多層プリント基板の層
構成を示す断面図である。図2の断面図に示すように、
信号層8とグランド層9と電源層10の計8層が、上か
ら下方向に信号層8、グランド層9、信号層8、信号層
8、グランド層9、電源層10、グランド層9、信号層
8の順番に絶縁材11を介在して積層された8層プリン
ト基板である。電源層10は図3に平面図を示すような
銅箔パターンにより、幹配線12と枝配線13が形成さ
れている。
示すように電源導体1を形成した片面配線板2と、その
上下両方に面するプリプレグ3との間に、磁性体を数μ
m の粒径の粉末に粉砕し、これをエポキシ等の有機樹脂
に均一に混合してシート状に成形した磁性材シート4を
挿入する。シート状にする理由は、所定の配線パターン
を形成した片面配線板もしくは両面配線板をプリプレグ
を介して積層・接着する通常のプリント基板の製法をそ
のまま使えるようにするためで、図4に示すように、こ
の磁性材シート4に、数10μm 径の接着用穴14を適
当数あけ、図5に示すように、プリプレグ3と、電源導
体1が形成された片面配線板2に挟んで積層・接着す
る。これによりプリプレグ3が、磁性材シート4の接着
用穴14を通して片面配線板2と接着する。
ていると、スルーホールめっきが通常の製造条件と異な
ってくる。これを防ぐために、あらかじめ磁性材シート
4のスルーホールに該当する位置に、スルーホールより
一回り大きくスルーホール用穴15を打ち抜いておく。
これによりスルーホール内壁に磁性体が露出することが
なく、スルーホールめっきを通常の条件で行うことが可
能となる。
新たな製造プロセスを導入する必要がなく、通常のプリ
ント基板と同じプロセスで安価なコストで製造すること
が可能である。
としては、十分大きな値の飽和磁束密度Bsと、十分小
さな残留磁束密度Brを有し、ある程度の電流(数アン
ペア)での励磁が可能であるという特性を有するものが
望ましい。すなわち、B−H曲線と言われる磁化曲線に
おけるヒステリシス特性が、ある程度の電流(数アンペ
ア)で飽和せず、励磁可能であることが必要である。こ
こで、Bは磁束密度を表し、Hは磁界を表し電流値に比
例している。何故ならばインピーダンス付加回路に流れ
る高周波電源電流は、IC/LSIのスイッチング動作
時に流れる貫通電流に代表されるように瞬時にある程度
大きな電流が流れることがあり、その場合にも励磁可能
でなければならないからである。そして通常流れる電流
値の範囲において、高周波インピーダンスを上げるため
に透磁率が大きいものが望ましい。
数万のセンダストやパーマロイ等がある。これらの材料
は、比抵抗が数10μΩ・cmと低いので、磁性材シート
4に含有する磁性粉末の割合を多くすると電源層10と
グランド層9の間で絶縁不良を起こしてしまう。従って
磁性粉末の割合は体積比で50%未満とする。一方、N
i−Znフェライトや、Liフェライトは初透磁率は数
十〜数百とセンダストやパーマロイ程大きくないが、比
抵抗は107 Ω・cm程度で、誘電率も14〜16と小さ
い。従って、本発明の第2の実施形態として図1(b)
に示すように、磁性材シート4を3層構造とし、中央に
センダストやパーマロイの厚さ50〜200μm 程度の
薄板を高透磁率磁性材シート4aとして用い、その両側
に、数μm 径のNi−Znフェライト、或いはLiフェ
ライト粉末をエポキシ等の有機樹脂に混合して厚さ50
〜200μm 程度のシート状に成形したものを低誘電率
磁性材シート4bとしてサンドイッチ構造にすることも
可能である。
実施形態と同じく、上から下方向に信号層8、グランド
層9、信号層8、信号層8、グランド層9、電源層1
0、グランド層9、信号層8の順番に絶縁材11を介在
して積層された多層プリント基板であるが、電源導体を
形成する配線板は片面配線板に限らず、両面配線板であ
っても良い。又、電源層10は、第1、第2の実施形態
と同じく、幹配線12とインピーダンス付加回路である
枝配線13が形成されている。この8層プリント基板に
おいて、枝配線13の高周波インピーダンスを上げるた
めに、電源層10の枝配線13部分の電源導体1に、図
1(c)に示すように、磁性粉末5が接着してある。こ
の磁性粉末5は、センダスト、パーマロイ等を数μm 径
〜数10μm 径の粉末状にし、電源導体の該当部分に薄
く形成した接着剤により電源導体1に接着する。
るための第3の実施形態として、図1(d)に示すよう
に、電源導体1の表面に、Mo、W等の高抵抗金属膜6
を、スパッタリング工法、或いは蒸着工法等により形成
する。高抵抗金属膜6の厚みは2〜6μm 程度で、直流
成分は導体の内部を流れるので抵抗上昇は許容できるレ
ベルであるが、交流成分については、いわゆる表皮効果
により高周波になる程導体の表層を流れるようになるの
で、前記高抵抗金属膜6により高周波インピーダンスは
大きくなる。
高抵抗金属膜が形成されるが、電源層に用いる銅貼り基
板として、片面に高抵抗金属膜を形成した銅箔を高抵抗
金属膜面で基材に貼り付けたものを用いることにより、
導体の下面にも高抵抗金属膜が形成された形態も可能で
ある。
るための第4の実施形態として、図1(e)に示すよう
に、電源導体1の表面に例えば4〜6μm の凹凸を形成
する。この凹凸は粒径20μm 程度の砥粒を用いて電源
導体1の表面を軽く研削する等の方法によって形成す
る。これによって電源導体1の表面積が増加し、表皮効
果により表層を流れる高周波成分の電流経路が長くな
り、結果として高周波インピーダンスが大きくなる。
を上げるための第5の実施形態として、図1(f)に示
すように、枝配線12の経路途中に、β−Al2 O3 、
RbAg4 I5 、ZrO2 −Y2 O3 といったイオン伝
導体7を形成する。このイオン伝導体7により、直流成
分に比べ交流成分は非常に流れにくくなり、高周波イン
ピーダンスが大きくなる。
も、電源層10のインピーダンス付加回路の高周波成分
のインピーダンスが大きくなり、電源供給線に流れ込ん
でしまうIC/LSI動作に伴う高周波電源電流を従来
に比べて大幅に小さくでき、このため、多層プリント基
板からの電磁放射を抑制することができる。従って、従
来の金属筐体から外部へ漏れる電磁放射を十分に抑制で
きる。
インピーダンス付加回路の高周波成分のインピーダンス
を高くすることができ、その結果、電源供給線に流れ込
む高周波電源電流が小さくなり、多層プリント基板から
の電磁放射を十分に抑制することができる。
図である。
ある。
ダンス付加回路の例を示す図である。
る。
見なされる回路 17 デカップリングコンデンサ 18 電源供給線 19 グランド線
Claims (12)
- 【請求項1】電源層とグランド層と信号層がそれぞれ絶
縁材を介在して積層され、電源層は絶縁材を介在してグ
ランド層に両側から挟まれた構造を有し、更に電源層に
は配線化したインピーダンス付加回路が形成されている
多層プリント基板において、磁性粉末を有機樹脂に混合
してシート状にしスルーホール用穴、及び接着用穴を適
当数打ち抜いた磁性材シートが、前記電源層を形成した
片面配線板とその上下両方に面するプリプレグとの間に
挿入されていることを特徴とする多層プリント基板。 - 【請求項2】前記磁性材シートが、高透磁率の磁性材シ
ートを低誘電率の磁性材シートによって挟持した3層構
造からなることを特徴とする請求項1記載の多層プリン
ト基板。 - 【請求項3】電源層とグランド層と信号層がそれぞれ絶
縁材を介在して積層され、電源層は絶縁材を介在してグ
ランド層に両側から挟まれた構造を有し、更に電源層に
は配線化したインピーダンス付加回路が形成されている
多層プリント基板において、前記電源層を構成する電源
導体の表面に磁性粉が接着されていることを特徴とする
多層プリント基板。 - 【請求項4】前記磁性粉がセンダスト、もしくはパーマ
ロイの1〜50μm 径の粒子であることを特徴とする請
求項3記載の多層プリント基板。 - 【請求項5】電源層とグランド層と信号層がそれぞれ絶
縁材を介在して積層され、電源層は絶縁材を介在してグ
ランド層に両側から挟まれた構造を有し、更に電源層に
は配線化したインピーダンス付加回路が形成されている
多層プリント基板において、前記電源層を構成する電源
導体の表面に高抵抗金属膜が形成されていることを特徴
とする多層プリント基板。 - 【請求項6】前記高抵抗金属膜がモリブデン、タングス
テンよりなる膜厚2〜6μm の薄膜であることを特徴と
する請求項5記載の多層プリント基板。 - 【請求項7】電源層とグランド層と信号層がそれぞれ絶
縁材を介在して積層され、電源層は絶縁材を介在してグ
ランド層に両側から挟まれた構造を有し、更に電源層に
は配線化したインピーダンス付加回路が形成されている
多層プリント基板において、前記電源層を構成する電源
導体の少なくとも表面に微小な凹凸が形成されているこ
とを特徴とする多層プリント基板。 - 【請求項8】凹凸の大きさが4〜6μm であることを特
徴とする請求項7記載の多層プリント基板。 - 【請求項9】電源層とグランド層と信号層がそれぞれ絶
縁材を介在して積層され、電源層は絶縁材を介在してグ
ランド層に両側から挟まれた構造を有し、更に電源層に
は配線化したインピーダンス付加回路が形成されている
多層プリント基板において、前記電源層のインピーダン
ス付加回路の経路中にイオン伝導体よりなる配線部分を
設けることを特徴とする多層プリント基板。 - 【請求項10】電源層とグランド層と信号層がそれぞれ
絶縁材を介在して積層され、電源層は絶縁材を介在して
グランド層に両側から挟まれた構造を有し、更に電源層
には配線化したインピーダンス付加回路が形成されてい
る多層プリント基板の製造方法において、磁性粉末を有
機樹脂に混合してシート状にしスルーホール用穴、及び
接着用穴を適当数打ち抜いて磁性材シートを形成し、こ
れを前記電源層を形成した片面配線板と、その上下両面
に接するプリプレグとの間に挿入した後、前記磁性材シ
ートの接着用穴を通してプリプレグを流動させて前記電
源層を形成した片面配線板に接着することを特徴とする
請求項1記載の多層プリント基板の製造方法。 - 【請求項11】電源層とグランド層と信号層がそれぞれ
絶縁材を介在して積層され、電源層は絶縁材を介在して
グランド層に両側から挟まれた構造を有し、更に電源層
には配線化したインピーダンス付加回路が形成された多
層プリント基板において、前記電源層を構成する電源導
体の表面に接着層を形成し、この上に磁性粉を接着させ
ることを特徴とする請求項3記載の多層プリント基板の
製造方法。 - 【請求項12】電源層とグランド層と信号層がそれぞれ
絶縁材を介在して積層され、電源層は絶縁材を介在して
グランド層に両側から挟まれた構造を有し、更に電源層
には配線化したインピーダンス付加回路が形成されてい
る多層プリント基板において、前記電源層を構成する電
源導体の表面を砥粒を用いて研削することによって微小
な凹凸を形成することを特徴とする請求項7記載の多層
プリント基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8322023A JP2991136B2 (ja) | 1996-12-02 | 1996-12-02 | 多層プリント基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8322023A JP2991136B2 (ja) | 1996-12-02 | 1996-12-02 | 多層プリント基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10163636A JPH10163636A (ja) | 1998-06-19 |
JP2991136B2 true JP2991136B2 (ja) | 1999-12-20 |
Family
ID=18139064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8322023A Expired - Fee Related JP2991136B2 (ja) | 1996-12-02 | 1996-12-02 | 多層プリント基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2991136B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2867985B2 (ja) * | 1996-12-20 | 1999-03-10 | 日本電気株式会社 | プリント回路基板 |
JP3055488B2 (ja) * | 1997-03-03 | 2000-06-26 | 日本電気株式会社 | 多層プリント基板及びその製造方法 |
JP2001326300A (ja) * | 2000-05-18 | 2001-11-22 | Nissan Motor Co Ltd | 半導体装置 |
AU2003271534A1 (en) * | 2002-09-19 | 2004-04-19 | Ilfa Industrieelektronik Und Leiterplattenfertigu Ng Aller Art Gmbh | Hf-reactor |
US6914183B2 (en) * | 2002-09-25 | 2005-07-05 | Sumitomo Electric Industries, Ltd. | Board for printed wiring |
JP4515342B2 (ja) * | 2005-03-14 | 2010-07-28 | 信越ポリマー株式会社 | 多層回路基板 |
JP4920336B2 (ja) * | 2006-08-07 | 2012-04-18 | 信越ポリマー株式会社 | 配線部材の製造方法 |
JP5103131B2 (ja) * | 2007-10-25 | 2012-12-19 | 信越ポリマー株式会社 | 伝導ノイズ抑制構造体および配線回路基板 |
TWI379621B (en) * | 2007-08-02 | 2012-12-11 | Shinetsu Polymer Co | Conductive noise suppressing structure and wiring circuit substrate |
JP5103088B2 (ja) * | 2007-08-02 | 2012-12-19 | 信越ポリマー株式会社 | 伝導ノイズ抑制構造体および配線回路基板 |
JP5657088B2 (ja) * | 2013-11-15 | 2015-01-21 | 信越ポリマー株式会社 | プリント配線板および光モジュール |
CN114666991B (zh) * | 2022-02-25 | 2024-01-23 | 沪士电子股份有限公司 | 一种板材混合印制电路板及其制作方法 |
-
1996
- 1996-12-02 JP JP8322023A patent/JP2991136B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10163636A (ja) | 1998-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2734447B2 (ja) | 多層プリント基板 | |
CN109427461B (zh) | 电感器部件 | |
JP3055488B2 (ja) | 多層プリント基板及びその製造方法 | |
US5978231A (en) | Printed wiring board with integrated coil inductor | |
US6603668B2 (en) | Interlayer structure with multiple insulative layers with different frequency characteristics | |
JP2877132B2 (ja) | 多層プリント基板とその製造方法 | |
US6198362B1 (en) | Printed circuit board with capacitors connected between ground layer and power layer patterns | |
KR102485622B1 (ko) | 인쇄 배선판 및 그 제조 방법 | |
JP2991136B2 (ja) | 多層プリント基板及びその製造方法 | |
US20070030626A1 (en) | Integral charge storage basement and wideband embedded decoupling structure for integrated circuit | |
US6873219B2 (en) | Printed circuit board noise attenuation using lossy conductors | |
JP2910726B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP2988421B2 (ja) | Emi抑制多層プリント基板 | |
JPH1197810A (ja) | 回路基板 | |
US7304369B2 (en) | Integral charge storage basement and wideband embedded decoupling structure for integrated circuit | |
JP2017017175A (ja) | 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法 | |
JP2988431B2 (ja) | 多層プリント基板の配線構造 | |
JP2006237314A (ja) | コンデンサ内蔵配線基板及びその製造方法 | |
US7816768B2 (en) | Semiconductor device including ground and power-supply planes and a dielectric layer between the ground and power-supply planes | |
JP2006049496A (ja) | 印刷配線板 | |
JP4213529B2 (ja) | 積層モジュール基板及びその製造方法並びに半導体ic搭載モジュール | |
US11452202B2 (en) | Radio frequency filtering of printed wiring board direct current distribution layer | |
WO2003100852A1 (fr) | Fil metallique de blindage dans une carte multicouches, puce a semi-conducteurs, element de circuit electronique et procede de production de ce fil | |
JPH05327271A (ja) | 多層配線基板 | |
JP2005294777A (ja) | プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 14 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |