JPH1197810A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH1197810A JPH1197810A JP25154297A JP25154297A JPH1197810A JP H1197810 A JPH1197810 A JP H1197810A JP 25154297 A JP25154297 A JP 25154297A JP 25154297 A JP25154297 A JP 25154297A JP H1197810 A JPH1197810 A JP H1197810A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- ground layer
- ground
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】スイッチングにより電源層とグランド層間に発
生したノイズを抑制することを目的とする。 【解決手段】銅箔よりなる電源層とグランド層が、対向
した状態で内層に形成された回路基板において、前記電
源層とグランド層のそれぞれの両面の全体に、銅箔の抵
抗率より大きい抵抗率を持つ金属膜を形成する。この金
属膜は、Ni、Co、Fe、Sn、Mo、W、P、M
n、Bから選択される単層膜もしくは2種類以上の合金
膜で構成されることが好ましい。
生したノイズを抑制することを目的とする。 【解決手段】銅箔よりなる電源層とグランド層が、対向
した状態で内層に形成された回路基板において、前記電
源層とグランド層のそれぞれの両面の全体に、銅箔の抵
抗率より大きい抵抗率を持つ金属膜を形成する。この金
属膜は、Ni、Co、Fe、Sn、Mo、W、P、M
n、Bから選択される単層膜もしくは2種類以上の合金
膜で構成されることが好ましい。
Description
【0001】
【発明の属する技術分野】本発明は、電子機器に使用さ
れる回路基板に関する。
れる回路基板に関する。
【0002】
【従来の技術】近年、マルチメディアの発展に伴い、高
速なデータ処理やデータ通信の要求が増している。これ
らの要求に対し、ハードウエア、ソフトウエアの両面で
研究開発が活発に行われ、著しい性能の向上がなされて
きた。特に、半導体技術の分野では、コンピュータの核
となるマイクロプロセッサの高速化・高機能化やメモリ
の高速化・大容量化が進み、安価なパーソナルコンピュ
ータでも高速なデータ処理やデータ通信が可能になって
いる。
速なデータ処理やデータ通信の要求が増している。これ
らの要求に対し、ハードウエア、ソフトウエアの両面で
研究開発が活発に行われ、著しい性能の向上がなされて
きた。特に、半導体技術の分野では、コンピュータの核
となるマイクロプロセッサの高速化・高機能化やメモリ
の高速化・大容量化が進み、安価なパーソナルコンピュ
ータでも高速なデータ処理やデータ通信が可能になって
いる。
【0003】ところがLSIの高速化・高機能化によ
り、電子機器から放射される不要電磁波も強度、周波数
ともに増大し、他の電子機器へ悪影響を与えるばかりで
なく、人体への影響も懸念されている。不要電磁波放射
の多くは、LSIや受動部品を実装した回路基板で、信
号反射や配線間クロストーク、半導体素子の同時スイッ
チングなどにより、信号配線や電源層とグランド層間に
誘起されるノイズが原因である。このノイズにより不要
電磁波が回路基板から放射され、さらに筐体の放熱用穴
などから機器外部に放射される。これらの不要電磁波放
射は、高速信号が伝搬する回路パターンが形成された表
面からの放射と、電源層とグランド層間での共振現象に
よる基板側面からの放射に分けられる。回路パターンが
形成された表面からの不要電磁波放出は、例えば特開平
8―228055号公報に記載されているように、回路
パターン表面上に絶縁体を介して銅ペーストを塗布し、
この銅ペーストをグランドに落としてシールドする方法
が知られている。また特開平9―18099号公報に記
載されているように、配線をグランド配線を挟んで対称
に配置し、それぞれの配線から誘起される電磁波を相互
にキャンセルすることによって不要電磁波の発生自体を
防ぐ方法も知られている。また電源層とグランド層間で
の共振現象によるノイズ放出は、基板表面からのノイズ
放出に比べて防ぐことが困難である。この電源層とグラ
ンド層からの不要電磁波放射は、同時スイッチングノイ
ズに起因するものがある。この同時スイッチングノイズ
の発生メカニズムを図4に示す回路図を用いて説明す
る。出力バッファ13と出力バッファ12が図4のよう
に接続されLSIを構成し、出力バッファ12と回路側
の伝送線路8が接続されている。それぞれのインダクタ
ンスやキャパシタンスは回路基板の寄生インダクタンス
及び寄生キャパシタンスを示す。まず出力バッファ12
が同時にスイッチすると、回路基板の伝送線路8につな
がる付加容量から電流11がグランド層に流れ込んだ
り、付加容量を充電するために電源層に不要な電流7が
流れる。このことで電源層やグランド層のインダクタン
スが原因となる基準電位のゆらぎが発生し、ノイズの原
因となる。電源層とグランド層間に発生するこのノイズ
の防止構造としては、例えば、特開平7―14018号
公報に記載されている回路基板がある。この構造を図3
に示す。回路基板内に層間絶縁膜1を介して電源層2と
グランド層3が対向配置されている。この電源層2およ
びグランド層3は全面に形成されている。この回路基板
表面には配線5が形成されている。この回路基板では、
電源層2の一表面に損失物質膜6(例えば銅・ニッケル
・鉄を含有する樹脂膜)を形成し、コモンモード電流を
抑制することで放射ノイズを低減している。
り、電子機器から放射される不要電磁波も強度、周波数
ともに増大し、他の電子機器へ悪影響を与えるばかりで
なく、人体への影響も懸念されている。不要電磁波放射
の多くは、LSIや受動部品を実装した回路基板で、信
号反射や配線間クロストーク、半導体素子の同時スイッ
チングなどにより、信号配線や電源層とグランド層間に
誘起されるノイズが原因である。このノイズにより不要
電磁波が回路基板から放射され、さらに筐体の放熱用穴
などから機器外部に放射される。これらの不要電磁波放
射は、高速信号が伝搬する回路パターンが形成された表
面からの放射と、電源層とグランド層間での共振現象に
よる基板側面からの放射に分けられる。回路パターンが
形成された表面からの不要電磁波放出は、例えば特開平
8―228055号公報に記載されているように、回路
パターン表面上に絶縁体を介して銅ペーストを塗布し、
この銅ペーストをグランドに落としてシールドする方法
が知られている。また特開平9―18099号公報に記
載されているように、配線をグランド配線を挟んで対称
に配置し、それぞれの配線から誘起される電磁波を相互
にキャンセルすることによって不要電磁波の発生自体を
防ぐ方法も知られている。また電源層とグランド層間で
の共振現象によるノイズ放出は、基板表面からのノイズ
放出に比べて防ぐことが困難である。この電源層とグラ
ンド層からの不要電磁波放射は、同時スイッチングノイ
ズに起因するものがある。この同時スイッチングノイズ
の発生メカニズムを図4に示す回路図を用いて説明す
る。出力バッファ13と出力バッファ12が図4のよう
に接続されLSIを構成し、出力バッファ12と回路側
の伝送線路8が接続されている。それぞれのインダクタ
ンスやキャパシタンスは回路基板の寄生インダクタンス
及び寄生キャパシタンスを示す。まず出力バッファ12
が同時にスイッチすると、回路基板の伝送線路8につな
がる付加容量から電流11がグランド層に流れ込んだ
り、付加容量を充電するために電源層に不要な電流7が
流れる。このことで電源層やグランド層のインダクタン
スが原因となる基準電位のゆらぎが発生し、ノイズの原
因となる。電源層とグランド層間に発生するこのノイズ
の防止構造としては、例えば、特開平7―14018号
公報に記載されている回路基板がある。この構造を図3
に示す。回路基板内に層間絶縁膜1を介して電源層2と
グランド層3が対向配置されている。この電源層2およ
びグランド層3は全面に形成されている。この回路基板
表面には配線5が形成されている。この回路基板では、
電源層2の一表面に損失物質膜6(例えば銅・ニッケル
・鉄を含有する樹脂膜)を形成し、コモンモード電流を
抑制することで放射ノイズを低減している。
【0004】
【発明が解決しようとする課題】しかしながら上記した
特開平7―14018号公報に記載された回路基板は、
電源層2に発生したコモンモード電流は抑制できるが、
スイッチングによりグランド層3側に発生したノイズを
低減できない。またこの回路基板は、電源層2とグラン
ド層3の間のコンデンサを通して、電源層2からグラン
ド層3に高周波電流が流れ込み、不要電磁波の放射の原
因となってしまう。このように従来の回路基板では、十
分に不要電磁波放射を防げないという問題があった。本
発明は上記問題を解決し、不要電磁波放射のない配線基
板を提供することを目的とする。
特開平7―14018号公報に記載された回路基板は、
電源層2に発生したコモンモード電流は抑制できるが、
スイッチングによりグランド層3側に発生したノイズを
低減できない。またこの回路基板は、電源層2とグラン
ド層3の間のコンデンサを通して、電源層2からグラン
ド層3に高周波電流が流れ込み、不要電磁波の放射の原
因となってしまう。このように従来の回路基板では、十
分に不要電磁波放射を防げないという問題があった。本
発明は上記問題を解決し、不要電磁波放射のない配線基
板を提供することを目的とする。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、電源層と、前記電源層に対向して設けら
れたグランド層と、前記電源層の両面に形成された前記
電源層よりも抵抗率が大きい金属からなる金属膜と、前
記グランド層の両面に形成された前記グランド層よりも
抵抗率が大きい金属からなる金属膜と、前記電源層と前
記グランド層を内包する絶縁層とを具備することを特徴
とする回路基板を提供する。また本発明は、前記電源層
と前記グランド層はCuからなり、前記金属膜はNi、
Co、Fe、Sn、Mo、W、P、Mn、Bから選択さ
れる単層膜もしくは2種類以上の合金膜であることを特
徴とする回路基板を提供する。
に、本発明は、電源層と、前記電源層に対向して設けら
れたグランド層と、前記電源層の両面に形成された前記
電源層よりも抵抗率が大きい金属からなる金属膜と、前
記グランド層の両面に形成された前記グランド層よりも
抵抗率が大きい金属からなる金属膜と、前記電源層と前
記グランド層を内包する絶縁層とを具備することを特徴
とする回路基板を提供する。また本発明は、前記電源層
と前記グランド層はCuからなり、前記金属膜はNi、
Co、Fe、Sn、Mo、W、P、Mn、Bから選択さ
れる単層膜もしくは2種類以上の合金膜であることを特
徴とする回路基板を提供する。
【0006】
【発明の実施の形態】本発明の配線基板の構造を図1を
用いて説明する。ただし本発明はこれら実施例に限定さ
れるものではなく種々変更して用いることができる。電
源層2とグランド層3が層間絶縁膜1を介して対向配置
されている。このとき電源層2とグランド層3は基板全
面に形成されている。この回路基板の表面にはそれぞれ
層間絶縁膜1を介して配線5が形成されている。電源層
2とグランド層3の両表面には、それぞれ電源層2、グ
ランド層3よりも抵抗率の高い金属からなる金属層4が
形成されている。半導体素子のスイッチングにより発生
した高周波電流は、それぞれ電源層2とグランド層3の
主に表面を伝達する表皮効果と呼ばれる現象が起こる。
本発明の回路基板は、電源層2とグランド層3の表面に
それぞれ電源層2、グランド層3よりも抵抗率の高い金
属からなる金属層4を設けているので、表面に流れる高
周波電流を減衰させることができ、これに起因する不要
電磁波放射を防ぐことができる。また、電源プレーンか
ら電源層2とグランド層3間のコンデンサを通して流れ
込む高周波電流に関しても、電源層2とグランド層3に
抵抗の高い金属層4が直列に挿入された状態となるた
め、効果的に高周波電流を減衰させることができる。電
源層2、グランド層3をCu、金属層4を、Ni、C
o、Fe、Sn、Mo、W、Mnから選択される単層膜
もしくは2種類以上の合金膜で構成することが好まし
い。これらの単層膜や合金膜は安価な電気めっき法で容
易に形成できる。この場合単層膜や合金膜はPやBがド
ープした組成となる。本発明によれば、多くのトランジ
スタが同時にスイッチングするような不要電磁波が多く
放出される最悪の条件で半導体素子がスイッチしたとし
ても、電源電位やグランド電位を安定させることがで
き、誤動作のない信頼性の高い回路基板、引いては半導
体モジュールを実現することができる。また高周波ノイ
ズを電源・グランド層内部で除去してしまうため、基板
端面から外部に放射される不要な電磁波を抑制すること
ができる。
用いて説明する。ただし本発明はこれら実施例に限定さ
れるものではなく種々変更して用いることができる。電
源層2とグランド層3が層間絶縁膜1を介して対向配置
されている。このとき電源層2とグランド層3は基板全
面に形成されている。この回路基板の表面にはそれぞれ
層間絶縁膜1を介して配線5が形成されている。電源層
2とグランド層3の両表面には、それぞれ電源層2、グ
ランド層3よりも抵抗率の高い金属からなる金属層4が
形成されている。半導体素子のスイッチングにより発生
した高周波電流は、それぞれ電源層2とグランド層3の
主に表面を伝達する表皮効果と呼ばれる現象が起こる。
本発明の回路基板は、電源層2とグランド層3の表面に
それぞれ電源層2、グランド層3よりも抵抗率の高い金
属からなる金属層4を設けているので、表面に流れる高
周波電流を減衰させることができ、これに起因する不要
電磁波放射を防ぐことができる。また、電源プレーンか
ら電源層2とグランド層3間のコンデンサを通して流れ
込む高周波電流に関しても、電源層2とグランド層3に
抵抗の高い金属層4が直列に挿入された状態となるた
め、効果的に高周波電流を減衰させることができる。電
源層2、グランド層3をCu、金属層4を、Ni、C
o、Fe、Sn、Mo、W、Mnから選択される単層膜
もしくは2種類以上の合金膜で構成することが好まし
い。これらの単層膜や合金膜は安価な電気めっき法で容
易に形成できる。この場合単層膜や合金膜はPやBがド
ープした組成となる。本発明によれば、多くのトランジ
スタが同時にスイッチングするような不要電磁波が多く
放出される最悪の条件で半導体素子がスイッチしたとし
ても、電源電位やグランド電位を安定させることがで
き、誤動作のない信頼性の高い回路基板、引いては半導
体モジュールを実現することができる。また高周波ノイ
ズを電源・グランド層内部で除去してしまうため、基板
端面から外部に放射される不要な電磁波を抑制すること
ができる。
【0007】本実施例では、図1に示すように電源層2
とグランド層3がプリント基板1内部に形成されてい
る。この電源層2とグランド層3は標準的な厚さ(35
ミクロンもしくは18ミクロン)の銅箔で構成されてい
る。回路基板の両表面には信号配線5が配設されてい
る。また電源層2とグランド層3のそれぞれの表裏面に
抵抗膜が形成されている。この抵抗膜は、前述したよう
に、半導体素子のスイッチングにより発生した高周波電
流を、表皮効果により減衰させる働きと、図4に示すよ
うに、電源層2とグランド層3の間のコンデンサ14を
通り、電源層2からグランド層3へ流れる高周波電流を
低減する働きをする。これらの効果により、電源層2、
グランド層3共に電位が安定し半導体素子の誤動作を防
止する。さらに、放射ノイズの原因となるコモンモード
電流も抑制することができるため、電磁環境的にも非常
に効果がある。次に図1に示す本実施例の配線基板と図
2に示す従来の配線基板と比較実験した結果を示す。絶
縁材料は一般的なFR−4(東芝ケミカル社製)を用
い、銅箔表面にはFe−Ni膜をめっき法により成膜し
た。また電界強度の測定は、基板に実装したロジックI
Cを動作させながら基板側面の近傍で行った。測定周波
数は100MHzである。
とグランド層3がプリント基板1内部に形成されてい
る。この電源層2とグランド層3は標準的な厚さ(35
ミクロンもしくは18ミクロン)の銅箔で構成されてい
る。回路基板の両表面には信号配線5が配設されてい
る。また電源層2とグランド層3のそれぞれの表裏面に
抵抗膜が形成されている。この抵抗膜は、前述したよう
に、半導体素子のスイッチングにより発生した高周波電
流を、表皮効果により減衰させる働きと、図4に示すよ
うに、電源層2とグランド層3の間のコンデンサ14を
通り、電源層2からグランド層3へ流れる高周波電流を
低減する働きをする。これらの効果により、電源層2、
グランド層3共に電位が安定し半導体素子の誤動作を防
止する。さらに、放射ノイズの原因となるコモンモード
電流も抑制することができるため、電磁環境的にも非常
に効果がある。次に図1に示す本実施例の配線基板と図
2に示す従来の配線基板と比較実験した結果を示す。絶
縁材料は一般的なFR−4(東芝ケミカル社製)を用
い、銅箔表面にはFe−Ni膜をめっき法により成膜し
た。また電界強度の測定は、基板に実装したロジックI
Cを動作させながら基板側面の近傍で行った。測定周波
数は100MHzである。
【0008】 上述したように、測定の結果より本実施例(図1)は従
来構造に比べ電界強度が十分に小さく、放射ノイズの低
減に有効であることがわかる。次に図2に本実施例の金
属膜4のシート抵抗を変化させて100MHzの電界強
度を測定した結果を示す。シート抵抗が高くなるに従い
不要電磁波の電界強度が低くなることがわかる。次に、
本実施例の回路基板の製造方法を説明する。まず、銅箔
の両面に、Ni、Co、Fe、Sn、Mo、W、P、M
n、Bから選択される単層膜もしくは2種類以上の元素
を含有する合金膜を湿式めっき法を用いて成膜する。こ
れらは、プロセスや必要な特性によって選択される。例
えば、電気抵抗に加えて比較的硬質の磁性膜が必要な場
合は、Co−P、Co−Ni、Co−Ni−P系の合金
膜を選択すればよい。また逆に軟質の磁性膜が必要な場
合は、Ni−FeおよびこれらにCo、Mo、Pなどを
添加した合金膜を選択すればよい。また、銅箔表面に硬
い膜が必要な場合は、Ni−W、Co−W、Co−Mo
などを選択すればよい。さらに、銅箔表面に金めっきを
部分的に行う構造の場合は、Niめっきよりも接触抵抗
が低く経時変化の小さいSn−Ni合金膜を形成すれば
よい。本実施例では、電源層2やグランド層3の銅箔の
両面に電気抵抗層4を形成することを特徴としている
が、前記したように合金膜を形成することで、電源・グ
ランド電位の安定と電磁波放射の低減効果に加えて銅の
マイグレーションを防止する効果が向上し高い信頼性を
得ることができる。次に、エポキシ樹脂に代表される絶
縁樹脂をガラスクロスに含浸させ半硬化状態にしたプレ
プレグと、両面に前記金属膜がめっきされた銅箔を交互
に重ね、20Kg/cm2〜50Kg/cm2の圧力で
170℃程度の温度をかけながらプレスする。その後、
ドリリング、スルーホールめっき、ソルダレジスト膜を
形成し、本実施例の回路基板が完成する。
来構造に比べ電界強度が十分に小さく、放射ノイズの低
減に有効であることがわかる。次に図2に本実施例の金
属膜4のシート抵抗を変化させて100MHzの電界強
度を測定した結果を示す。シート抵抗が高くなるに従い
不要電磁波の電界強度が低くなることがわかる。次に、
本実施例の回路基板の製造方法を説明する。まず、銅箔
の両面に、Ni、Co、Fe、Sn、Mo、W、P、M
n、Bから選択される単層膜もしくは2種類以上の元素
を含有する合金膜を湿式めっき法を用いて成膜する。こ
れらは、プロセスや必要な特性によって選択される。例
えば、電気抵抗に加えて比較的硬質の磁性膜が必要な場
合は、Co−P、Co−Ni、Co−Ni−P系の合金
膜を選択すればよい。また逆に軟質の磁性膜が必要な場
合は、Ni−FeおよびこれらにCo、Mo、Pなどを
添加した合金膜を選択すればよい。また、銅箔表面に硬
い膜が必要な場合は、Ni−W、Co−W、Co−Mo
などを選択すればよい。さらに、銅箔表面に金めっきを
部分的に行う構造の場合は、Niめっきよりも接触抵抗
が低く経時変化の小さいSn−Ni合金膜を形成すれば
よい。本実施例では、電源層2やグランド層3の銅箔の
両面に電気抵抗層4を形成することを特徴としている
が、前記したように合金膜を形成することで、電源・グ
ランド電位の安定と電磁波放射の低減効果に加えて銅の
マイグレーションを防止する効果が向上し高い信頼性を
得ることができる。次に、エポキシ樹脂に代表される絶
縁樹脂をガラスクロスに含浸させ半硬化状態にしたプレ
プレグと、両面に前記金属膜がめっきされた銅箔を交互
に重ね、20Kg/cm2〜50Kg/cm2の圧力で
170℃程度の温度をかけながらプレスする。その後、
ドリリング、スルーホールめっき、ソルダレジスト膜を
形成し、本実施例の回路基板が完成する。
【0009】なお、本実施例ではプリント回路基板を例
にとって説明したが、本発明は、マルチチップモジュー
ルやビルアップ型プリント基板、さらにはシングルチッ
プパッケージなどにも適応できる。また、本発明の構造
は、高速なLSIが搭載されたコンピュータで使用され
るセラミック多層配線基板にも有効である。このよう
に、本発明は、さまざまな回路基板に適応できるもので
ある。
にとって説明したが、本発明は、マルチチップモジュー
ルやビルアップ型プリント基板、さらにはシングルチッ
プパッケージなどにも適応できる。また、本発明の構造
は、高速なLSIが搭載されたコンピュータで使用され
るセラミック多層配線基板にも有効である。このよう
に、本発明は、さまざまな回路基板に適応できるもので
ある。
【0010】
【発明の効果】以上述べたように、本発明によれば同時
スイッチングのような最悪の条件で半導体素子がスイッ
チしたとしても、電源電位やグランド電位を安定させる
ことができ、誤動作のない信頼性の高い回路基板、半導
体モジュールを提供することができる。さらに、高周波
ノイズを電源・グランド層内部で除去してしまうため、
基板端面から外部に放射される不要な電磁波を抑制する
ことができ、近年の電磁環境問題を解決する手段として
有効である。
スイッチングのような最悪の条件で半導体素子がスイッ
チしたとしても、電源電位やグランド電位を安定させる
ことができ、誤動作のない信頼性の高い回路基板、半導
体モジュールを提供することができる。さらに、高周波
ノイズを電源・グランド層内部で除去してしまうため、
基板端面から外部に放射される不要な電磁波を抑制する
ことができ、近年の電磁環境問題を解決する手段として
有効である。
【図1】本発明の回路基板の断面図
【図2】本発明の回路基板の金属膜のシート抵抗を変化
させたときの放出される不要電磁波の電界強度を示す図
させたときの放出される不要電磁波の電界強度を示す図
【図3】従来の配線基板の断面図
【図4】スイッチングノイズのメカニズムを説明する回
路図
路図
【図5】本発明の回路基板の効果を説明するための断面
図
図
1:層間絶縁膜 2:電源層 3:グランド層 4:金属膜 5:信号配線 6:損失層 7:半導体素子のスイッチングにより電源層に流れる電
流 8:回路基板上の伝送線路 9:電源 10:グランド 11:半導体素子のスイッチングによりグランド層に流
れる電流 12:LSIの出力バッファ 13:LSIの入力バッファ 14:電源層とグランド層で形成されたコンデンサ
流 8:回路基板上の伝送線路 9:電源 10:グランド 11:半導体素子のスイッチングによりグランド層に流
れる電流 12:LSIの出力バッファ 13:LSIの入力バッファ 14:電源層とグランド層で形成されたコンデンサ
Claims (2)
- 【請求項1】電源層と、前記電源層に対向して設けられ
たグランド層と、前記電源層の両面に形成された前記電
源層よりも抵抗率が大きい金属からなる金属膜と、前記
グランド層の両面に形成された前記グランド層よりも抵
抗率が大きい金属からなる金属膜と、前記電源層と前記
グランド層を内包する絶縁層とを具備することを特徴と
する回路基板。 - 【請求項2】前記電源層と前記グランド層はCuからな
り、前記金属膜はNi、Co、Fe、Sn、Mo、W、
P、Mn、Bから選択される単層膜もしくは2種類以上
の合金膜であることを特徴とする請求項1記載の回路基
板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25154297A JPH1197810A (ja) | 1997-09-17 | 1997-09-17 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25154297A JPH1197810A (ja) | 1997-09-17 | 1997-09-17 | 回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1197810A true JPH1197810A (ja) | 1999-04-09 |
Family
ID=17224381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25154297A Pending JPH1197810A (ja) | 1997-09-17 | 1997-09-17 | 回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1197810A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326300A (ja) * | 2000-05-18 | 2001-11-22 | Nissan Motor Co Ltd | 半導体装置 |
WO2004068919A3 (en) * | 2003-01-28 | 2004-09-30 | Hewlett Packard Development Co | Printed circuit board noise attenuation using lossy conductors |
JP2006297628A (ja) * | 2005-04-15 | 2006-11-02 | Shin Etsu Polymer Co Ltd | プリント配線基板用樹脂付き金属箔およびプリント配線基板 |
JP2007067004A (ja) * | 2005-08-29 | 2007-03-15 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体集積回路装置 |
WO2007105555A1 (ja) * | 2006-03-10 | 2007-09-20 | Shin-Etsu Polymer Co., Ltd. | ノイズ抑制構造体、多層プリント回路基板およびその製造方法 |
WO2009017232A1 (ja) * | 2007-08-02 | 2009-02-05 | Shin-Etsu Polymer Co., Ltd. | 伝導ノイズ抑制構造体および配線回路基板 |
JP2009038250A (ja) * | 2007-08-02 | 2009-02-19 | Shin Etsu Polymer Co Ltd | 伝導ノイズ抑制構造体および配線回路基板 |
JP2009105322A (ja) * | 2007-10-25 | 2009-05-14 | Shin Etsu Polymer Co Ltd | 伝導ノイズ抑制構造体および配線回路基板 |
EP2222144A2 (en) | 2006-06-30 | 2010-08-25 | Shin-Etsu Polymer Co., Ltd. | Noise suppressing structure and printed wiring board |
US7986037B2 (en) | 2007-03-15 | 2011-07-26 | Hitachi, Ltd. | Low noise semiconductor device |
US8541686B2 (en) | 2006-10-10 | 2013-09-24 | Shin-Etsu Polymer Co., Ltd. | Wiring member and method for producing the same |
WO2014132610A1 (ja) * | 2013-02-27 | 2014-09-04 | 日本電気株式会社 | 配線基板、半導体装置、プリント基板及び配線基板の製造方法 |
-
1997
- 1997-09-17 JP JP25154297A patent/JPH1197810A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326300A (ja) * | 2000-05-18 | 2001-11-22 | Nissan Motor Co Ltd | 半導体装置 |
WO2004068919A3 (en) * | 2003-01-28 | 2004-09-30 | Hewlett Packard Development Co | Printed circuit board noise attenuation using lossy conductors |
US6873219B2 (en) | 2003-01-28 | 2005-03-29 | Hewlett-Packard Development Company, L.P. | Printed circuit board noise attenuation using lossy conductors |
JP2006297628A (ja) * | 2005-04-15 | 2006-11-02 | Shin Etsu Polymer Co Ltd | プリント配線基板用樹脂付き金属箔およびプリント配線基板 |
JP2007067004A (ja) * | 2005-08-29 | 2007-03-15 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体集積回路装置 |
WO2007105555A1 (ja) * | 2006-03-10 | 2007-09-20 | Shin-Etsu Polymer Co., Ltd. | ノイズ抑制構造体、多層プリント回路基板およびその製造方法 |
JP2007243007A (ja) * | 2006-03-10 | 2007-09-20 | Shin Etsu Polymer Co Ltd | ノイズ抑制構造体、多層プリント回路基板およびその製造方法 |
US8134084B2 (en) | 2006-06-30 | 2012-03-13 | Shin-Etsu Polymer Co., Ltd. | Noise-suppressing wiring-member and printed wiring board |
EP2222144A2 (en) | 2006-06-30 | 2010-08-25 | Shin-Etsu Polymer Co., Ltd. | Noise suppressing structure and printed wiring board |
US8541686B2 (en) | 2006-10-10 | 2013-09-24 | Shin-Etsu Polymer Co., Ltd. | Wiring member and method for producing the same |
TWI426830B (zh) * | 2006-10-10 | 2014-02-11 | Shinetsu Polymer Co | 雜訊抑制配線構件及其製造方法 |
US7986037B2 (en) | 2007-03-15 | 2011-07-26 | Hitachi, Ltd. | Low noise semiconductor device |
JP2009038250A (ja) * | 2007-08-02 | 2009-02-19 | Shin Etsu Polymer Co Ltd | 伝導ノイズ抑制構造体および配線回路基板 |
WO2009017232A1 (ja) * | 2007-08-02 | 2009-02-05 | Shin-Etsu Polymer Co., Ltd. | 伝導ノイズ抑制構造体および配線回路基板 |
US8416029B2 (en) | 2007-08-02 | 2013-04-09 | Shin-Etsu Polymer Co., Ltd. | Transmission noise suppressing structure and wiring circuit board |
JP2009105322A (ja) * | 2007-10-25 | 2009-05-14 | Shin Etsu Polymer Co Ltd | 伝導ノイズ抑制構造体および配線回路基板 |
WO2014132610A1 (ja) * | 2013-02-27 | 2014-09-04 | 日本電気株式会社 | 配線基板、半導体装置、プリント基板及び配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4404252B2 (ja) | 高速性能を有する印刷回路基板とその製造方法 | |
JP2877132B2 (ja) | 多層プリント基板とその製造方法 | |
US6995322B2 (en) | High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same | |
US3740678A (en) | Strip transmission line structures | |
JP2004235650A (ja) | ラミネート・キャリアを有する積層チップ電子パッケージとその製造方法 | |
JP2011139083A (ja) | 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体 | |
JP2004327690A (ja) | プリント配線基板 | |
US20040211590A1 (en) | Multilayer printed wiring board and integrated circuit using the same | |
WO2002091515A1 (en) | Transmission line type components | |
US6873219B2 (en) | Printed circuit board noise attenuation using lossy conductors | |
JP3698896B2 (ja) | 給電系インピーダンス低減方法および回路基板ならびに電子機器 | |
JPH1197810A (ja) | 回路基板 | |
JP2006108644A (ja) | スルーホールのスタブを減少した高速回路基板とその製造方法、およびこの基板を使用した情報処理システム | |
US5184210A (en) | Structure for controlling impedance and cross-talk in a printed circuit substrate | |
WO2003043085A2 (en) | Electronic device carrier adapted for transmitting high frequency signals | |
JPH10163636A (ja) | 多層プリント基板及びその製造方法 | |
JP2004015534A (ja) | クロストーク抑制部材及びデジタル信号伝送線路 | |
US20200245463A1 (en) | Capacitor-embedded substrate and electronic apparatus | |
JP3048205B2 (ja) | マルチチップモジュール | |
JP4309433B2 (ja) | 半導体装置 | |
JP4213529B2 (ja) | 積層モジュール基板及びその製造方法並びに半導体ic搭載モジュール | |
JP2001024334A (ja) | 多層プリント回路基板 | |
JPH06152137A (ja) | 多層プリント板構造 | |
JPH11220056A (ja) | 配線基板及び半導体装置並びに電子装置 | |
JP4599678B2 (ja) | 多層プリント回路基板 |