TWI426830B - 雜訊抑制配線構件及其製造方法 - Google Patents

雜訊抑制配線構件及其製造方法 Download PDF

Info

Publication number
TWI426830B
TWI426830B TW096138002A TW96138002A TWI426830B TW I426830 B TWI426830 B TW I426830B TW 096138002 A TW096138002 A TW 096138002A TW 96138002 A TW96138002 A TW 96138002A TW I426830 B TWI426830 B TW I426830B
Authority
TW
Taiwan
Prior art keywords
noise suppression
layer
copper foil
wiring member
organic polymer
Prior art date
Application number
TW096138002A
Other languages
English (en)
Other versions
TW200830947A (en
Inventor
Toshiyuki Kawaguchi
Kazutoki Tahara
Tsutomu Saga
Mitsuaki Negishi
Original Assignee
Shinetsu Polymer Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Polymer Co filed Critical Shinetsu Polymer Co
Publication of TW200830947A publication Critical patent/TW200830947A/zh
Application granted granted Critical
Publication of TWI426830B publication Critical patent/TWI426830B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234Resistors or by disposing resistive or lossy substances in or near power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0215Metallic fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0326Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Description

雜訊抑制配線構件及其製造方法
本發明係有關用以構成印刷配線基板之雜訊抑制配線構件及其製造方法。
本案係對2006年10月10日申請之日本國特許出願第2006-276303號以及2006年10月10日申請之日本國特許出願第2006-276304主張優先權,並將其內容援用於此。
近年來,進入無所不在(ubiquitous)社會,在資訊處理機器、通訊機器等,尤其在電腦、行動電話、遊戲機器等中,微處理器(MPU)之高速化、多功能化、複合化、以及記憶體等記錄裝置之高速化係正在進行。
可是,從該等機器放射之雜訊、或機器內導體傳導之雜訊所帶來之本身或其他電子機器、零件的誤動作,以及對人體的影響係造成問題。以該等雜訊而言,有安裝有MPU、電子零件等之印刷配線基板內之導體的阻抗不一致所造成的雜訊;導體間之串擾(cross talk)所造成的雜訊;以及因MPU等半導體元件之同時開關(switch)所造成之電源層與地線層(ground layer)的層間共振所誘發之雜訊等。
以抑制該等雜訊之印刷配線基板而言,係已知有下述印刷配線基板。
(1)在銅箔構成之電源層以及地線層之兩面,形成電阻率較銅箔大之金屬構成之金屬膜的印刷配線基板(專利文獻1)。
(2)在銅箔構成之電源層以及地線層之兩面,形成含有導電性物質,且相對於印刷配線基板具有垂直方向之異方導電性之膜的印刷配線基板(專利文獻2)。
(3)具有電源層與地線層之平行平板構造的印刷配線基板,電源層或地線層係將電阻性導體膜與電子零件電流供給圖案一體化者;電阻性導體膜的厚度係為電子零件電流供給圖案之1/10以下的印刷配線基板(專利文獻3)。
在(1)之印刷配線基板中,被認為可使流動於銅箔表面之高頻渦電流衰減,即使半導體元件引發同時開關,亦可使電源電位等安定化,而可抑制不想要之雜訊的放射。另外,為了將流動於導體表面(表皮)之高頻電流(表皮電流)藉由與表皮深度相同程度之數μm的金屬膜予以衰減,雖要依據對象之高頻電流的頻率,但需要具備相當高電阻率的材料。可是無法取得如此材料,在(1)的印刷配線基板,無法獲得充分的雜訊抑制效果。
在(2)的印刷配線基板中,亦被認為同樣地可使射頻渦電流衰減。可是,將異方導電性膜形成為具有與表皮深度同等以上之銅箔的表面粗度,其步驟係為複雜。此外,在(2)的印刷配線基板,無法獲得充分的雜訊抑制效果。
在(3)的印刷配線基板中,亦被認為可抑制電磁干擾(EMI)。可是,為了將電阻性導體膜與電子零件電流供給圖案一體化,不得不在電阻性導體膜上電鍍形成電子零件電流供給圖案,其步驟係為複雜,製造費時。
[專利文獻1]日本國特開平11-97810號公報[專利文獻2]日本國特開2006-66810號公報[專利文獻3]日本國特開2006-49496號公
因此本發明之目的在於提供一種雜訊抑制配線構件及可有效地製造該配線構件之製造方法,該配線構件係藉由抑制同時開關所造成之電源層與地線層間的共振,可使電源電位安定化,而可抑制不想要之雜訊的放射。
本發明之第1態樣的配線構件,係具有:銅箔;雜訊抑制層,其包含金屬材料或導電性陶瓷,厚度為5至200nm;有機高分子薄膜,其設置於上述銅箔與上述雜訊抑制層間;以及絕緣性接著劑層,其設置於上述銅箔與上述有機高分子薄膜間。
在第1態樣的雜訊抑制配線構件中,上述有機高分子薄膜之厚度與上述絕緣性接著劑層之厚度的總合係以3至30 μm為佳。
本發明之第2態樣的雜訊抑制配線構件,係具有:銅箔;有機高分子薄膜;雜訊抑制層,其設置於上述銅箔與上述有機高分子薄膜間,包含金屬材料或導電性陶瓷,厚度為5至200nm;絕緣性接著劑層,其設置於上述銅箔與上述雜訊抑制層間。
在第2態樣的配線構件中,上述絕緣性接著劑層的厚度係以1至25 μm為佳。
上述雜訊抑制層,係以具有被部分性去除之圖案為佳。
上述有機高分子薄膜的厚度,係以1至20 μm為佳。
本發明之配線構件的製造方法,為上述第1態樣之配線構件的製造方法,該製造方法係具備下述(a)步驟、(b)步驟、以及(c)步驟:(a)將金屬材料或導電性陶瓷予以物理性地蒸鍍在有機高分子薄膜上而形成雜訊抑制層的步驟;(b)使用絕緣性接著劑將銅箔與有機高分子薄膜貼合的步驟;以及(c)去除雜訊抑制層之一部分的步驟。
上述步驟,係以依序進行(a)步驟、(b)步驟、以及(c)步驟為佳。
或者是,上述步驟,係以依序進行(a)步驟、(c)步驟、以及(b)步驟為佳。
或者是,上述步驟,係以依序進行(b)步驟、(a)步驟、以及(c)步驟為佳。
此外,本發明之配線構件的製造方法,為上述第2態樣之配線構件的製造方法,該製造方法係具備下述(a)步驟、(c)步驟、以及(b')步驟,且依序進行(a)步驟、(c)步驟、以及(b')步驟:(a)將金屬材料或導電性陶瓷予以物理性地蒸鍍在有機高分子薄膜上而形成雜訊抑制層的步驟;(c)去除雜訊抑制層之一部分的步驟;以及(b')使用絕緣性接著劑將銅箔與雜訊抑制層貼合的步驟。
本發明之配線構件,係藉由抑制在印刷配線基板中同時開關所造成之電源層與地線層間的共振,可使電源電位安定化,而可抑制不想要之雜訊的放射。
根據本發明之配線構件的製造方法,係可效率優良地製造雜訊抑制配線構件,該雜訊抑制配線構件係藉由抑制在印刷配線基板中同時開關所造成之電源層與地線層間的共振,可使電源電位安定化,而可抑制不想要之雜訊的放射。
<第1態樣之配線構件>
第1圖係顯示本發明第1態樣之配線構件的剖面圖。配線構件10,係具有:銅箔11;設於銅箔11上之絕緣性接著劑層12;設於絕緣性接著劑層12上之有機高分子薄膜13;以及形成於有機高分子薄膜13表面之雜訊抑制層14。
(銅箔)以銅箔11而言,可舉出電解銅箔、壓延銅箔。
通常,為了使銅箔表面與絕緣性接著劑層12之接著性變好,而藉由使細微銅粒附著於表面等予以粗面化處理。銅箔11之表面粗度Rz係以0.5至8 μm為佳,1至5 μm為較佳。銅箔11之表面粗度Rz只要在8 μm以下,即使薄薄地形成絕緣性接著劑層12,亦不容易在絕緣性接著劑層12產生因銅箔11之表面凹凸造成的針孔等缺陷。表面粗度Rz係為JIS B 0601-1994所規定之十點平均粗度Rz。
以銅箔11而言,係以電解銅箔為尤佳。電解銅箔係為利用電解反應將銅在陰極的迴轉鼓表面析出,而從迴轉鼓剝離所得者。與鼓接觸的面,係成為轉印鼓之表面狀態的平滑面。另一方面,銅電解析出之面的形狀,係由於析出之銅的結晶成長速度在各結晶面不同而成為粗面,成為適合和其他絕緣性樹脂層(圖示省略)貼合的面。
銅箔11的厚度係以3至50μm為佳。
關於銅箔11,為了使配線構件10製造時之處理性提升,亦可在未形成絕緣性接著劑層12的面上,具有由其他銅箔、其他有機高分子薄膜等構成之可剝離的保護層或是補強層。
(絕緣性接著劑層)
絕緣性接著劑層12係為由絕緣性接著劑所構成之層。
以絕緣性接著劑而言,以能承受印刷配線基板製造時的加熱且具有印刷配線基板所要求之耐熱性、耐濕性者為佳,此外,以電容率、介電損耗(dielectric loss tangent)等於印刷配線基板之設計視為必要之特性值為既知者為佳。以該絕緣性接著劑而言,可舉出聚醯亞胺樹脂、環氧樹脂、雙馬來醯亞胺三(bismaleimide-triazine)樹脂、聚四氟乙烯、聚苯醚(polyphenylene ether)等。
以絕緣性接著劑而言,通常使用環氧樹脂。環氧樹脂亦可因應需要含有硬化劑、硬化促進劑、可撓性賦予劑等。
以環氧樹脂而言,係可舉出雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂、酚醛(novolac)型環氧樹脂、甲酚酚醛型環氧樹脂、脂環式環氧樹脂、溴化環氧樹脂、環氧丙基胺型環氧樹脂等。環氧樹脂的量係在絕緣性接著劑100質量%中,以20至80質量%為佳。
以硬化劑而言,可舉出二氰二醯胺、咪唑類、芳族胺等胺類;雙酚A、溴化雙酚A等酚類;酚酚醛(phenol novolac)樹脂、甲酚酚醛樹脂等酚醛類;以及鄰苯二甲酐等酐類。
以硬化促進劑而言,可舉出3級胺、咪唑系硬化促進劑、尿素系硬化促進劑等。
以可撓性賦予劑而言,可舉出聚醚碸樹脂、芳族聚醯胺樹脂、彈性樹脂等。
以芳族聚醯胺樹脂而言,可舉出藉由芳族二胺與二羧酸縮聚合所合成者。以芳族二胺而言,可舉出4,4'-二胺基二苯基甲烷、3,3'-二胺基二苯基碸、間二甲苯二胺、3,3'-氧聯二苯胺(3,3'-oxydianiline)等。以二羧酸而言,可舉出鄰苯二甲酸、異苯二甲酸、對苯二甲酸、反丁烯二酸等二羧酸。
以彈性樹脂而言,可舉出天然橡膠、苯乙烯-丁二烯橡膠、丁二烯橡膠、丁基橡膠、乙烯-丙烯橡膠等。為了確保絕緣性接著劑層12之耐熱性,亦可併用腈橡膠、氯丁二烯橡膠、聚矽氧橡膠(silicone rubber)、聚胺酯橡膠等。以腈橡膠而言,以端羧基丁二烯丙烯腈橡膠(CTBN,即carboxyl-terminated butadiene nitrile rubber)為佳。
絕緣性接著劑層12之厚度,係在有機高分子薄膜13之厚度與絕緣性接著劑層12之厚度的總合為3至30 μm的範圍內,以與有機高分子薄膜13之厚度的平衡來決定。若絕緣性接著劑層12太薄,則接著力會變弱。若絕緣性接著劑層12太厚,則變得容易在乾燥後產生微孔隙、微裂縫等缺陷。該缺陷非常小,非常難確認發生部位。此外,若絕緣性接著劑層12太厚,由於變得容易在配線構件10產生捲曲,而有必要調整絕緣性接著劑層12的可撓性。另外,若提升可撓性,則絕緣性接著劑層12的表面硬度容易變低,而容易產生因擦傷造成的針孔,故必須注意。
(有機高分子薄膜)有機高分子薄膜13與藉由塗佈而形成的絕緣性接著劑層12相比,微孔隙等的缺陷較少,絕緣性高。
以有機高分子薄膜13而言,以具有與絕緣性接著劑相同之耐熱性、耐濕性者為佳。此外,以電容率、介電損耗等在印刷配線基板之設計被認為必要的特性值為既知者為佳。
以有機高分子薄膜13而言,可舉出聚醯亞胺薄膜、聚醯胺醯亞胺薄膜、聚醚碸薄膜、聚苯碸薄膜、聚對苯二甲酸乙二酯薄膜、聚萘二甲酸乙二酯薄膜、聚對苯二甲醯對苯二胺(PPTA,即poly(p-phenylene terephthalamide))薄膜等,而從機械性特性優良、即使製成較薄的膜其處理性亦為優良的觀點來看,以聚對苯二甲醯對苯二胺薄膜為尤佳。
關於有機高分子薄膜13,為了提升配線構件10製造時的處理性,亦可在與銅箔11貼合前,以可剝離之剝離薄膜、補強板等予以支撐。
有機高分子薄膜13之厚度,係以1至20 μm為佳。有機高分子薄膜13的厚度只要在1 μm以上,處理性以及絕緣性即為優良。有機高分子薄膜13的厚度只要在20 μm以下,雜訊抑制層14與銅箔11的電磁結合會變強,而獲得充分的雜訊抑制效果。此外,有機高分子薄膜13的厚度只要在20 μm以下,由於可將絕緣性接著劑層12加厚,故銅箔11與有機高分子薄膜13的接著強度變強。
有機高分子薄膜13之厚度與絕緣性接著劑層12之厚度的總合,係以3至30 μm為佳。該總合的厚度只要在3 μm以上,則充分地維持銅箔11與雜訊抑制層14的絕緣性,抑制銅箔11與雜訊抑制層14的短路,而可獲得充分的雜訊抑制效果。此外,該總合厚度只要在3 μm以上,則在藉由蝕刻將銅箔11進行圖案加工時,不會因蝕刻而使雜訊抑制層14受到侵蝕。該總合厚度只要在30 μm以下,便可薄化具備配線構件10之印刷配線基板。此外,該總合厚度只要在30 μm以下,則藉由雜訊抑制層14與銅箔11之接近,使雜訊抑制層14與銅箔11之電磁結合變強,而獲得充分的雜訊抑制效果。
(雜訊抑制層)雜訊抑制層14係為包含金屬材料或導電性陶瓷,且厚度為5至200nm的薄膜。
雜訊抑制層14的厚度只要在5nm以上,即可獲得充分的雜訊抑制效果。另一方面,若雜訊抑制層14的厚度超過200nm,則會使後述之微簇(microcluster)成長,而形成由金屬材料等構成之均質的薄膜,使表面電阻變小,金屬反射增強,雜訊抑制效果亦變小。
雜訊抑制層14的厚度,係以雜訊抑制層之膜厚方向剖面的高解析穿透型電子顯微鏡影像為基礎,在電子顯微鏡影像上測定5處的雜訊抑制層厚度,並藉由平均求得。
第2圖係為觀察雜訊抑制層表面的場發射掃瞄式電子顯微鏡影像。第3圖係為該圖的示意圖。雜訊抑制層14係被觀察為複數之微簇15的集合體。在微簇15間有物理性的缺陷而非為均質的薄膜。
為不均質之薄膜的事實,係可從由雜訊抑制層14之表面電阻的實測值換算之體積電阻率R1 (Ω.cm)與金屬材料(或者是導電性陶瓷)之體積電阻率R0 (Ω.cm)(文獻值)的關係來確認。亦即,在體積電阻率R1 與體積電阻率R0 滿足0.5≦log R1 -log R0 ≦3時,係發揮優秀的雜訊抑制效果。
雜訊抑制層14的表面電阻係以50至500 Ω為佳。雜訊抑制層14的表面電阻係如以下方式測定。
使用在石英玻璃上將金等蒸鍍而形成之2根的薄膜金屬電極(長10mm、寬5mm、電極間距離10mm),在該電極上放置被測定物,並以大小為10mm×20mm之50kg的重量壓住,以1mA以下的測定電流來測定電極間的電阻。以該值為表面電阻。
以金屬材料而言,可舉出強磁性金屬、常磁性金屬。以強磁性金屬而言,可舉出鐵、羰基鐵、Fe-Ni、Fe-Co、Fe-Cr、Fe-Si、Fe-Al、Fe-Cr-Si、Fe-Cr-Al、Fe-Al-Si、Fe-Pt等鐵合金;鈷、鎳;該等之合金等。以常磁性金屬而言,可舉出金、銀、銅、錫、鉛、鎢、矽、鋁、鈦、鉻、鉭、鉬、該等之合金、非晶合金、與強磁性金屬之合金等。在該等中,從對氧化具抵抗力之點來看,以鎳、鐵鉻合金、鎢、鉻、鉭、貴金屬為佳。另外,由於貴金屬為高價,故在實用性上以鎳、鎳鉻合金、鐵鉻合金、鎢、鉻、鉭為佳,而以鎳或鎳合金為尤佳。
以導電性陶瓷而言,可舉出金屬與從硼、碳、氮、矽、磷、以及硫所成群組中選出1種以上的元素所構成的合金、金屬間化合物、固熔體等。具體而言,可舉出氮化鎳、氮化鈦、氮化鉭、氮化鉻、碳化鈦、碳化矽、碳化鉻、碳化釩、碳化鋯、碳化鉬、碳化鎢、硼化鉻、硼化鉬、矽化鉻、矽化鋯等。
關於導電性陶瓷,由於體積電阻率較金屬高,故含有導電性陶瓷之雜訊抑制層係不具有特定的共鳴頻率,而具有將發揮雜訊抑制效果之頻率予以廣帶域化、且保存安定性高等優點。導電性陶瓷係藉由使用含有從氮、碳、矽、硼、磷、以及硫所成群組中選出1種以上之元素的氣體作為後述物理性蒸鍍法之反應性氣體,而可容易地獲得。
(接著促進層)為了提升銅箔11與絕緣性接著劑層12的密著性,亦可在銅箔11與絕緣性接著劑層12間設置接著促進層(圖示省略)。
接著促進層係為藉由在銅箔11上塗佈接著促進劑而形成之層。以接著促進劑而言,可列舉矽烷系耦合劑、或者是鈦酸酯系耦合劑。
以矽烷系耦合劑而言,可舉出乙烯基三乙氧基矽烷、乙烯基三(2-甲氧基乙氧基)矽烷、3-甲基丙烯醯氧基丙基三甲氧基矽烷、3-環氧丙氧基丙基三甲氧基矽烷、2-(3,4-環氧環己基)乙基三甲氧基矽烷、N-2-(胺基乙基)3-胺基丙基三甲氧基矽烷、N-2-(胺基乙基)3-胺基丙基甲基二甲氧基矽烷、3-胺基丙基三甲氧基矽烷、N-苯基-3-胺基丙基三甲氧基矽烷、3-巰基丙基三甲氧基矽烷、3-氯丙基三甲氧基矽烷等。
以鈦酸酯系耦合劑而言,可舉出異丙基三異硬脂醯基鈦酸酯、異丙基參(焦磷酸二辛酯)鈦酸酯、異丙基三(N-胺基乙基-胺基乙基)鈦酸酯、四辛基雙(二-磷酸十三酯)鈦酸酯、雙(焦磷酸二辛酯)氧基乙酸酯鈦酸酯、雙(焦磷酸二辛酯)伸乙基鈦酸酯、異丙基三辛醯基鈦酸酯、異丙基二甲基丙烯醯基異硬脂醯基鈦酸酯、異丙基異硬脂醯基二丙烯醯基鈦酸酯、四異丙基雙(磷酸二辛酯)鈦酸酯等。
以接著促進劑而言,通常使用3-環氧丙氧基丙基三甲氧基矽烷,而在將銅箔11與絕緣性接著劑層12的剝離強度提升至1.0kgf/cm以上的情形,以3-巰基丙基三甲氧基矽烷為佳。
(第1態樣之配線構件的製造方法)以第1圖所示之配線構件的製造方法而言,可大略分為下述2種方法。
(I)將金屬材料或導電性陶瓷予以物理性地蒸鍍在有機高分子薄膜13上而形成雜訊抑制層14後,使用絕緣性接著劑貼合銅箔11與有機高分子薄膜13的方法。
在該方法中,由於在預先於有機高分子薄膜13上形成雜訊抑制層14後,以絕緣性接著劑貼合銅箔11與該有機高分子薄膜13(雜訊抑制層14設置之面的背面),故在雜訊抑制層14形成後所形成之絕緣性接著劑層12中無金屬離子等之侵入,而可高度維持雜訊抑制層14與銅箔11間的絕緣性。
(II)使用絕緣性接著劑貼合銅箔11與有機高分子薄膜13後,將金屬材料或導電性陶瓷予以物理性地蒸鍍在有機高分子薄膜13上而形成雜訊抑制層14的方法。
以(I)的方法而言,可進一步舉出下述2種方法。
(I-1)將下述(a)步驟、(b)步驟、以及(c)步驟依該順序進行的方法。
(I-2)將下述(a)步驟、(c)步驟、以及(b)步驟依該順序進行的方法。
(a)將金屬材料或導電性陶瓷予以物理性地蒸鍍在有機高分子薄膜13上而形成雜訊抑制層14,獲得設有雜訊抑制層14之有機高分子薄膜13的步驟;(b)使用絕緣性接著劑貼合銅箔11與有機高分子薄膜13,而將絕緣性接著劑層12設置於銅箔11與有機高分子薄膜13間的步驟;以及(c)去除雜訊抑制層之一部分的步驟。
(a)步驟:藉由將金屬材料或導電性陶瓷非常薄地予以物理性地蒸鍍在微裂縫等缺陷稀少的有機高分子薄膜13上,而形成由微簇構成之非均質薄膜構成之雜訊抑制層14。
物理性蒸鍍法係在真空的容器中將靶材(target)(金屬材料或導電性陶瓷)以某種方法予以氣化,並將氣化之金屬材料等沉積在放置於附近之基材(有機高分子薄膜13)上的方法。因靶材之氣化方法的不同,而分為蒸發系與濺鍍系。以蒸發系而言,可舉出電子束(EB)蒸鍍法、離子鍍覆法(ion plating)。以濺鍍系而言,可舉出射頻濺鍍法、磁控濺鍍法、對向靶材型磁控濺鍍法、離子注入法等。
電子束蒸鍍法係由於蒸發粒子的能量小至1eV,而使基材的傷害少。此外,雖然雜訊抑制層14容易成為多孔而使雜訊抑制層14之強度有不足的傾向,但雜訊抑制層14的體積電阻會變高。
根據離子鍍覆法,由於氬氣以及蒸發粒子的離子係予被加速而衝撞基材,而較電子束蒸鍍法之能量大,粒子能量成為1keV左右,可獲得吸附力強之雜訊抑制層14。可是,無法避免被稱為微滴(droplet)之微米級粒子的附著,而有放電停止的疑慮。
磁控濺鍍法係靶材的利用效率低者,但由於藉由磁場影響而產生強力電漿而使成長速度變快,粒子能量係高至數十eV。射頻濺鍍法係可使用導電性低之靶材。
磁控濺鍍法中的對向靶材型磁控濺鍍法,係使電漿產生於對向之靶材間,藉由磁場將電漿封入,並將基材置於對向之靶材間之外,從而為以不受電漿傷害之狀態將金屬材料予以堆積在基材上的方法。因此,具有不會將基材上之金屬材料等再濺鍍、成長速度更快、以及被濺鍍之金屬原子不會衝突緩和等特徵,而可形成與靶材組成物具有相同組成之緻密的微簇。
在物理性的蒸鍍法中,亦可使用含有從氮、碳、矽、硼、磷、以及硫所成群組中選出1種以上之元素的氣體作為反應氣體。
(b)步驟:在製造第1圖所示之配線構件時,以使有機高分子薄膜13之設有雜訊抑制層14之面的背面(非蒸鍍面)接觸絕緣性接著劑的方式,使用絕緣性接著劑貼合銅箔11與有機高分子薄膜13。
絕緣性接著劑係以溶液狀態被塗佈至銅箔11或有機高分子薄膜13之設有雜訊抑制層14之面的背面。藉由將被塗佈之薄膜乾燥,形成半硬化狀態之絕緣性接著劑層12。絕緣性接著劑層12係可於離型薄膜上形成,並轉印於銅箔11或有機高分子薄膜13,亦可於離型薄膜上形成,並從離型薄膜剝離而作為單獨的絕緣性接著劑片來使用。
塗佈係使用刮刀式塗佈機(doctor knife coater)、點塗機(comma coater)、輥塗機、凹版印刷塗佈機、模具塗佈機(die coater)等來進行。
銅箔11與設有雜訊抑制層之有機高分子薄膜的貼合,係藉由在銅箔11或有機高分子薄膜13形成半硬化狀態的絕緣性接著劑層12後,將銅箔11與有機高分子薄膜13隔介絕緣性接著劑層12重疊、加壓以及加熱而進行。加壓以及加熱係使用熱輥層壓機、真空加熱加壓機等進行。
(c)步驟:在(c)步驟中,雜訊抑制層14係如第4圖所示,予以加工為期望的圖案。此時,亦可形成穿通孔(through hole)等之反通孔(anti via)。在第4圖中,白色部分係為經加工之雜訊抑制層14,黑色部分係為露出於表面之有機高分子薄膜13。
雜訊抑制層14係可藉由通常之濕式法(濕式蝕刻法)、乾式法(電漿蝕刻法、雷射剝離法(laser ablation))等加工成期望的圖案,從不需要洗淨、乾燥等步驟,又無須擔心污染的觀點,以乾式法為佳。
在雷射剝離法中使用之雷射的波長,係配合雷射的種類(二氧化碳、亞格雷射、準分子雷射)、雜訊抑制層14的特性等而適當地選擇。此外,不供給達雷射剝離為止的能量、而偏移焦點或將能量減弱,在避免有機高分子薄膜13之傷害上係為重要,而藉由將對象區域瞬間性地加熱,將有機高分子薄膜13的表面予以熔解,從而使雜訊抑制層14的微簇活性化並凝集,且藉此可將相鄰的微簇間完全地絕緣化。以使用於雷射剝離的裝置而言,可使用雷射蝕刻裝置、或者是使用了鹵素燈等的集光加熱型裝置等。
此外,以(II)的方法而言,可舉出依順序具有(b)步驟、(a)步驟、以及(c)步驟的方法。
(b)步驟:與上述(I)的方法相同地,絕緣性接著劑係以溶液狀態被塗佈至銅箔11或有機高分子薄膜13。藉由將被塗佈之薄膜乾燥,而形成半硬化狀態之絕緣性接著劑層12。絕緣性接著劑層12係可於離型薄膜上形成,並轉印於銅箔11或有機高分子薄膜13,亦可於離型薄膜上形成,並從離型薄膜剝離而作為單獨的絕緣性接著劑片來使用。
塗佈係使用刮刀式塗佈機、點塗機、輥塗機、凹版印刷塗佈機、模具塗佈機等進行。
銅箔11與有機高分子薄膜13的貼合,係藉由在銅箔11或有機高分子薄膜13形成半硬化狀態的絕緣性接著劑層12後,將銅箔11與有機高分子薄膜13隔介絕緣性接著劑層12重疊、加壓以及加熱而進行。加壓以及加熱係使用熱輥層壓機、真空加熱加壓機等進行。
(a)步驟:與上述(I)的方法相同地,藉由在微裂縫等缺陷稀少的有機高分子薄膜13上將金屬材料或導電性陶瓷非常薄地予以物理性蒸鍍,而形成由微簇構成之非均質薄膜所構成之雜訊抑制層14。關於物理性蒸鍍法等,由於與上述(I)的方法相同,故在此省略。
(c)步驟:與上述(I)的方法相同地,雜訊抑制層14係如第4圖所示,經加工為期望的圖案。
<第2態樣之配線構件>
第5圖係顯示本發明之第2態樣之配線構件的剖面圖。配線構件10'係具有:銅箔11;有機高分子薄膜13;雜訊抑制層14,其形成於有機高分子薄膜13的表面;以及絕緣性接著劑層12,其設置於銅箔11與雜訊抑制層14間。以下,僅就與上述第1態樣之配線構件的不同點進行說明。
關於第5圖的配線構件10',由於在有機高分子薄膜13與銅箔11間存在有雜訊抑制層14,而為被保護狀態,故對於處理時的傷害或製造印刷配線基板時預浸體(prepreg)流動造成的剪應力(shearing stress)具有抵抗力。
在第5圖之配線構件10'中之絕緣性接著劑層12的厚度,係以1至25 μm為佳。絕緣性接著劑層12的厚度只要在1 μm以上,便充分地維持銅箔11與雜訊抑制層14的絕緣性,使銅箔11與雜訊抑制層14的短路被抑制,而獲得充分的雜訊抑制效果。絕緣性接著劑層12的厚度只要在25 μm以下,便可薄化具備配線構件10'之印刷配線基板。此外,絕緣性接著劑層12的厚度只要在25 μm以下,因雜訊抑制層14與銅箔11接近,使雜訊抑制層14與銅箔11的電磁結合變強,而可獲得充分的雜訊抑制效果。
(第2態樣之配線構件的製造方法)第5圖的配線構件10'係可藉由以下(I-2')的方法製造。在(I-2')的方法中,(a)步驟、(c)步驟、以及(b')步驟係依該順序予以進行。
在(a)步驟中,與前述第1態樣之配線構件的製造方法相同地,藉由將金屬材料或導電性陶瓷予以物理性地蒸鍍在有機高分子薄膜13上,而在有機高分子薄膜13上形成由微簇構成之非均質薄膜所構成之雜訊抑制層14。
在(c)步驟中,與前述第1態樣之配線構件的製造方法相同地,去除雜訊抑制層14之一部分,而予以加工為期望之圖案。
在(b')步驟中,使用絕緣性接著劑貼合銅箔11與雜訊抑制層14,絕緣性接著劑層12係形成於銅箔11與雜訊抑制層14間。
如此,在(I-2')的方法中,由於預先設置於有機高分子薄膜13上且一部分被去除之雜訊抑制層14與銅箔11係使用絕緣性接著劑貼合,故不會有金屬離子等侵入至雜訊抑制層14形成後所形成之絕緣性接著劑層12中的情事,而可高度維持雜訊抑制層14與銅箔11間的絕緣性。
<印刷配線基板>本發明之配線構件係使用於印刷配線基板。配線構件中之銅箔,在印刷配線基板中,係為訊號配線層、電源層、或是地線層。為了充分地發揮雜訊抑制效果,配線構件中之銅箔係以電源層或者是地線層為佳,以電源層為較佳。此外,為了充分地發揮雜訊抑制效果,以在電源層與地線層間配置雜訊抑制層為佳。
第6圖係顯示使用第1圖之配線構件10的印刷配線基板之一例的剖面圖,第7圖係顯示使用第5圖之配線構件10'的印刷配線基板之一例的剖面圖。印刷配線基板20係從上依序為經圖案加工之訊號配線層21、幾乎涵蓋印刷配線基板整面之地線層22、電源層23,且經圖案加工之訊號配線層21係為隔介絕緣層24而積層者。另外,雖未圖示,但上下之訊號配線層21係藉由穿通孔等而有一部分連接著。
電源層23係為配線構件10或10'之銅箔11。
在第6圖之電源層23的地線層22側,係隔介絕緣性接著劑層12、有機高分子薄膜13,設置有與地線層22幾乎相同大小的雜訊抑制層14。
在第7圖之電源層23的地線層22側,係以被絕緣性接著劑層12與有機高分子薄膜13包夾的狀態,設置有與地線層22幾乎相同大小的雜訊抑制層14。
此外,電源層23係被2分割,被分割之電源層23彼此絕緣。
印刷配線基板20係例如以下述方式予以製造。
在配線構件10或10'與其他銅箔間,形成有包夾著將環氧樹脂含浸於玻璃纖維等所成之預浸體並使其硬化的絕緣性接著劑層24,且將配線構件10或10'之銅箔11作為電源層23,其他的銅箔作為地線層22。
接著,藉由微影(photolithography)法等,於配線構件10或10'之銅箔11以成為期望之形狀(2分割圖案)之方式施以蝕刻。此時,由於絕緣性接著劑層12以及有機高分子薄膜13係對蝕刻液具有耐性,故雜訊抑制層14係於蝕刻時不受損傷而存在。將銅箔以預浸體(絕緣接著劑層24)貼合在電源層23以及地線層22的兩外表面而成為訊號配線層21。
由於以上說明之本發明的配線構件係具有:銅箔;雜訊抑制層,其包含金屬材料或導電性陶瓷,厚度為5至200nm;有機高分子薄膜;以及絕緣性接著劑層,其設置於上述銅箔與上述雜訊抑制層間;故藉由抑制因同時開關所造成之電源層與地線層間的共振,而可將電源電位安定化,可抑制不想要之雜訊的放射。該配線構件係為內部絕緣性高,且高品質之印刷配線基板用之配線構件。
此外,根據本發明之配線構件的製造方法,可有效率地製造該配線構件。此外,可高度維持雜訊抑制層14與銅箔11間的絕緣性。
實施例
(雜訊抑制層的厚度)使用日立製作所社製之穿透型電子顯微鏡H9000NAR觀察雜訊抑制層的剖面,並測定5處之雜訊抑制層的厚度進行平均。
(表面電阻)使用在石英玻璃上將金等蒸鍍而形成之2根的薄膜金屬電極(長10mm、寬5mm、電極間距離10mm),於該電極上放置被測定物,並於被測定物上以大小為10mm×20mm之50kg的重量壓住,以1mA以下的測定電流來測定電極間的電阻。以該值作為表面電阻。
(絕緣性)使用東亞DKK社製之超絕緣計SM-8210,施加50V之測定電壓,測定銅箔與雜訊抑制層間的電阻,並評估絕緣性。
(雜訊抑制效果)製作由地線層與電源層構成之2層基板,在電源層的兩末端搭載連結至電源層與地線層之SMA連接器,並使用連接至該連接器之網路分析儀(Anritsu社製,37247D)藉由散射參數法測定S21(穿透耗損量,單位:dB),確認S21參數的共振狀態。在有雜訊抑制效果的情形,共振頻率之耗損量變大,顯示耗損量與頻率的曲線變平滑。
〔實施例1〕
在厚4 μm之聚對苯二甲醯對苯二胺薄膜(帝人ADVANCED FILM社製,登錄商標:Aramica)之單面上的整面,以電子束蒸鍍法蒸鍍鉻金屬,形成厚15nm之雜訊抑制層,而獲得附有雜訊抑制層之薄膜。以高解析穿透型電子顯微鏡觀察雜訊抑制層之表面,確認為如第2圖所示之不均質的薄膜。雜訊抑制層之表面電阻係為89 Ω。
將雙酚A型環氧樹脂(Japan Epoxy Resins社製,1001)43.5質量份、端羧基丁二烯丙烯腈橡膠(日本ZEON社製,登錄商標:Nipol 1072)35.5質量份溶解於甲基乙基酮,接著加入咪唑系硬化促進劑(四國化成社製,登錄商標:Curezol 2E4MZ)0.2質量份,調製8質量%之樹脂組成物的清漆(varnish)。
在一邊表面(平滑面)之表面粗度Rz為3.4 μm、厚18 μm、寬500mm、長500mm之電解銅箔的平滑面上,以輥塗機塗佈清漆並進行乾燥,形成厚7 μm之半硬化狀態的絕緣性接著劑層。
以使附有雜訊抑制層薄膜之聚對苯二甲醯對苯二胺薄膜(非蒸鍍面)接觸絕緣性接著劑層的方式,將銅箔與附有雜訊抑制層之薄膜隔介絕緣性接著劑層貼合,以180℃之輥進行層壓,之後投入150℃熱風爐中1小時,使絕緣性接著劑硬化。藉此,使聚對苯二甲醯對苯二胺薄膜被銅箔與雜訊抑制層包夾,絕緣性接著劑層被銅箔與聚對苯二甲醯對苯二胺薄膜包夾,而獲得厚29 μm之配線構件。
接著,將配線構件裁斷為74mm×160mm之大小,並藉由雷射蝕刻裝置,去除雜訊抑制層的一部分,加工成與第4圖相同之圖案。
確認銅箔與雜訊抑制層間的絕緣性為6×1012 Ω。
將該配線構件與厚18 μm之銅箔隔介厚0.2mm之預浸體而予以一體化,製作2層基板,並進行蝕刻使配線構件的銅箔尺寸成為68mm×160mm。針對該基板,藉由散射參數法測定S21。將結果顯示於第8圖。
〔實施例2〕
將聚醯胺醯亞胺溶液(東洋紡績社製,登錄商標:VYLOMAX HR13NX)塗佈於施以離型處理之厚50 μm的聚對苯二甲酸乙二酯薄膜上並進行乾燥,形成厚6 μm之聚醯胺醯亞胺薄膜,而獲得厚56 μm之積層板。在聚醯胺醯亞胺薄膜上將鉭金屬、氮氣流入並同時以反應性濺鍍法進行蒸鍍,形成厚20nm、160mm×160mm大小的雜訊抑制層,而獲得附有雜訊抑制層之積層板。雜訊抑制層的表面電阻係為152 Ω。
繼而,藉由雷射蝕刻裝置而去除雜訊抑制層的一部分,加工成與第4圖相同之圖案。
準備在一邊表面(平滑面)之表面粗度Rz為5.3 μm、厚12 μm、寬74mm、長160mm的電解銅箔。
附有雜訊抑制層之積層板的蒸鍍面(雜訊抑制層)係以接觸環氧預浸體(絕緣性接著劑)的方式,使銅箔與附有雜訊抑制層之積層板隔介厚24 μm之環氧預浸體而貼合,以150℃使用真空加壓機2分鐘,在暫時接著後,剝離聚對苯二甲酸乙二酯薄膜,再度以130至170℃(昇溫速度1.2℃/分鐘)進行真空加壓。藉此,雜訊抑制層係被聚醯胺醯亞胺薄膜與銅箔包夾,絕緣性接著劑層被銅箔與雜訊抑制層包夾,而獲得厚48 μm之配線構件。
確認銅箔與雜訊抑制層間的絕緣性為8×1013 Ω。
使用該配線構件,以與實施例相同的方式製作2層基板。將該2層基板調整為74mm×160mm的大小,並以使配線構件之銅箔尺寸成為56mm×160mm之方式進行蝕刻。針對該基板,藉由散射參數法測定S21。將結果顯示於第9圖。
〔比較例1至2〕
除了不形成雜訊抑制層以外,以與實施例1、2相同的方式獲得配線構件。使用該配線構件,以與實施例1、2相同的方式製作2層基板,對於該基板藉由散射參數法測定S21。將結果顯示於第8、9圖。
〔比較例3〕
除了不使用厚4 μm之聚對苯二甲醯對苯二胺薄膜,且將絕緣性接著劑層的厚度設為11 μm,並在該絕緣性接著劑層上形成雜訊抑制層以外,以與實施例1相同的方式進行,獲得厚29 μm之配線構件。確認銅箔與雜訊抑制層間的絕緣性時,確認有導通。
〔實施例3〕
將雙酚A型環氧樹脂(Japan Epoxy Resins社製,1001)43.5質量份、端羧基丁二烯丙烯腈橡膠(日本ZEON社製,登錄商標:Nipol 1072)35.5質量份溶解於甲基乙基酮,接著加入咪唑系硬化促進劑(四國化成社製,登錄商標:Curezol 2E4MZ)0.2質量份,調製8質量%之樹脂組成物的清漆。
在一邊表面(平滑面)之表面粗度Rz為3.4 μm、厚18 μm、寬500mm、長500mm之電解銅箔的平滑面上,以輥塗機塗佈清漆並進行乾燥,形成厚7 μm之半硬化狀態的絕緣性接著劑層。
將該銅箔與厚4 μm之聚對苯二甲醯對苯二胺薄膜(帝人ADVANCED FILM社製,登錄商標:Aramica),隔介絕緣性接著劑層貼合,以180℃之輥層壓,之後投入150℃熱風爐1小時,使絕緣性接著劑硬化。藉此,使絕緣性接著劑層被銅箔與聚對苯二甲醯對苯二胺薄膜包夾,而獲得厚29 μm之附有薄膜之銅箔。
在附有薄膜之銅箔的聚對苯二甲醯對苯二胺薄膜上,以電子束蒸鍍法蒸鍍鉻金屬,形成厚15nm之雜訊抑制層,而獲得配線構件。以高解析穿透型電子顯微鏡觀察雜訊抑制層的表面,確認為如第2圖所示之不均質的薄膜。雜訊抑制層之表面電阻係為89 Ω。
接著,將配線構件裁斷為74mm×160mm之大小,並藉由雷射蝕刻裝置,去除雜訊抑制層的一部分,而加工成與第4圖相同之圖案。
確認銅箔與雜訊抑制層間的絕緣性為6×1012 Ω。
將該配線構件與厚18 μm之銅箔隔介厚0.2mm之預浸體而予以一體化,以製作2層基板,並以使配線構件的銅箔尺寸成為68mm×160mm之方式進行蝕刻。針對該基板,藉由散射參數法測定S21的結果,獲得與實施例1相同的結果。
〔實施例4〕
在表面粗度Rz為0.4 μm、厚35 μm之電解銅箔的面上,使用噴塗機(spray coater)塗佈1質量%之3-環氧丙氧基丙基三甲氧基矽烷溶液,並以100℃乾燥而形成接著促進層。
將雙酚A型環氧樹脂(Japan Epoxy Resins社製,828)30質量份、溴化雙酚A型樹脂(東都化成社製,YDB-500)30質量份、以及甲酚酚醛樹脂(東都化成社製,YDCN-704)35質量份溶解於甲基乙基酮,接著加入咪唑系硬化促進劑(四國化成社製,登錄商標:Curezol 2E4MZ)0.2質量份,而調製8質量%之樹脂組成物的清漆。
以乾燥後之厚度成為6 μm的方式使用輥塗機將該清漆塗佈於接著促進層上而形成塗膜。將塗膜風乾20分鐘後,以160℃、5分鐘予以半硬化,獲得形成有絕緣性接著劑層且大小為300mm×300mm之銅箔。
將該形成有絕緣性接著劑層之銅箔、與厚12 μm之聚醯亞胺薄膜(DU PONT-TORAY社製,KAPTON H TYPE),以使絕緣性接著劑層與聚醯亞胺薄膜接觸的方式,以170℃之熱輥層壓後,以150℃進行30分鐘的後硬化(after cure),獲得厚53 μm的附有薄膜之銅箔。
在附有薄膜之銅箔的聚醯亞胺薄膜上,一邊將鎳、氮氣流入一邊以反應性濺鍍法進行蒸鍍,而形成雜訊抑制層,從而獲得配線構件。雜訊抑制層的表面電阻係為58 Ω。
接著,假定穿通孔的反通孔,將直徑3mm、數量20個的圓形的去除圖案藉由雷射蝕刻裝置形成於雜訊抑制層。
確認銅箔與雜訊抑制層間的絕緣性為4×1012 Ω。
〔比較例4〕
除了不形成雜訊抑制層以外,以與實施例3相同的方式獲得配線構件。使用該配線構件,以與實施例3相同的方式製作2層基板,針對該基板藉由散射參數法測定S21的結果,獲得和比較例1相同的結果。
〔比較例5〕
除了不使用厚12 μm的聚醯亞胺薄膜,且將絕緣性接著劑層的厚度設為18 μm,並在該絕緣性接著劑層上形成雜訊抑制層以外,以與實施例4相同的方式進行,獲得厚53 μm的配線構件。確認銅箔與雜訊抑制層間的絕緣性時,確認有導通。
(產業上的利用可能性)
本發明之配線構件係有用於作為在IC、LSI等半導體元件、電子零件等方面,進行電源供給、訊號傳送等之印刷配線基板的構件。此外,藉由本發明之製造方法使製造如此之配線構件變成可能。
10、10'...配線構件
11...銅箔
12...絕緣性接著劑層
13...有機高分子薄膜
14...雜訊抑制層
15...微簇
20...印刷配線基板
21...訊號配線層
22...地線層
23...電源層
24...絕緣層
第1圖係顯示本發明第1態樣之配線構件的剖面圖。
第2圖係觀察雜訊抑制層表面的場發射掃瞄式電子顯微鏡影像。
第3圖係第2圖的示意圖。
第4圖係顯示予以圖案加工之雜訊抑制層之一例的圖式。
第5圖係顯示本發明第2態樣之配線構件的剖面圖。
第6圖係顯示印刷配線基板之一例的剖面圖。
第7圖係顯示印刷配線基板之其他例的剖面圖。
第8圖係顯示實施例1以及比較例1之印刷配線基板的S21(穿透衰減量)之圖表。
第9圖係顯示實施例2以及比較例2之印刷配線基板的S21(穿透衰減量)之圖表。
10...配線構件
11...銅箔
12...絕緣性接著劑層
13...有機高分子薄膜
14...雜訊抑制層

Claims (13)

  1. 一種雜訊抑制配線構件,係具有:銅箔;雜訊抑制層,其包含金屬材料或導電性陶瓷,厚度為5至200nm;有機高分子薄膜,其設置於上述銅箔與上述雜訊抑制層間;以及絕緣性接著劑層,其設置於上述銅箔與上述有機高分子薄膜間;上述有機高分子薄膜之厚度與上述絕緣性接著劑層之厚度的總和為3至30μm。
  2. 如申請專利範圍第1項之雜訊抑制配線構件,其中,上述雜訊抑制層具有被部分性去除之圖案。
  3. 一種雜訊抑制配線構件,係具有:銅箔;有機高分子薄膜;雜訊抑制層,其設置於上述銅箔與上述有機高分子薄膜間,包含金屬材料或導電性陶瓷,厚度為5至200nm;以及絕緣性接著劑層,其設置於上述銅箔與上述雜訊抑制層間。
  4. 如申請專利範圍第3項之雜訊抑制配線構件,其中,上述絕緣性接著劑層的厚度為1至25μm。
  5. 如申請專利範圍第3項或第4項之雜訊抑制配線構件, 其中,上述雜訊抑制層具有被部分性去除之圖案。
  6. 如申請專利範圍第1項或第2項之雜訊抑制配線構件,其中,上述有機高分子薄膜的厚度係為1至20μm。
  7. 如申請專利範圍第3項或第4項之雜訊抑制配線構件,其中,上述有機高分子薄膜的厚度係為1至20μm。
  8. 如申請專利範圍第5項之雜訊抑制配線構件,其中,上述有機高分子薄膜的厚度係為1至20μm。
  9. 一種雜訊抑制配線構件的製造方法,為申請專利範圍第2項之雜訊抑制配線構件的製造方法,該製造方法係具備下述(a)步驟、(b)步驟、以及(c)步驟:(a)將金屬材料或導電性陶瓷予以物理性地蒸鍍在有機高分子薄膜上而形成雜訊抑制層的步驟;(b)使用絕緣性接著劑將銅箔與有機高分子薄膜貼合的步驟;以及(c)去除雜訊抑制層之一部分的步驟。
  10. 如申請專利範圍第9項之雜訊抑制配線構件的製造方法,該製造方法係依序進行(a)步驟、(b)步驟、以及(c)步驟。
  11. 如申請專利範圍第9項之雜訊抑制配線構件的製造方法,該製造方法係依序進行(a)步驟、(c)步驟、以及(b)步驟。
  12. 如申請專利範圍第9項之雜訊抑制配線構件的製造方法,該製造方法係依序進行(b)步驟、(a)步驟、以及(c)步驟。
  13. 一種雜訊抑制配線構件的製造方法,為申請專利範圍第5項之雜訊抑制配線構件的製造方法,該製造方法係具備下述(a)步驟、(c)步驟、以及(b')步驟,且依序進行(a)步驟、(c)步驟、以及(b')步驟:(a)將金屬材料或導電性陶瓷予以物理性地蒸鍍在有機高分子薄膜上而形成雜訊抑制層的步驟;(c)去除雜訊抑制層之一部分的步驟;以及(b')使用絕緣性接著劑將銅箔與雜訊抑制層貼合的步驟。
TW096138002A 2006-10-10 2007-10-09 雜訊抑制配線構件及其製造方法 TWI426830B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006276304 2006-10-10
JP2006276303 2006-10-10

Publications (2)

Publication Number Publication Date
TW200830947A TW200830947A (en) 2008-07-16
TWI426830B true TWI426830B (zh) 2014-02-11

Family

ID=39282891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096138002A TWI426830B (zh) 2006-10-10 2007-10-09 雜訊抑制配線構件及其製造方法

Country Status (5)

Country Link
US (1) US8541686B2 (zh)
JP (1) JP5081831B2 (zh)
CN (2) CN102612256B (zh)
TW (1) TWI426830B (zh)
WO (1) WO2008044698A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050166A (ja) 2008-08-19 2010-03-04 Shin Etsu Polymer Co Ltd プリント配線板
TWI488552B (zh) * 2013-08-20 2015-06-11 Copper foil substrate for high frequency printed circuit board and its application
JP2015076526A (ja) * 2013-10-09 2015-04-20 旭化成せんい株式会社 ノイズ抑制シート
JP5657088B2 (ja) * 2013-11-15 2015-01-21 信越ポリマー株式会社 プリント配線板および光モジュール
CN103763893B (zh) * 2014-01-14 2016-04-13 广州方邦电子股份有限公司 电磁波屏蔽膜以及包含屏蔽膜的线路板的制作方法
KR102361626B1 (ko) * 2015-02-03 2022-02-11 주식회사 아모센스 세라믹 dbc 기판 및 그 제조 방법
CN105984180A (zh) * 2015-02-11 2016-10-05 律胜科技股份有限公司 用于高频印刷电路板的铜箔基板材及其应用
JP6935187B2 (ja) * 2016-10-31 2021-09-15 信越ポリマー株式会社 電磁波シールドフィルムおよびその製造方法、ならびに電磁波シールドフィルム付きプリント配線板
CN110290631B (zh) * 2019-06-13 2020-12-18 广州广合科技股份有限公司 一种高速pcb板内外层损耗控制工艺

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519176A (en) * 1993-04-05 1996-05-21 Sony Corporation Substrate and ceramic package
JPH09293988A (ja) * 1996-04-26 1997-11-11 Toshiba Chem Corp 多層プリント配線板用シールド板の製造方法
JPH1197810A (ja) * 1997-09-17 1999-04-09 Toshiba Corp 回路基板
TW200425830A (en) * 2003-03-25 2004-11-16 Shinetsu Polymer Co Noise suppressor, article having noise suppression function, and manufacturing method therefor
CN1642384A (zh) * 2004-01-09 2005-07-20 顺德市顺达电脑厂有限公司 噪声抑制的介电结构及其制造方法
JP2005302935A (ja) * 2004-04-09 2005-10-27 Shin Etsu Polymer Co Ltd 電磁波ノイズ抑制体、その製造方法、および電磁波ノイズ抑制機能付きプリント配線板
JP2006049496A (ja) * 2004-08-03 2006-02-16 Nec Toppan Circuit Solutions Inc 印刷配線板
JP2006066810A (ja) * 2004-08-30 2006-03-09 Fuji Xerox Co Ltd プリント配線基板及びこれを備えた画像形成装置
JP2006093414A (ja) * 2004-09-24 2006-04-06 Shin Etsu Polymer Co Ltd 伝導ノイズ抑制体および伝導ノイズ対策方法
JP2006140430A (ja) * 2004-10-12 2006-06-01 Shin Etsu Polymer Co Ltd 伝導ノイズ抑制体および伝導ノイズ抑制体付電子部品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4755911A (en) * 1987-04-28 1988-07-05 Junkosha Co., Ltd. Multilayer printed circuit board
JP4532713B2 (ja) * 2000-10-11 2010-08-25 東洋鋼鈑株式会社 多層金属積層フィルム及びその製造方法
CN100388873C (zh) * 2003-03-25 2008-05-14 信越聚合物株式会社 电磁波噪声抑制体、具有电磁波噪声抑制功能的物品及其制造方法
CN2659098Y (zh) * 2003-11-11 2004-11-24 李永安 防电磁干扰屏蔽用复合膜
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof
JP2005327853A (ja) * 2004-05-13 2005-11-24 Shin Etsu Polymer Co Ltd 電磁波ノイズ抑制体およびその製造方法
JP4368737B2 (ja) * 2004-05-14 2009-11-18 信越ポリマー株式会社 電磁波ノイズ抑制体およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519176A (en) * 1993-04-05 1996-05-21 Sony Corporation Substrate and ceramic package
JPH09293988A (ja) * 1996-04-26 1997-11-11 Toshiba Chem Corp 多層プリント配線板用シールド板の製造方法
JPH1197810A (ja) * 1997-09-17 1999-04-09 Toshiba Corp 回路基板
TW200425830A (en) * 2003-03-25 2004-11-16 Shinetsu Polymer Co Noise suppressor, article having noise suppression function, and manufacturing method therefor
CN1642384A (zh) * 2004-01-09 2005-07-20 顺德市顺达电脑厂有限公司 噪声抑制的介电结构及其制造方法
JP2005302935A (ja) * 2004-04-09 2005-10-27 Shin Etsu Polymer Co Ltd 電磁波ノイズ抑制体、その製造方法、および電磁波ノイズ抑制機能付きプリント配線板
JP2006049496A (ja) * 2004-08-03 2006-02-16 Nec Toppan Circuit Solutions Inc 印刷配線板
JP2006066810A (ja) * 2004-08-30 2006-03-09 Fuji Xerox Co Ltd プリント配線基板及びこれを備えた画像形成装置
JP2006093414A (ja) * 2004-09-24 2006-04-06 Shin Etsu Polymer Co Ltd 伝導ノイズ抑制体および伝導ノイズ対策方法
JP2006140430A (ja) * 2004-10-12 2006-06-01 Shin Etsu Polymer Co Ltd 伝導ノイズ抑制体および伝導ノイズ抑制体付電子部品

Also Published As

Publication number Publication date
WO2008044698A1 (fr) 2008-04-17
JP5081831B2 (ja) 2012-11-28
TW200830947A (en) 2008-07-16
US20130168142A1 (en) 2013-07-04
US8541686B2 (en) 2013-09-24
CN101682982A (zh) 2010-03-24
JPWO2008044698A1 (ja) 2010-02-12
CN101682982B (zh) 2012-06-06
CN102612256B (zh) 2015-06-03
CN102612256A (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
TWI426830B (zh) 雜訊抑制配線構件及其製造方法
EP2222144B1 (en) Noise suppressing structure and printed wiring board
JP5380355B2 (ja) プリント配線板およびその製造方法
US20100288726A1 (en) Method for manufacturing printed circuit board
JP2002009416A (ja) プリント配線板製造用シート材、このプリント配線板製造用シート材を用いたプリント配線板の製造方法及びプリント配線板
WO2017152714A1 (zh) 载体、其制造方法及使用载体制造无芯封装基板的方法
JP2008162245A (ja) メッキ法2層銅ポリイミド積層フィルムおよびその製造方法
US20200402850A1 (en) Wiring circuit and method for producing same
JP2021035755A (ja) キャリア層付き金属積層基材及びその製造方法、金属積層基材及びその製造方法、並びにプリント配線板
JP2005219259A (ja) 金属化ポリイミドフィルム
WO2016043058A1 (ja) 表面処理銅箔及びその製造方法、プリント配線板用銅張積層板、並びにプリント配線板
JP2011091082A (ja) プリント配線板の製造方法
JPWO2012081369A1 (ja) 電磁波ノイズ抑制体、その使用方法及び電子機器
JP2010153534A (ja) カバーレイフィルム、その製造方法およびフレキシブルプリント配線板
JP4920336B2 (ja) 配線部材の製造方法
JP4289365B2 (ja) プリント配線板の製造方法及びプリント配線板
JP2006253710A (ja) プリント配線板の製造方法及びプリント配線板
JP2015076610A (ja) 表面処理銅箔及びそれを含む銅張積層板、並びにそれを用いた印刷回路基板及びその製造方法
JP2000277922A (ja) 多層プリント配線板及びその製造方法
JP4289366B2 (ja) プリント配線板の製造方法及びプリント配線板
JP2006297628A (ja) プリント配線基板用樹脂付き金属箔およびプリント配線基板
JP2017177651A (ja) 離型フィルム付銅箔
JP2008118105A (ja) イオンガン処理方法、ならびにそれを用いて作製された銅張積層板およびプリント配線基板
JPH04252091A (ja) プリント配線板およびその製法
JP2005122915A (ja) 電気コネクタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees