JP2017017175A - 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法 - Google Patents

多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法 Download PDF

Info

Publication number
JP2017017175A
JP2017017175A JP2015132351A JP2015132351A JP2017017175A JP 2017017175 A JP2017017175 A JP 2017017175A JP 2015132351 A JP2015132351 A JP 2015132351A JP 2015132351 A JP2015132351 A JP 2015132351A JP 2017017175 A JP2017017175 A JP 2017017175A
Authority
JP
Japan
Prior art keywords
layer
wiring board
multilayer wiring
magnetic layer
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015132351A
Other languages
English (en)
Inventor
敬 大川
Takashi Okawa
敬 大川
謙 笹村
Ken Sasamura
謙 笹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2015132351A priority Critical patent/JP2017017175A/ja
Publication of JP2017017175A publication Critical patent/JP2017017175A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】小型化かつ低コストでノイズを効果的に低減することができる多層配線基板を提供すること。【解決手段】本実施形態にかかる多層配線基板は、積層された複数の誘電層5〜7と、複数の誘電層に形成された導体層1〜4と、誘電層5の一方の面に実装されたコイル部品102と、コイル部品102が実装された第1誘電層5の他方の面に設けられた接着剤201と、接着剤201によって第1誘電層5に接着された磁性体層200と、を備えたものである。【選択図】図1

Description

本発明は多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法に関する。
近年、表面実装タイプの高周波回路を有する多層配線基板が開発されている。このような多層配線基板では、装置の小型化の要求に対して、基板の小型化はもちろんのこと、高密度化が求められている。さらには、基板に複数の回路要素を実装することも求められている。すなわち、電源回路、高周波回路、デジタル回路等が1つの基板上に実装されることになる。
特に、電源回路からは、DC−DC電圧変換回路により。スイッチングノイズ(スイッチングスプリアス、スイッチング周波数の不要波成分)が発生する。したがって、電源回路と近接する回路とのアイソレーションが不可欠となる。したがって、回路間の物理的な距離を離す構成、又はシールドの壁を設ける構成によって、近接する回路間のアイソレーションを満足させている。しかしながら、それらの構成は、小型化の要求に相反する対策となってしまう。
特許文献1には、電磁遮蔽層を有する電子部品内蔵型プリント配線板が開示されている。電磁遮蔽層は、フェライトなどの磁気的損失を有する材料から構成される。特許文献1の図3では、2つの電子部品の間に補助配線が配置されている。そして補助配線の両面に電磁遮蔽層が設けられている。電磁遮蔽層は印刷法やサブトラクティブ法により形成されている。
特許文献2には、ノイズ抑制層を有する多層プリント回路基板が開示されている。ノイズ抑制層は、第1の絶縁層と第2の絶縁層との間に配置されている。そして、特許文献2の図9では、ノイズ抑制層が、電子部品の真下に形成されている。ノイズ抑制層には、強磁性金属又は常磁性金属が用いられている。ノイズ抑制層は、湿式メッキ法、物理的蒸着法、化学的蒸着法により形成される。ノイズ抑制層は、第1の導体層と電磁結合している。
特許文献3には、電磁波ノイズ吸収層を備えるチップインダクタンス内蔵配線基板が開示されている。電磁波ノイズ吸収層は、チップインダクタの相対向する少なくとも一方の領域に配置されている。電磁波吸収ノイズ層では、熱硬化性樹脂中に磁性体粒子が分散されている。磁性体粒子は、フェライト、カーボニル鉄、モリブデンパーマロイ、センダストである。樹脂は、エポキシ樹脂又はポリイミド樹脂などである。
特許文献4には、RF(Radio Frequency)用パワーアンプと、被保護部品であるTCXO(Temperature Compensated Crystal Oscillator)とを備えた多層基板が開示されている。特許文献4では、熱の伝搬を抑制するために、TCXOの周辺に多数のビアが設けられている。そして、多数のビア内には、銅ペースト又はニッケルペーストが設けられている。
特許文献5には、放熱のためのサーマルビアを有する多層配線基板が開示されている。サーマルビアは、半導体チップの真下に配置されている。サーマルビアは半導体チップのバンプ電極と、接続されている。サーマルビアには銀ペースト、あるいは銅ペーストが用いられている。
特開2004−56144号公報 特開2008−28165号公報 特開2013−45849号公報 特開2010−165728号公報 国際公開第1999/54935号
特許文献1〜3では、電磁遮蔽層、ノイズ抑制層、電磁波ノイズ吸収層の製造工程が煩雑になってしまう。よって、低コスト化を図ることが困難となってしまう。
特許文献4では、TCXOの周辺に複数のビアが配置されている。したがって、TCXOの周辺にビアを形成するためのスペースが必要となってしまう。よって、基板の小型化が困難となってしまう。
特許文献5では、サーマルビアには銀ペースト又は銅ペーストが設けられている。銀ペースト又は銅ペーストは、磁性体でないため、高周波ノイズを効果的に低減することができない。
本発明は、上述の課題に鑑みてなされたものであり、小型かつ低コストでノイズを効果的に低減することができる多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法を提供することを目的とする。
本実施形態にかかる多層配線基板は、積層された複数の基板と、前記複数の基板に形成された導体パターンと、前記基板の一方の面に実装された回路部品と、前記回路部品が実装された前記基板の他方の面に設けられた接着層と、前記接着層によって前記基板に接着された磁性体層と、を備えたものである。
本実施形態にかかる多層配線基板は、積層された複数の基板と、前記複数の基板に形成された導体パターンと、前記基板の一方の面に実装された回路部品と、前記回路部品の直下において、前記基板を貫通するビア内に設けられた磁性材料と、を備えたものである
本実施形態にかかる多層配線基板の製造方法は、基板上に導体パターンを形成するステップと、前記基板の前記導体パターンが形成されていない領域に、接着層を介して磁性体層を接着するステップと、前記基板の前記磁性体層が実装された面と反対側の面に電子部品を実装するステップと、を備えたものである。
本実施形態にかかる多層配線基板の製造方法は、複数の基板に導体パターンを形成するステップと、前記複数の基板を積層するステップと、前記複数の基板に設けられた貫通穴に磁性材料を埋め込むことで貫通ビアを形成するステップと、前記貫通ビアの真上に回路部品を実装するステップと、を備えたものである。
本発明によれば、小型かつ低コストでノイズを効果的に低減することができる多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法を提供することができる。
実施の形態1にかかる多層配線基板の構成を示す断面図である。 磁性体を有していない多層配線基板の構成を示す断面図である 筐体を有する多層配線基板の構成を示す断面図である。 多層配線基板の製造工程断面図である。 多層配線基板の製造工程断面図である。 多層配線基板の製造工程断面図である。 多層配線基板の製造工程断面図である。 多層配線基板の製造工程断面図である。 多層配線基板の製造工程断面図である。 多層配線基板の製造工程断面図である。 磁性材料の有無によるD/U比の違いを示す図である。 実施の形態2にかかる多層配線基板の構成を示す断面図である。 実施の形態3にかかる多層配線基板の構成を示す断面図である。 実施の形態4にかかる多層配線基板の構成を示す断面図である。 実施の形態5にかかる多層配線基板の構成を示す断面図である。 実施の形態5にかかる多層配線基板の構成を示す平面図である。 多層配線基板の応用例を模式的に示す図である。
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
以下の説明では、多層配線基板の断面図において、多層配線基板の厚さ方向を上下方向として説明する。もちろん、以下の説明における方向は、相対的なものであり、多層配線基板10の配置によって変化する。
実施の形態1
図1は、本実施の形態にかかる多層配線基板の構成を示す断面図である。多層配線基板10は、プリント配線基板であり、複数の導体層(配線層)を有している。多層配線基板10は、導体層と誘電層が交互に積層された構成を有している。
多層配線基板10は、第1導体層1、第2導体層2、第3導体層3、第4導体層4、第1誘電層5、第2誘電層6、第3誘電層7、高周波部品101、及び、コイル部品102を備えている。なお、本実施の形態では、多層配線基板10が、第1導体層1〜第4導体層4と3第1誘電層5〜第3誘電層7との積層構造を有しているとして説明するが、導体層及び誘電層の積層数は特に限定されるものではない。導体層が複数層設けられている構成であればよい。
多層配線基板10は、上から順に、第1導体層1、第1誘電層5、第2導体層2、第2誘電層6、第3導体層3、第3誘電層7、第4導体層4が積層された積層構造を有している。第1導体層1、第2導体層2、第3導体層3、及び第4導体層4は、配線を構成するための導体パターンとなっている。第1導体層1、第2導体層2、第3導体層3、及び第4導体層4によって、多層の配線が形成される。第1導体層1、第2導体層2、第3導体層3、及び第4導体層4は、例えば、銅やアルミニウムなどの非磁性材料(反磁性体)によって形成されている。第1誘電層5、第2誘電層6、第3誘電層7は、樹脂などの誘電体(絶縁材料)によって形成されている。
第1導体層1が最上層の導体パターンとなり、第4導体層4が最下層の導体パターンとなる。したがって、第1導体層1と第4導体層4が最外層の導体パターンとなる。第2導体層2は、第1誘電層5と第2誘電層6との間に配置された内層の導体パターンとなる。第3導体層3は、第3誘電層7と第2誘電層6との間に配置された内層の導体パターンとなる。
第1誘電層5の上面(一方の面)には高周波部品101とコイル部品102とが実装されている。すなわち、第1導体層1上には、高周波部品101とコイル部品102とが実装されている。高周波部品101とコイル部品102は、それぞれ回路部品(電子部品)となる。高周波部品101は、例えば、高周波回路用のチップであり、インダクタなどを有している。高周波部品101は、第1導体層1の配線と電気的に接続されている。コイル部品102は、例えば、電源回路用のチップである。
コイル部品102は、電源回路用のチップである。コイル部品102は、第1導体層1の配線と電気的に接続されている。コイル部品102は、トランスなどを有しており、磁力線を発生する。コイル部品102の発生する磁力線が、高周波部品101のノイズ源となる。
第1誘電層5の下面(他方の面)には、磁性体層200が設けられている。磁性体層200は、コイル部品102の直下に設けられている。磁性体層200は、鉄やフェライトなどの磁性体材料によって形成されている。すなわち、磁性体層200は、強磁性体、又は常磁性体によって形成されている。例えば、薄いシート状の鉄、又は鉄板により、磁性体層200を形成することができる。
磁性体層200は、コイル部品102と第1誘電層5を介して対向配置されている。すなわち、磁性体層200は、接着剤201を介して、第1誘電層5に接着されている。第1誘電層5の下面には、接着剤201が接着されている。接着剤201の下面には、磁性体層200が接着されている。したがって、接着剤201は、磁性体層200と第1誘電層5との間に介在している。接着剤201、及び磁性体層200は、第2導体層2が設けられていない領域に配置されている。したがって、接着剤201は、第1誘電層5の下面と接触している。
磁性体層200が、第1誘電層5の下面に設けられている。すなわち、磁性体層200が、第1誘電層5の下面に設けられた第2導体層2と同一の層にある。したがって、電源回路のコイル部品102から発する磁力線は図1の中に記載している矢印の向きになる。したがって、コイル部品102が高周波部品101の近くにあったとしても、コイル部品102と隣接する高周波部品101への影響を低減することができる。電源回路のスイッチングノイズがスプリアス成分として、高周波回路に結合するのを防ぐことができる。よって、スイッチング周波数が高周波信号の近傍に現れるのを防ぐことができる。
磁性体層200が設けられていない構成で発生するスイッチングノイズについて、図2を用いて説明する。磁性体層200がない場合、コイル部品102から発生する磁力線は、図2の矢印の向きに発生する。電源回路のコイル部品102は電磁誘導により、隣接する高周波部品101へ電磁結合してしまう。コイル部品102がDC−DC(直流−直流電圧変換回路)電源回路に用いられていると、電源回路からスイッチングノイズが発生する。したがって、スイッチングノイズがスプリアス成分として高周波部品101に結合してしまう。この場合、高周波回路において電源回路のスイッチング周波数が高周波信号の近傍に現れてしまう。
一般的にノイズ対策として、金属の筐体103等で回路をシールドする構成が用いられている(図3参照)。金属の筐体103を設けることで、スイッチングノイズが高周波部品101に結合するのを防ぐことができる。しかしながら、筐体103のサイズは、数mm〜数十mmである。よって、筐体103を設ける構成では、多層配線基板が大型化してしまう。これに対して、本実施の形態の構成では、図3に示す構成と比べて、多層配線基板10を小型化することができる。すなわち、磁性体層200と接着剤201との合計厚さは、第2導体層2とほぼ同程度である。したがって、多層配線基板10を小型化した場合でも、ノイズを効果的に低減することができる。さらに、図2の構成と比べて、高周波部品101とコイル部品102とを近接して配置することができる。これにより、設計の自由度を向上することができ、多層配線基板10を小型化することができる。
なお、本実施の形態において、磁性体層200が、第1導体層1〜第4導体層4と独立して設けられていてもよい。すなわち、磁性体層200は第1導体層1〜第4導体層4と絶縁されていてもよい。この場合、磁性体層200はフローティングとなっている。あるいは、磁性体層200は、ビアなどを介して、導体層と電気的に接続されていてもよい。具体的には、磁性体層200が導体層を介して、グランドに接続されていてもよい。さらには、本実施の形態では、シート状又は板状の磁性体層200を用いているため、磁性体層200を配線の一部として利用することも可能である。この場合、磁性体層200が第2導体層2又は他の導電層と電気的に接続する。
磁性体層200は、コイル部品102の真下に設けられていることが好ましい。このようにすることで、図1に示すように、コイル部品102で発生する磁力線のほとんどが、磁性体層200に向かうようになる。よって、コイル部品102で発生するノイズを効果的に抑制することができる。なお、コイル部品102の全体の真下に、磁性体層200が設けられていることが好ましい。すなわち、平面視において、磁性体層200がコイル部品102を覆うようになっていることが好ましい。こうすることで、効果的にノイズを低減することができる。もちろん、コイル部品102の一部の真下に、磁性体層200が配置されていてもよい。あるいは、コイル部品の真下に、磁性体層200が設けられていなくてもよい。すなわち、平面視において、コイル部品102の一部又は全部が磁性体層200と重複してなくてもよい。
さらには、磁性体層200はコイル部品102が実装されている層と最も近接する層に形成することが好ましい。すなわち、誘電層における回路部品の実装面(一方の面)と反対側に面(他方の面)に磁性体層200を接着することが好ましい。例えば、第1誘電層5の上面がコイル部品102の実装面となる場合、磁性体層200は、第1誘電層5の下面に接着されていることが好ましい。このように、磁性体層200をコイル部品102の実装面と最も近接する面に設けることで、より効果的にノイズを低減することができる。
次に、本実施の形態にかかる多層配線基板10の製造方法について、図4〜図10を用い説明する。図4〜図10は、多層配線基板10の製造工程断面図である。
第1導体層1、及び第2導体層2を有する第1誘電層5(第1基板31)の製造工程について説明する。まず、第1誘電層5となる絶縁性の基板を用意する。そして、図4に示すように、第1誘電層5の上面に第1導体層1を形成し、下面に第2導体層2を形成する。例えば、第1導体層1、及び第2導体層2は、メッキ膜や銅箔などで形成される。そして、第1導体層1、第2導体層2をエッチングによりパターニングすると、図5に示すようになる。ここでは、磁性体層200、及び接着剤201を形成する領域の第2導体層2をエッチングで除去する。
次に、接着剤201を介して、第1誘電層5の下面に磁性体層200を接着する。これにより、図6に示す構成となる。なお、磁性体層200は、例えば、鉄板又はシート状の鉄である。薄い鉄板又はシート状の鉄を、接着剤201によって、第1誘電層5に貼り付ける。ここでは、常温で接着可能な接着剤201を用いていることが好ましい。常温で、磁性体層200が接着剤201を介して、第1誘電層5に接着される。このようにして、第1導体層1、及び第2導体層2を有する第1誘電層5(第1基板31)が製造される。なお、磁性体層200は、第2導体層2が設けられていない領域に設けられている。すなわち、エッチングによって第2導体層2が除去された領域に、磁性体層200が設けられている。したがって、磁性体層200、及び接着剤201は、第2導体層2と独立して形成される。
第3導体層3、及び第4導体層4を有する第3誘電層7(第2基板32)の製造工程について説明する。まず、第3誘電層7となる基板を用意する。そして、図7に示すように、第3誘電層7の上面に第3導体層3を形成し、下面に第4導体層4を形成する。例えば、第3導体層3、及び第4導体層4は、メッキ膜や銅箔などで形成される。第3導体層3、及び第4導体層4をエッチングによりパターニングすると、図8に示すようになる。このようにして、第3導体層3、及び第4導体層4を有する第3誘電層7(第2基板32)が製造される。
そして、上記のように製造した第1基板31と第2基板32とを貼り合せる(図9参照)。具体的には、第2誘電層6となる接着剤を用意する。第2誘電層6は、例えば、シート状の接着剤であり、第1誘電層5、及び第3誘電層7とほぼ同じ大きさとなっている。第2誘電層6の上面には、第1誘電層5(第1基板)が貼り付けられ、下面には第3誘電層7(第2基板32)が貼り付けられる。具体的には、第2誘電層6が、磁性体層200、第2導体層2と第3導体層3とを接着する。こうすることで、図10に示すように、第1誘電層5、及び第3誘電層7が第2誘電層6を介して対向配置される。これにより、回路部品を実装する前の多層配線基板10が製造される。
そして、最外層の第1導体層1の上に、高周波部品101、コイル部品102を実装する。これにより、図1に示す構成となる。このようにして、高周波部品101、及びコイル部品102等の電子部品が実装された多層配線基板10が製造される。
本実施の形態では、接着剤201を用いて磁性体層200が第1誘電層5に接着されている。こうすることで、簡素な製造工程で多層配線基板10を製造することができる。例えば、蒸着法や熱硬化樹脂を用いる場合のように、多層配線基板10を加熱する必要がなくなる。また、めっき法のように薬液を用いる必要がなくなる。よって、簡素な製造工程で多層配線基板を製造することができ、生産性を向上することができる。これにより、低コストで多層配線基板10を製造することができる。
本実施の形態では、ノイズを効果的に低減することができるので、高周波部品101とコイル部品102とを近接して配置することができる。これにより、設計の自由度を向上することができる。よって、小型化を図ることができる。
上記のように、多層配線基板10の内層面に磁性体層200を形成することで、スイッチングノイズを効果的に低減することができる。図11に、磁性体層200の有無によるノイズ低減効果の比較結果を示す。図11は、磁性体層200がある場合のD/U比と、磁性体層200がない場合のD/U比とを示す図である。
具体的には、コイル部品102の近傍に磁性体層200を設ける構成1を図11の右側に示し、磁性体層200を設けていない構成2を左側に示している。また、構成1と構成2とでは同じ回路面積となっている。構成2の場合、電源スイッチング周波数300kHzが、所望周波数に対してD/U比で約52dBc発生している。これに対して、構成1では、D/U比が63dBcとなっている。したがって、磁性体層200を設けることによって、10dB以上のノイズ低減効果を確認することができる。
なお、図11は、DC−DCコンバータに隣接するRF回路の高周波信号を測定した結果を示している。コイル部品102のDC−DCコンバータには、平滑用コイルが用いられている。構成2では、平滑用コイルと高周波部品101とが電磁干渉してしまい、高周波部品101がDC−DCコンバータのスイッチングノイズを受けてしまう。したがって、高周波部品101のRF信号にスプリアス成分が現れる(ここでは、Δ300kHz)。また、構成1では、4層の多層配線基板10において、コイル部品102の裏側に磁石を置いた構成となっている。
実施の形態2.
本実施の形態にかかる多層配線基板10について、図12を用いて説明する。図12は、多層配線基板10の構成を示す断面図である。本実施の形態では、放熱特性を良好にするため、多層配線基板10に貫通穴301が設けられている。そして、貫通穴301内に磁性体層200が配置されている。なお、多層配線基板10の基本的な構成、及び製造方法については、実施の形態1と同様である。したがって、重複する説明を省略する。
図12に示すように第3誘電層7、及び第2誘電層6には、貫通穴301が設けられている。貫通穴301は、第3誘電層7、及び第2誘電層6を貫通している。そして、磁性体層200が貫通穴301内に埋設されている。磁性体層200は、第1誘電層5の下面から第4導体層4の下面までの厚さに対応する厚さを有している。磁性体層200が最下層の第4導体層4から露出している。実施の形態1と同様に、磁性体層200は、接着剤201を介して、第1誘電層5に接着されている。
さらに、第1誘電層5にはビア300が設けられている。ビア300は、第1導体層1、第1誘電層5、第2導体層2、及び接着剤201を貫通している。ビア300内には、導電材料が設けられている。ビア300は、最上層の第1導体層1と接合されている。第1導体層1と磁性体層200とはビア300を介して導通している。例えば、ビア300には、導電性ペーストが埋設されている。ビア300に設ける導電性ペーストは磁性体を含んでいなくてもよく、磁性材料を含んでいてもよい。
コイル部品102で発生した熱がビア300を介して、磁性体層200に伝導する。よって、コイル部品102で発生した熱が磁性体層200から放熱される。すなわち、コイル部品102で発生した熱が、ビア300、及び磁性体層200を介して放熱される。このような構成とすることで、多層配線基板10の放熱特性を向上することができる。
磁性体層200は、第4導体層4と接触していてもよい。こうすることで、より放熱特性を高くすることができる。あるいは、第4導体層4が磁性体層200を覆っていてもよい。この場合、第4導体層4が下側に露出している。よって、第4導体層4を介して、コイル部品102で発生した熱が放熱される。この場合、第4導体層4が磁性体層200を覆うように、例えば、メッキ法で第4導体層4を形成することができる。この構成においても放熱特性を向上することができる。
実施の形態3.
本実施の形態にかかる多層配線基板10について、図13を用いて説明する。図13は、本実施の形態にかかる多層配線基板10の構成を示す断面図である。図13では、高周波部品101、及びコイル部品102の代わりに、高周波部品400、401が設けられている。具体的には、2つの高周波部品400、401が多層配線基板10に実装されている。なお、多層配線基板10の基本的な構成、及び製造方法は実施の形態1と同様であるため、適宜説明を省略する。
例えば、高周波部品400は、アイソレータであり、高周波部品401は、サーキュレータである。高周波部品400、及び高周波部品401は、磁石やフェライトなどの磁性材を有する回路部品である。高周波部品400、及び高周波部品401は平面視において重複するように配置されている。
高周波部品400は、最上層の第1導体層1に実装されている。高周波部品401は、最下層の第4導体層4に実装されている。高周波部品401と高周波部品400との間には、磁性体層200が設けられている。具体的には、第1誘電層5の下面に、接着剤201を介して、磁性体層200が接着されている。第3導体層3の上面には、接着剤201を介して、磁性体層200が接着されている。したがって、高周波部品400と高周波部品401との間には、第1導体層1、第1誘電層5、接着剤201、磁性体層200、第2誘電層6、接着剤201、磁性体層200、第3誘電層7、及び第4導体層4が介在している。したがって、2層の磁性体層200が積層された構成となる。
このように、高周波部品400の真下には、磁性体層200が配置されており、高周波部品401の真上に、磁性体層200が配置される。高周波部品400と高周波部品401との間に、2層の磁性体層200が配置される。これにより、効果的にノイズを低減することができる。なお、上記の説明では、高周波部品400と高周波部品401との間に、2層の磁性体層200が介在しているが、3層以上の磁性体層200が介在してもよい。すなわち、2つの高周波部品の間に、2層以上の磁性体層200が設けられていてもよい。
このようにすることで、2つの高周波部品400、401を重複する位置に配置することができる。よって、設計の自由度を向上することができる。これにより、多層配線基板10の小型化に資することができる。
実施の形態4.
本実施の形態にかかる多層配線基板10について、図14を用いて説明する。図14は、本実施の形態にかかる多層配線基板10の構成を示す断面図である。図14では、高周波部品101の配置が異なっている。具体的には高周波部品101が第3誘電層7の下面側に実装されている。また、磁性体層200、及び接着剤201が第1誘電層5の全面に形成されている。なお、上記以外の構成については、実施の形態1と同様であるため、適宜説明を省略する。
図14に示すように、高周波部品101は、最外層である第4導体層4に実装されている。すなわち、多層配線基板10の最上層が、電源回路用の電子部品の実装面となっており、最下層が高周波回路用の電子部品の実装面となっている。そして、接着剤201が第1誘電層5のほぼ全面に接着されている。磁性体層200は、第1誘電層5とほぼ同じ大きさとなっている。したがって、磁性体層200は、第1誘電層5のほぼ全面を覆うように形成されている。また、磁性体層200は、接着シートである第2誘電層6に接着される。
高周波部品101の実装面とコイル部品102の実装面とが層を挟んでいる。この構成において、多層配線基板10の内層パターンの全面に磁性体層200が貼られている。すなわち、高周波部品101の実装面と、コイル部品102の実装面とに間において、磁性体層200が全面に設けられている。このようにすることで、設計効率、製造効率を向上することができる。よって、低コスト化に資することができる。例えば、コイル部品102や高周波部品101の面内位置が設計からずれている場合でも、ノイズを効果的に低減することができる。さらに、部品配置の制約を受けずに高周波部品101、及びコイル部品102を配置することができるため、設計の自由度を向上することができる。また、第1誘電層5の全面に設けられた磁性体層200を接地又は電源に接続するベタ電極として利用することも可能である。これにより、より効果的にノイズを低減することができる。
実施の形態5.
本実施の形態にかかる多層配線基板10について、図15、及び図16を用いて説明する。図15は、本実施の形態にかかる多層配線基板10の構成を示す断面図である。図16は、多層配線基板10の要部構成を示す平面図である。本実施の形態では、磁性体層200の構成が異なっている。さらに、多層配線基板10に、接着剤201が設けられていない構成となっている。なお、磁性体層200、及び接着剤201以外の構成については、実施の形態と同様であるため、適宜説明を省略する。
本実施の形態では、コイル部品102の直下に貫通ビア302が設けられている。貫通ビア302は、第1導体層1、第2導体層2、第3導体層3、第4導体層4、第1誘電層5、第2誘電層6、第3誘電層7を貫通している。貫通ビア302には、磁性材料が設けられている。例えば、貫通ビア302の内には、固形状又はペースト状の磁性材料が埋め込まれている。
貫通ビア302は、複数の基板を積層した後に設けることができる。本実施の形態にかかる多層配線基板の製造方法について説明する。まず、第1誘電層5、第3誘電層7にそれぞれ導体パターンを形成する(図8を参照)。次に、第1誘電層5、及び第3誘電層7を積層する。例えば、図9に示したように、第2誘電層6を介して第1誘電層5と第3誘電層7とを貼り合せる。複数の第1誘電層5〜第3誘電層7に貫通穴を形成する。第2誘電層6を介して、第1誘電層5と第3誘電層7とを接着した積層構造において、貫通穴を設ける。
そして、第1誘電層5〜第3誘電層7に設けられた貫通穴に磁性材料を埋め込むことで貫通ビア302を形成する。例えば、貫通穴に、固形物又はペースト状の磁性材料を埋め込む。これにより、第1誘電層5、第2誘電層6、第3誘電層7に貫通ビア302が形成される。さらに、貫通ビア302の真上にコイル部品102を実装する。このようにすることで、本実施の形態にかかる多層配線基板10を製造することができる。なお、貫通ビア302の上をメッキ膜で覆ってもよい。例えば、貫通ビア302の上から、銅メッキを施す。さらに、同メッキ膜の上から、金又は銀などにより、仕上げのフラッシュメッキを施す。このようにすることで、磁性材料が充填された貫通ビア302を確実に形成することができる。
このように、貫通ビア302内に磁性材料を形成することによって、接着剤201を設ける必要がなくなる。内層パターンに磁性体層200を接着する必要がないので、多層配線基板の接着工程を省略することができる。また、コイル部品102で発生した熱が貫通ビアを介して放熱される。よって、放熱特性を向上することができる。
本実施の形態では、コイル部品102の直下に貫通ビア302が設けられている。このようにすることで、コイル部品102の周辺の領域を活用することができる。これに対して、特許文献4では、TCXOの周辺にサーマルビアが設けられているため、TCXOの周辺にサーマルビアを形成するスペースが必要となってしまう。よって、特許文献4の構成では、TCXO周辺のスペースを有効に活用することができなくなってしまう。また、特許文献5では、半導体チップの真下にサーマルビアが設けられている。しかしながら、サーマルビアには磁性材料が設けられていないため、ノイズを低減することができない。
尚、本実施の形態では、コイル部品102の直下に2つの貫通ビア302を設けているが、貫通ビア302の数、及び配置については、図示された構成に限定されるものではない。複数の貫通ビア302を千鳥配置にしてもよい。また、貫通ビア302の代わりに、多層配線基板10を貫通しない非貫通ビアを設けてもよい。具体的には磁性材料が充填されたSVH(Surface Via Hole)、又はBVH(Blind Via Hole)をコイル部品102の直下に配置してもよい。この場合、例えば、第2導体層2を貫通するSVH、又はBVHをコイル部品102の直下に配置する。
実施の形態1〜5にかかる多層配線基板10の応用例について説明する。図17は、多層配線基板10を有する通信装置500の構成を模式的に示す図である。通信装置500は、携帯電話などの通信端末である。通信装置500は、無線通信を行うための高周波回路501を有している。高周波回路501は、高周波信号を生成する。高周波回路501は、本実施の形態にかかる多層配線基板10を有している。
このように、多層配線基板10を有する高周波回路501を用いることで、良好な通信特性を得ることができる。すなわち、高周波回路501においてノイズを低減することができるため、通信特性を向上することができる。
本実施の形態において、磁性体層200は、両面テープ、接着シート、又は接着パッドなどの接着部材によって貼り付けられていてもよい。すなわち、磁性体層200と第1誘電層5とを接着する接着層の材料及び構成については特に限定されるものでなない。例えば、ペースト状や液状の接着剤を用いて磁性体層200と第1誘電層5を貼り付けることができる。さらには、両面テープ、接着シート、又は接着パッドなどの接着部材を接着層として用いて、磁性体層200と第1誘電層5を貼り付けてもよい。したがって、接着層は、液体状、ペースト状、テープ状、板状、あるいはシート状等となっていてもよい。
上記した実施の形態1〜5の構成は適宜組み合わせることができる。例えば、ノイズ源となる複数の回路部品が設けられている場合、それぞれの回路部品に対して実施の形態1〜5の構成の少なくとも1つを用いることができる。例えば、第1の回路部品については実施の形態1の磁性体層200を設け、第2の回路部品については、実施の形態5の貫通ビア302を設けてもよい。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
1 第1導体層
2 第2導体層
3 第3導体層
4 第4導体層
5 第1誘電層
6 第2誘電層
7 第3誘電層
10 多層配線基板
31 第1基板
32 第2基板
101 高周波部品
102 コイル部品
200 磁性体層
201 接着剤
300 ビア
301 貫通穴
302 貫通ビア
400 高周波部品
401 高周波部品
500 通信装置
501 高周波回路

Claims (15)

  1. 積層された複数の基板と、
    前記複数の基板に形成された導体パターンと、
    前記基板の一方の面に実装された回路部品と、
    前記回路部品が実装された前記基板の他方の面に設けられた接着層と、
    前記接着層によって前記基板に接着された磁性体層と、を備えた多層配線基板。
  2. 前記磁性体層が前記基板を介して前記回路部品と対向配置されている請求項1に記載の多層配線基板。
  3. 前記磁性体層が、前記導体パターンから独立して形成されている請求項1、又は2に記載の多層配線基板。
  4. 前記回路部品が実装された基板とは異なる基板に貫通穴が設けられており、
    前記貫通穴内に前記磁性体層が配置され、
    前記磁性体層が最外層の前記導体パターンと接合されている請求項1〜3のいずれか1項に記載の多層配線基板。
  5. 2つの前記回路部品が、平面視において重複するように配置され、
    前記2つの回路部品の間に、前記磁性体層が2層以上設けられている請求項1〜4のいずれか1項に記載の多層配線基板。
  6. 前記基板の前記他方の面に設けられた前記導体パターンが、最外層ではない内層パターンであり、
    前記磁性体層が前記基板の前記他方の面の全面に形成されている請求項1〜5のいずれか1項に記載の多層配線基板。
  7. 積層された複数の基板と、
    前記複数の基板に形成された導体パターンと、
    前記基板の一方の面に実装された回路部品と、
    前記回路部品の直下において、前記基板を貫通するビア内に設けられた磁性材料と、を備えた多層配線基板。
  8. 請求項1〜7のいずれか1項に記載の多層配線基板を有する高周波回路。
  9. 請求項1〜7のいずれか1項に記載の多層配線基板を有する通信装置。
  10. 複数の基板に導体パターンを形成するステップと、
    前記基板の前記導体パターンが形成されていない領域に、接着層を介して磁性体層を接着するステップと、
    前記基板の前記磁性体層が実装された面と反対側の面に回路部品を実装するステップと、を備えた多層配線基板の製造方法。
  11. 常温において、前記磁性体層が前記接着層を介して前記基板に接着されることを特徴とする請求項10に記載の多層配線基板の製造方法。
  12. 前記磁性体層が前記基板を介して前記回路部品と対向配置されている請求項10、又は11に記載の多層配線基板の製造方法。
  13. 前記導体パターンが設けられていない領域に、前記接着層を介して前記磁性体層が接着される請求項10〜12のいずれか1項に記載の多層配線基板の製造方法。
  14. 複数の前記基板が積層されており、
    前記回路部品が実装された基板と異なる基板に、貫通穴が設けられ、
    前記貫通穴内に前記磁性体層が配置され、
    前記磁性体層が最外層の前記導体パターンと接続されている請求項10〜13のいずれか1項に記載の多層配線基板の製造方法。
  15. 複数の基板に導体パターンを形成するステップと、
    前記複数の基板を積層するステップと、
    前記複数の基板に設けられた貫通穴に磁性材料を埋め込むことで貫通ビアを形成するステップと、
    前記貫通ビアの真上に回路部品を実装するステップと、を備えた多層配線基板の製造方法。
JP2015132351A 2015-07-01 2015-07-01 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法 Pending JP2017017175A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015132351A JP2017017175A (ja) 2015-07-01 2015-07-01 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015132351A JP2017017175A (ja) 2015-07-01 2015-07-01 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2017017175A true JP2017017175A (ja) 2017-01-19

Family

ID=57831010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015132351A Pending JP2017017175A (ja) 2015-07-01 2015-07-01 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2017017175A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019188344A1 (ja) * 2018-03-30 2019-10-03 太陽インキ製造株式会社 硬化性樹脂組成物、その硬化物およびプリント配線板
JP2021028941A (ja) * 2019-08-09 2021-02-25 富士電機株式会社 半導体装置
KR20230156726A (ko) 2021-03-26 2023-11-14 다이요 홀딩스 가부시키가이샤 경화성 수지 조성물

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019188344A1 (ja) * 2018-03-30 2019-10-03 太陽インキ製造株式会社 硬化性樹脂組成物、その硬化物およびプリント配線板
KR20200136942A (ko) 2018-03-30 2020-12-08 다이요 잉키 세이조 가부시키가이샤 경화성 수지 조성물, 그의 경화물 및 프린트 배선판
JP2021028941A (ja) * 2019-08-09 2021-02-25 富士電機株式会社 半導体装置
JP7342509B2 (ja) 2019-08-09 2023-09-12 富士電機株式会社 半導体装置
KR20230156726A (ko) 2021-03-26 2023-11-14 다이요 홀딩스 가부시키가이샤 경화성 수지 조성물

Similar Documents

Publication Publication Date Title
US10784039B2 (en) Inductor component and inductor-component incorporating substrate
CN109427461B (zh) 电感器部件
JP6156610B2 (ja) 電子機器、およびアンテナ素子
JP4835414B2 (ja) 超小型電力変換装置
JP6766740B2 (ja) プリント配線基板およびスイッチングレギュレータ
JP6478001B2 (ja) 電子部品
WO2013094667A1 (ja) 磁性体アンテナ、アンテナ装置及び電子機器
KR20180046278A (ko) 적층 전자부품 및 그 제조방법
JP5369827B2 (ja) 電子部品内蔵モジュール
JP6169395B2 (ja) 共振器
US20130126215A1 (en) Printed circuit board and method for manufacturing the same
KR20150037306A (ko) 경연성 인쇄회로기판
JP2017017175A (ja) 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法
JP2991136B2 (ja) 多層プリント基板及びその製造方法
US10149417B2 (en) Magnetism suppressing sheet and manufacturing method thereof
JP2013045848A (ja) チップインダクタ
WO2014185204A1 (ja) 部品内蔵基板及び通信モジュール
JP5178351B2 (ja) 電子部品の実装構造
JP2012238797A (ja) 多層回路モジュール
JP2018006437A (ja) 複合デバイス
JP3796104B2 (ja) 多層配線基板
JP2014154712A (ja) プリント配線板
JP2005340713A (ja) マルチチップモジュール
CN210837423U (zh) 多层基板以及电子设备
JP2009231480A (ja) 半導体装置