JP7342509B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7342509B2
JP7342509B2 JP2019147571A JP2019147571A JP7342509B2 JP 7342509 B2 JP7342509 B2 JP 7342509B2 JP 2019147571 A JP2019147571 A JP 2019147571A JP 2019147571 A JP2019147571 A JP 2019147571A JP 7342509 B2 JP7342509 B2 JP 7342509B2
Authority
JP
Japan
Prior art keywords
magnetic sheet
conductors
conductor
semiconductor device
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019147571A
Other languages
English (en)
Other versions
JP2021028941A (ja
Inventor
章 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019147571A priority Critical patent/JP7342509B2/ja
Publication of JP2021028941A publication Critical patent/JP2021028941A/ja
Application granted granted Critical
Publication of JP7342509B2 publication Critical patent/JP7342509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体装置に関し、特に、配線基板を備えた半導体装置に適用して有効な技術に関するものである。
電力変換装置などに使用される半導体デバイスとして、例えば特許文献1に記載されているように、絶縁基板上に実装された複数の半導体素子間において、プリント基板を介して半導体素子同士を電気的に接続する半導体装置が知られている。この種の半導体装置においては、絶縁板の互に反対側に位置する主面及び裏面に第1導電体及び第2導電体が個別に設けられた配線基板を使用し、第1及び第2導電体の各々に電流を通電させて通電量を稼ぐことが知られている。
なお、本発明に関連する先行技術文献としては、上記の特許文献1の他に下記の特許文献2及び3が挙げられる。
特許文献2には、絶縁性の樹脂に磁性体の粉末を含ませた磁性体を金属板と配線部材との間に設けた電力用回路基板が開示されている。
また、特許文献3には、絶縁層の上面に上に向かって第1導体層、第1磁性層を順に積層し、絶縁層の下面に下に向かって第2導体層、第2磁性層を順に積層した電子装置基板が開示されている。
特開2009-064852号公報 特開2010-073836号公報 特開2017-041617号公報
ところで、配線基板の第1及び第2導電体の各々に高周波電流(パルス電流)を通電させると、表皮効果の影響により第1及び第2導電体の各々の表面付近にのみ電流が流れるようになる。このため、第1及び第2導電体の回路抵抗が増大し、第1及び第2導電体でのジュール発熱が大きくなることが懸念される。
また、平面視したときに絶縁板を挟んで互に重なり合う第1及び第2導電体の各々に同一方向の高周波電流を流すと、第1及び第2導電体の双方が発する磁場により電流密度にムラができる近接効果の影響が発生する。このため、表皮効果と同様に第1及び第2導電体の回路抵抗が増大し、第1及び第2導電体でのジュール発熱が更に大きくなることが懸念される。
第1及び第2導電体でのジュール発熱が大きい場合は、第1及び第2導電体の面積を大きくする必要があり、配線基板の小型化を妨げる要因となる。この配線基板の小型化の妨げは、ひいては半導体装置の小型化の妨げを意味するため、改良の余地があった。
そこで、本発明者らは、近接効果は第1及び第2導電体の各々が発する磁界によって電流密度にムラができ、回路抵抗を増大させてジュール発熱が大きくなることから、第1及び第2導電体の各々が発する磁界に着目し、本発明をなした。
本発明の目的は、導電体の温度上昇を抑制することが可能な半導体装置を提供することにある。
本発明の一態様に係る半導体装置は、互に反対側に位置する主面及び裏面を有する絶縁板と、絶縁板の主面側に配置された第1導電体と、絶縁板の裏面側に配置された第2導電体と、絶縁板の中に埋設され、かつ第1及び第2導電体よりも比透磁率が大きい磁性シートとを含む配線基板と、第1及び第2導電体に電気的に接続された半導体チップと、を備えている。
本発明の一態様によれば、導電体の温度上昇を抑制することが可能な半導体装置を提供することができる。
本発明の一実施形態に係る半導体装置の外観構成の一例を示す概略平面図である。 本発明の一実施形態に係る半導体装置において、配線基板の主面側の導電パターンの一例を示す概略平面図である。 本発明の一実施形態に係る半導体装置において、配線基板の磁性シートの平面パターンの一例を示す概略平面図である。 本発明の一実施形態に係る半導体装置において、半導体チップの配列の一例を示す概略平面図である。 図1のII-II切断線の位置で切った断面構造の一例を示す概略断面図である。 図1のIII-III切断線の位置で切った断面構造の一例を示す概略断面図である。 図1のIV-IV切断線の位置で切った断面構造の一例を示す概略断面図である。 本発明の一実施形態に係る半導体装置の配線基板において、絶縁板の構成の一例を示す概略展開図である。 本発明の実施例に係る半導体装置において、配線基板の発熱温度の評価結果の一例を示す図である。 従来の半導体装置において、配線基板の導電体に通電される高周波電流と回路抵抗との関係の一例を示す図である。 本発明の一実施形態に係る半導体装置の配線基板の一部において、平面視で配線基板の磁性シートの端部を第1導電体の端部と同じにした事例を示す図((a)は(b)のV-V切断線に沿った概略断面図,(b)は概略平面図)である。 比較例として、平面視で配線基板の磁性シートの端部を第1導電体の端部よりも広くした事例を示す図((a)は(b)のVI-VI切断線に沿った概略断面図,(b)は概略平面図)である。
以下、図面を参照して本発明の実施形態を詳細に説明する。
なお、発明の実施形態及び実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
また、各図面は模式的なものであって、現実のものとは異なる場合がある。また、以下の実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであり、構成を下記のものに特定するものではない。すなわち、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
また、以下の実施形態では、空間内で互に直交する三方向において、同一平面内で互に直交する第1の方向及び第2の方向をそれぞれX方向、Y方向とし、第1の方向及び第2の方向のそれぞれと直交する第3の方向をZ方向とする。
また、本明細書において、「主電極」とは、IGBT(Insulated Gate Bipolar Transistor)においてエミッタ電極又はコレクタ電極の何れか一方となる電極を意味する。電界効果トランジスタ(FET)や静電誘導トランジスタ(SIT)においてはソース電極又はドレイン電極の何れか一方となる電極を意味する。より具体的には、上記の「一方となる電極」を「第1主電極」として定義すれば、「他方の電極」は「第2主電極」となる。即ち、「第2主電極」とは、IGBTにおいては第1主電極とはならないエミッタ電極又はコレクタ電極の何れか一方となる電極、FET,SITにおいては上記第1主電極とはならないソース電極又はドレイン電極の何れか一方となる電極を意味する。以下の実施形態では、トランジスタ素子としての縦型MOSFETに着目して説明するので、第1主電極をドレイン電極、第2主電極をソース電極として説明する。
また、以下の実施形態では、1つの絶縁回路基板に導電ポストを介して1つの配線基板が支持された基板積層体を有する半導体装置に本発明を適用した一例について説明する。
<半導体装置の構成>
図5及び図6に示すように、本発明の一実施形態に係る半導体装置1は、基板積層体2と、この基板積層体2を封止する樹脂封止体8と、を備えている。
基板積層体2は、絶縁回路基板10と、絶縁回路基板10に実装された半導体チップ3と、絶縁回路基板10のチップ実装面側に対向し、かつ半導体チップ3から離間して配置された配線基板20と、を備えている。また、基板積層体2は、導電ポスト5a~5c、第1主回路端子7a、第2主回路端子7b及び制御端子7cを備えている。
図1に示すように、樹脂封止体8は、平面視の形状が長方形からなり、X方向(第1方向)である長手方向において互いに反対側に位置する一方の短辺8a及び他方の短辺8bと、X方向と直交するY方向(第2方向)である短手方向において互いに反対側に位置する一方の長辺8c及び他方の長辺8dと、を有する。また、樹脂封止体8は、X方向及びY方向と直交するZ方向(第3方向)に厚さを有する(図5参照)。樹脂封止体8は、例えば、トランスモールディング法により成形され、エポキシ系の熱硬化性絶縁樹脂で形成されている。
図4に示すように、絶縁回路基板10は、平面視の形状が例えば長方形で形成され、X方向である長手方向において互いに反対側に位置する2つの短辺の延伸方向が樹脂封止体8の2つの短辺8a,8bの延伸方向と一致すると共に、Y方向である短手方向において互いに反対側に位置する2つの長辺の延伸方向が樹脂封止体8の2つの長辺8c,8dの延伸方向と一致するようにして配置されている。絶縁回路基板10の4つの辺(2つの短辺及び2つの長辺)は、後述する絶縁板11の4つの辺に対応する。
図4及び図5に示すように、絶縁回路基板10は、絶縁板11と、絶縁板11の主面に固定された導電板12と、絶縁板11の主面とは反対側の裏面に固定された放熱板13とを有する。この実施形態では、導電板12は、互に絶縁分離された第1導電板12a及び第2導電板12bを含む構成になっている。絶縁回路基板10は、例えばセラミック基板の主面及び裏面に銅が共晶接合された直接銅接合(DCB)基板、セラミック基板の主面及び裏面に活性金属ろう付け(AMB)法により金属が配置されたAMB基板などを採用可能である。セラミック基板の材料は、例えば、窒化珪素(Si)、窒化アルミニウム(AlN)、アルミナ(Al)等を採用可能である。この第1実施形態では、導電板12及び放熱板13は、金属材料として、例えば導電性及び熱伝導性に優れた銅(Cu)が用いられている。
図4に示すように、絶縁板11は、平面視の形状が例えば長方形からなり、X方向である長手方向において互いに反対側に位置する2つの短辺の延伸方向が樹脂封止体8の2つの短辺8a,8bの延伸方向と一致すると共に、2つの長辺の延伸方向が樹脂封止体8の2つの長辺8c,8dの延伸方向と一致している。この絶縁板11の2つの短辺及び2つの長辺は、上述の絶縁回路基板10の2つの短辺及び2つの長辺となる。
図4に示すように、第1導電板12aは、平面視の形状が例えば長方形のベタパターンからなり、長手方向がX方向と一致するようにして絶縁板11の2つの短辺のうちの他方の短辺側(絶縁回路基板10の他方の短辺側)に偏って配置されている。第2導電板12bは、平面視の形状が例えば長方形のベタパターンからなり、長手方向がY方向と一致するようにして絶縁板11の2つの短辺のうちの一方の短辺側(絶縁回路基板10の一方の短辺10a側)に偏って配置されている。第1導電板12a及び第2導電板12bは、第1導電板12aの方が数倍大きい面積で形成され、互に離間して絶縁分離されている。
放熱板13は、詳細に図示していないが、平面視の形状が例えば長方形のベタパターンからなり、長手方向がX方向と一致するようにして絶縁板11の4つの辺の内側に配置されている。この実施形態では、放熱板13の表面が絶縁回路基板10の裏面となり、放熱板13の表面(絶縁回路基板10の裏面)が樹脂封止体8の主面とは反対側の裏面から露出している。
図4に示すように、半導体チップ3は、この個数に限定されないが、例えば4つ配置されている。4つのうち2つの半導体チップ3は、絶縁回路基板10の一方の長辺側に一方の長辺に沿って所定の間隔を空けて配置されている。残りの2つの半導体チップ3は、絶縁回路基板10の他方の長辺側に他方の長辺に沿って所定の間隔を空けて配置されている。
半導体チップ3には、トランジスタ素子が搭載されている。そして、4つの半導体チップ3の各々のトランジスタ素子を並列に接続して1つのスイッチング素子が構成されている。トランジスタ素子としては、MOSFET、IGBT等の絶縁ゲート構造で、半導体チップ3の深さ方向に主電流が流れる縦型半導体素子が好適である。以下、トランジスタ素子としては、炭化珪素(SiC)からなる半導体基板を主体に構成された絶縁ゲート構造の縦型MOSFETを用いた場合で説明する。
図4から図6に示すように、半導体チップ3は、例えば、互に反対側に位置する2つの面のうちの一方の面である主面に第2主電極としてのソース電極3s及び制御電極としてのゲート電極3gを有し、他方の面である裏面に第1主電極としてのドレイン電極3dを有する。
図5及び図6に示すように、半導体チップ3は、ドレイン電極3dが第1導電板12aに接合材として例えば半田15を介在して固定され、電気的及び機械的に接続されている。4つの半導体チップ3は、各々のドレイン電極3dが互に並列に接続された状態で絶縁回路基板10の主面にそれぞれ実装されている。
図5及び図6に示すように、配線基板20は、絶縁回路基板10の主面(チップ実装面)側に対向し、かつ半導体チップ3から離間して配置されている。そして、配線基板20は、導電ポスト5a~5c及び半導体チップ3を介して絶縁回路基板10に支持されている。
図1から図3に示すように、配線基板20は、平面視の形状が例えば長方形からなり、X方向である長手方向において互いに反対側に位置する2つの短辺の延伸方向が樹脂封止体8の2つの短辺8a,8bの延伸方向と一致すると共に、Y方向である短手方向において互いに反対側に位置する2つの長辺の延伸方向が樹脂封止体8の2つの長辺8c,8dの延伸方向と一致するようにして配置されている。
配線基板20は、通常のプリント配線基板であり、これに限定されないが、例えば2層配線構造になっている。具体的には、図5から図8に示すように、配線基板20は、互に反対側に位置する主面及び裏面を有する絶縁板21と、絶縁板21の主面側に配置された第1導電体22a及び第1ゲート配線22bと、絶縁板21の裏面側に配置された第2導電体23a及び第2ゲート配線23bとを含む構成になっている。また、配線基板20は、絶縁板21の中に埋設され、かつ第1及び第2導電体22a,23aよりも比透磁率(最大)が大きい磁性材料からなる磁性シート24を含む構成になっている。
ここで、図8では、図2に示す第1及び第2ゲート配線22b,23bや、後述する開口部24a,24bや貫通孔25a,25bなどの図示を省略している。
第1導電体22a及び第1ゲート配線22bは絶縁板21の主面側に設けられた第1導電層を所定のパターンにパターンニングすることによって形成され、第2導電体23a及び第2ゲート配線23bも絶縁板21の裏面側に設けられた第2導電層を所定のパターンにパターンニングすることによって形成されている。第1導電体22a、第1ゲート配線22b、第2導電体23a及び第2ゲート配線23bは、例えば75μm程度の厚さの銅箔又は銅を主成分とする合金箔で形成されている。
ここで、第1導電体22a及び第1ゲート配線22bは、第2導電体23a及び第2ゲート配線23bと同一のパターンで形成されている。したがって、第1導電体22a及び第1ゲート配線22bの平面パターンを図2に例示して説明し、第2導電体23a及び第2ゲート配線23bの平面パターンの図示及び説明は省略する。
図2に示すように、第1導電体22aは、平面視の形状が例えば長方形のベタパターンからなり、長手方向がX方向と一致するようにして絶縁板21の中央に配置されている。第1ゲート配線22bは、例えば2つ設けられている。一方のゲート配線22bは、絶縁板21の一方の長辺と第1導電体22aとの間に配置され、X方向に延伸している。他方のゲート配線22bは、絶縁板21の他方の長辺と第1導電体22aとの間に配置され、X方向に延伸している。2つのゲート配線22bは、第1導電体22aから離間し、電気的に絶縁分離されている。
なお、第2導電体23a及び第2ゲート配線23bは、第1導電体22a及び第1ゲート配線22bと同一パターンで形成され、平面視で第1導電体22a及び第1ゲート配線22bと重なっている。そして、2つの第2ゲート配線23bは、第2導電体23aから離間し、電気的に絶縁分離されている。第1導電体22a及び第2導電体23aは、主回路電流を流す電流路として使用される。
図5から図8に示すように、絶縁板21は、磁性シート24の第1導電体22a側に配置され、平面サイズが磁性シート24の平面サイズよりも大きい第1絶縁層21aと、磁性シート24の第2導電体23a側に配置され、平面サイズが磁性シート24の平面サイズよりも大きい第2絶縁層21bとを有する。また、絶縁板21は、磁性シート24の周囲を囲むようにして第1絶縁層21aと第2絶縁層21bとの間に配置された第3絶縁層21cを有する。すなわち、磁性シート24は、第1絶縁層21a、第2絶縁層21b及び第3絶縁層21cを含む絶縁板21の中に埋設されている。第1から第3絶縁層21a,21b,21cは、例えば絶縁性及び耐熱性に優れたポリイミド樹脂からなる樹脂シートで形成されている。第3絶縁層21cは、絶縁性の接着材で形成してもよい。
磁性シート24は、平面視したときの輪郭24mが第1及び第2導電体22a,23aの各々の輪郭22a,23aと面一、又は第1及び第2導電体22a,23aの輪郭22a,23aよりも内側に位置している。この実施形態では、磁性シート24の輪郭24mは第1第2導電体22a,23aの輪郭22a1,23a1と面一になっている。換言すれば、磁性シート24は、平面視したときの外周の端部が第1及び第2導電体22a,23aの各々の外周の端部と揃っている。
磁性シート24の比透磁率は、5~500000程度が好ましい。具体的な材料としては、ステンレス箔やニッケル箔、アモルファス箔(組成Fe-Si-BやCo-Fe-Si-B-M)、パーマロイ箔(組成Fe-50Ni系やFe-80Ni系)、ファインメット(登録商標)箔(日立金属株式会社製、組成Fe-Cu-Nb-Si-B)などが好ましい。また、磁性シート24の厚みは、厚いと磁性シート24内に渦電流が流れ、磁性シート24自体が発熱する恐れがあることから、10μm以上50μm以下が好ましい。磁性シートの厚さが10μmより薄いと第1導電体22aおよび第2導電体23aに大電流が流れた時に磁性シートが磁気飽和するため好ましくない。
また、磁性シート24は、銅箔又は銅を主成分とする合金箔よりも比誘電率が大きい磁性材料で形成することがより好ましい。
ここで、磁性シート24がフローティング状態だと浮遊容量が付加されるため、磁性シート24を第1及び第2導電体22a,23aと同電位にすることが好ましい。この実施形態では、図5に示すように、磁性シート24は、スルーホール配線26を介して第1導電体22aに電気的に接続され、第1及び第2導電体22a,23aと同電位となる。
図5に示すように、第1導電ポスト5aは、一端側が半導体チップ3のソース電極3sに接合材として例えば半田16により電気的及び機械的に接続され、他端側が配線基板20を貫通して配線基板20に固定されると共に第1導電体22a及び第2導電体23aと電気的及び機械的に接続されている。すなわち、第1導電ポスト5aは、一端側が半導体チップ3を介して絶縁回路基板10に固定され、他端側が配線基板20に固定されている。第1導電ポスト5aは、この本数に限定されないが、例えば1つの半導体チップ3に対して2本ずつ設けられている。
図5に示すように、第2導電ポスト5bは、一端側が絶縁回路基板10の第2導電板12bに接合材として例えば半田16により電気的及び機械的に接続され、他端側が配線基板20を貫通して配線基板20に固定されると共に第1導電体22a及び第2導電体23aと電気的及び機械的に接続されている。すなわち、第2導電ポスト5bは、一端側が絶縁回路基板10に固定され、他端側が配線基板20に固定されている。第2導電ポスト5bは、この本数に限定されないが、例えば2本設けられている。
図6に示すように、第3導電ポスト5cは、一端側が半導体チップ3のゲート電極3gに接合材として例えば半田16により電気的及び機械的に接続され、他端側が配線基板20に突き刺さるようにして固定されると共に第1ゲート配線22b及び第2ゲート配線23bと電気的及び機械的に接続されている。すなわち、第3導電ポスト5cは、一端側が半導体チップ3を介して絶縁回路基板10に固定され、端側が配線基板20に固定されている。第3導電ポスト5cは、この本数に限定されないが、例えば、1つの半導体チップ3に対して1本ずつ設けられている。
第1主回路端子7a、第2主回路端子7b及び制御端子7cの各々は、導電ピンからなり、図5及び図6に示すように、一部を除いて樹脂封止体8で封止され、一部が樹脂封止体8の外部に突出している。すなわち、第1主回路端子7a、第2主回路端子7b及び制御端子7cの各々は、樹脂封止体8の厚さ方向(Z方向)において、樹脂封止体8の内外に亘って延伸している。
図5に示すように、第1主回路端子7aは、一端側が絶縁回路基板10の第1導電板12aに接合材として例えば半田16により電気的及び機械的に接続され、中間部が配線基板20の貫通孔25aを貫通し、他端側が樹脂封止体8の主面から突出している。第2主回路端子7bは、一端側が絶縁回路基板10の第2導電板12bに接合材として例えば半田16により電気的及び機械的に接続され、中間部が配線基板20の貫通孔25bを貫通し、他端側が樹脂封止体8の主面から突出している。
すなわち、第1主回路端子7aは、半田16、絶縁回路基板10の第1導電板12a及び半田15を介して半導体チップ3のドレイン電極3dに電気的に接続されている。そして、半導体チップ3のソース電極3sは、半田16、第1導電ポスト5a、配線基板20の第1及び第2導電体22a,23a、第2導電ポスト5b、半田16、絶縁回路基板10の第2導電板12b及び半田16を介して第2主回路端子7bに電気的に接続されている。第1主回路端子7a及び第2主回路端子7bは、この本数に限定されないが、例えば2本ずつ設けられている。
図6に示すように、制御端子7cは、一端側が配線基板20の主面側から配線基板20を貫通し、他端側が樹脂封止体8の主面から突出している。すなわち、制御端子7cは、配線基板20の第1及び第2ゲート配線22b,23b、第3導電ポスト5c及び半田16を介して半導体チップ3のゲート電極3gに電気的に接続されている。制御端子7cは、この本数に限定されないが、第1及び第2ゲート配線22b,23bに対応して例えば2本設けられている。また、4つの半導体チップ3は、各々のソース電極3sが配線基板20の第1及び第2導電体22a,23aを介して互いに並列に接続されている。
図5に示すように、磁性シート24は、第1導電ポスト5aとの接触を回避するため、第1導電ポスト5aが通過する部分に、第1導電ポスト5aの径よりも広い開口部24aを有し、磁性シート24の開口部24aにおける側壁は第1導電ポスト5aから離間している。また、磁性シート24は、第2導電ポスト5bとの接触を回避するため、第2導電ポスト5bが通過する部分に、第2導電ポスト5bの径よりも広い開口部24bを有し、磁性シート24の開口部24bにおける側壁は第2導電ポスト5bから離間している。
<半導体装置の主回路電流>
次に、半導体装置の主回路電流の流れについて、図2、図5及び図6を参照して説明する。
制御端子7cから配線基板20の第1及び第2ゲート配線22b,23bを介して4つの半導体チップ3の各々のゲート電極3gに制御電圧を印加することによって、4つの半導体チップ3の各々のトランジスタ素子が通電状態となる。主回路電流は、第1主回路端子7aから絶縁回路基板10の第1導電板12aを通り、4つの半導体チップ3の各々のドレイン電極3dから各々のソース電極3sへと4つの半導体チップ3内を垂直に流れる。続いて、主回路電流は、4つの半導体チップ3の各々のソース電極3sから、第1導電ポスト5aを介して配線基板20の第1及び第2導電体22a,23aを流れる。更に、主回路電流は、第2導電ポスト5b、絶縁回路基板10の第2導電板12bを通り、第2主回路端子7bへと流れる。このとき、配線基板20では、主回路電流は第1及び第2導電体22a,23aの両方を流れるので、主回路電流の通電量を稼ぐことができる。また、主回路電流は、第1導電体22aでは矢印N1の方向に流れ、第2導電体23aでは矢印Nの方向に流れる。すなわち、主回路電流は、第1及び第2導電体22a,23aの両方を同一方向(矢印N及びN)に流れる。
<実施形態の効果>
次に、この一実施形態の主な効果について、従来技術の問題点と共に説明する。なお、従来技術の説明においても、この実施形態の符号を用いる。
この実施形態に係る半導体装置1は、配線基板20の第1導電体22a及び第2導電体23aの両方に主回路電流を通電させて主回路電流の通電量を稼いでいる。そして、主回路電流は第1導電体22a及び第2導電体23aを同一方向に流れる。このとき、主回路電流が高周波電流(パルス電流)の場合、第1及び第2導電体22a,23aの双方から磁界が発生する。そして、従来技術では、この第1及び第2導電体22a,23aの双方から発する磁界によって第1及び第2導電体22a,23aの双方の電流密度にムラが生じる。すなわち、第1及び第2導電体22a,23aにおいて、絶縁板21側とは反対側の部分に偏って電流が流れる。この現象を近接効果と呼んでいる。そして、近接効果の影響により、第1及び第2導電体22a,23aの回路抵抗が増大し、第1及び第2導電体22a,23aでのジュール熱が大きくなることが懸念された。
これに対し、この実施形態の配線基板20は、第1導電体22aと第2導電体23aとの間の絶縁板21に第1及び第2導電体22a,23aよりも比誘電率が大きい磁性材料からなる磁性シート24を設けている。これにより、第1及び第2導電体22a,23aの双方から発する磁界は磁性シート24に取り込まれ、第1及び第2導電体22a,23aの双方から発する磁界によって第1及び第2導電体22a,23aの双方の電流密度にムラが生じる近接効果を抑制することができる。この結果、高周波領域における第1及び第2導電体22a,23aの回路抵抗が低減し、配線基板20の第1及び第2導電体22a,23aでのジュール発熱を抑制することができる。したがって、第1及び第2導電体22a,22bの温度上昇を抑制することができる。
また、配線基板20の第1及び第2導電体22a,23aでのジュール発熱を抑制することができるので、配線基板20の小型化を図ることができ、ひいては半導体装置1の小型化を図ることができる。
また、主回路電流が高周波電流の場合、第1及び第2導電体22a,23aに電流が流れ始めたことにより、第1及び第2導電体22a,23aを流れる電流の周囲に磁界が発生する。そして、この磁界の発生を抑制する方向に渦電流が発生する。そして、渦電流は、第1及び第2導電体22a,23aの中心部を流れる電流とは反対向きであり、渦電流が第1及び第2導電体22a,23aの中心部を流れる電流を打ち消すため、第1及び第2導電体22a,23bの表面付近にのみ電流が流れる。この現象を表皮効果と呼んでいる。また、第1及び第2導電体22a,23aに流れる電流が同一方向の場合、双方の導電体に発する磁場により反発し合い、近接していない外側へ電流が流れる現象が起こる。この現象を近接効果と呼んでいる。従来技術では、これらの表皮効果、近接効果の影響により、図10に示すように、第1及び第2導電体22a,23aの回路抵抗が増大し、第1及び第2導電体22a,23aでのジュール熱が大きくなることが懸念された。
これに対し、この実施形態の配線基板20は、第1導電体22aと第2導電体23aとの間の絶縁板21に比誘電率が第1及び第2導電体22a,22bよりも比誘電率が大きい磁性材料からなる磁性シート24を設けている。これにより、第1及び第2導電体22a,23aの各々に発する磁界が抑制され、渦電流による損失が抑制されるため、第1及び第2導電体22a,23aの表面付近にのみ電流が流れる表皮効果も抑制することができる。この結果、高周波領域における第1及び第2導電体22a,23aの回路抵抗が低減し、配線基板20の第1及び第2導電体22a,23aでのジュール発熱を更に抑制することができる。
また、この実施形態の配線基板20は、磁性シート24の厚さを薄くしても、第1絶縁層21a及び第2絶縁層21bの厚さの調整で第1導電体22aと第2導電体23aとの間の耐圧を確保することができる。
また、平面視したときに磁性シート24の輪郭24mが第1及び第2導電体22a,23aの輪郭22a,23aよりも外側に位置する場合、第1及び第2導電体22a,23aの外側に食み出た磁性シート24の部分が渦電流によりジュール発熱する。これに対し、この実施形態の配線基板20では、平面視したときの磁性シート24の輪郭24mが第1及び第2導電体22a,23aの輪郭22a,23aと面一となっているので、渦電流による磁性シート24のジュール発熱を抑制することができる。
なお、磁性シート24は、平面視したときの輪郭24mが第1及び第2導電体22a,23aの輪郭22a,23aよりも内側に位置させる方が好ましい。
図9に、実施例としての一実施形態に係る半導体装置1と、比較例としての従来の半導体装置について、配線基板での発熱温度を測定した結果を示す。
図9に示すように、配線基板での発熱温度は、実施例の方が比較例よりも明らかに低くなっている。
したがって、一実施形態に係る半導体装置1においては、第1及び第2導電体22a,23aでのジュール発熱の抑制に有効であることが確かめられた。
なお、第1導電体の間又は第2導電体の間にゲート配線を通す場合は、第1導電体の間にゲート配線を通す平面パターン、第2導電体の間にゲート配線を通す平面パターンのうちの何れか一方の平面パターンと同一の平面パターンで磁性シートを形成することが好ましい。
以上、本発明を上記一実施形態及び実施例に基づき具体的に説明したが、本発明は上記一実施形態及び実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、上述の一実施形態に係る半導体装置1では、半導体チップ3に搭載されるトランジスタ素子として縦型MOSFETに着目して説明した。しかしながら、本発明はこれら限定されるものではなく、例えばトランジスタ素子としてIGBTが搭載された半導体チップを有する半導体装置にも適用することができる。
また、本発明は、トランジスタ素子を搭載した半導体チップと、整流素子を搭載した半導体チップとを有する半導体装置にも適用することができる。
また、上述の一実施形態では、半導体チップが実装された1つの絶縁回路基板10に導電ポスト(5a~5c)を介して配線基板20が支持された基板積層体2を有する半導体装置1について説明した。しかしながら、本発明これに限定されるものではない。例えば半導体チップが実装された2つの絶縁回路基板に導電ポストを介して配線基板が支持された基板積層体を有する半導体装置にも適用することができる。
また、上述の実施形態では、磁性シート24に開口部24a及び24bを設けて第1及び第2導電ポスト5a,5bとの接触を回避した場合について説明した。しかしながら、本発明はこれら限定されるものではなく、磁性シート24の開口部24a及び24bを省略し、配線基板20を貫通する第1及び第2導電ポスト5a,5bに磁性シート24を接触させてもよい。この場合、スルーホール配線26を省略しても、磁性シート24を第1及び第2導電体22a,23aと同電位にすることができる。
図11(a)及び(b)に、本発明の配線基板の一部において、平面視で配線基板の磁性シート24の端部を第1導電体22aの端部と同じにした事例を示した。図11(a)の第1導電体22aに高周波パルス電流を通電し、所定時間経過後の第1導電体22aの表面と第1絶縁層21aの露出した端部近傍の表面の温度を測定した。図11(b)に示すように、第1導電体22aの表面の温度が、60.6℃、第1絶縁層21aの温度が33.3℃であった。
図12(a)及び(b)に、図11の構造に対する比較例として、平面視で配線基板の磁性シート24の端部を第1導電体22aの端部よりも広くした事例を示した。図11の事例と同様に、図12(a)の第1導電体22aに高周波パルス電流を通電し、所定時間経過後の第1導電体22aの表面と第1絶縁層21aの露出した端部近傍の表面の温度を測定した。第1導電体22a表面の温度が、133.8℃、第1絶縁層21aの温度が148.8℃であった。
図11,12の結果を比較すると、図12(a)のように磁性シート24の端部が第1導電体22aの端部よりも外側にはみ出すと、磁性シート24と接する第1絶縁層21aの端部が高温になり、それに伴って、第1導電体22aの温度(図12(b)参照)が図11(a)の第1導電体22aの温度(図11(b)参照)より高くなっていることが判る。磁性シート24自体が磁性シート24内部に生じる渦電流により発熱するため、通電による発熱以上に温度が上がったと推測される。したがって、磁性シート24は、平面視したときの輪郭が第1導電体22aの輪郭と面一、又は第1導電体22aの輪郭よりも内側に位置していることで、磁性シート24に渦電流が発生し難くでき、発熱を抑えることができる。さらに、この磁性シート24の下に第2絶縁層21bと第2導電体23aを配置した構造でも同様の効果がある。
1 半導体装置
2 基板積層体
3 半導体チップ
3d ドレイン電極
3s ソース電極
5a 第1導電ポスト
5b 第2導電ポスト
5c 第3導電ポスト
7a 第1主回路端子
7b 第2主回路端子
7c 制御端子
8 樹脂封止体
8a,8b 短辺
8c,8d 長辺
10 絶縁回路基板
12 導電板
12a 第1導電板
12b 第2導電板
13 放熱板
20 配線基板
21 絶縁板
21a 第1絶縁層
21b 第2絶縁層
21c 第3絶縁層
22a 第1導電体
22a 輪郭
22b 第1ゲート配線
23a 第2導電体
23a 輪郭
23b 第2ゲート配線
24 磁性シート
24a,24b 開口部
24m 輪郭
25a,25b 貫通孔
26 スルーホール配線

Claims (6)

  1. 互に反対側に位置する主面及び裏面を有する絶縁板と、前記絶縁板の前記主面側に配置された第1導電体と、前記絶縁板の前記裏面側に配置された第2導電体と、前記絶縁板の中に埋設され、かつ前記第1及び第2導電体よりも比透磁率が大きい磁性シートとを含み、高周波電流である主回路電流が前記第1導電体及び前記第2導電体を同一方向に流れる配線基板と、
    前記第1及び第2導電体に電気的に接続された半導体チップと、
    を備え
    前記磁性シートは、平面視したときの輪郭が前記第1及び第2導電体の輪郭と面一、又は前記第1及び第2導電体の輪郭よりも内側に位置していることを特徴とする半導体装置。
  2. 前記第1及び第2導電体は、銅箔又は銅を主成分とする合金箔で形成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記絶縁板は、
    前記磁性シートの前記第1導電体側に配置され、かつ外形サイズが前記磁性シートの外形サイズよりも大きい第1絶縁層と、
    前記磁性シートの前記第2導電体側に配置され、かつ外形サイズが前記磁性シートの外形サイズよりも大きい第2絶縁層と、
    前記磁性シートの周囲を囲み、かつ前記第1絶縁層と前記第2絶縁層との間に配置された第3絶縁層と、
    を有することを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記磁性シートの比透磁率は、5以上500000以下であることを特徴とする請求項1から3のいずれか一項に記載の半導体装置。
  5. 前記磁性シートの厚さは、10μm以上50μm以下であることを特徴とする請求項1から4のいずれか一項に記載の半導体装置。
  6. 前記磁性シートは、ステンレス箔、ニッケル箔、アモルファス箔、パーマロイ箔、ファインメット(登録商標)箔から選択されるいずれか1つであることを特徴とする請求項1から5のいずれか一項に記載の半導体装置。
JP2019147571A 2019-08-09 2019-08-09 半導体装置 Active JP7342509B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019147571A JP7342509B2 (ja) 2019-08-09 2019-08-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019147571A JP7342509B2 (ja) 2019-08-09 2019-08-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2021028941A JP2021028941A (ja) 2021-02-25
JP7342509B2 true JP7342509B2 (ja) 2023-09-12

Family

ID=74667507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019147571A Active JP7342509B2 (ja) 2019-08-09 2019-08-09 半導体装置

Country Status (1)

Country Link
JP (1) JP7342509B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028165A (ja) 2006-07-21 2008-02-07 Shin Etsu Polymer Co Ltd ノイズ抑制構造体および多層プリント回路基板
JP2015119133A (ja) 2013-12-20 2015-06-25 株式会社村田製作所 撮像装置
JP2016201383A (ja) 2015-04-07 2016-12-01 富士電機株式会社 パワー半導体モジュールおよび接続ピン
JP2017017175A (ja) 2015-07-01 2017-01-19 日本電気株式会社 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2741090B2 (ja) * 1990-03-23 1998-04-15 キヤノン株式会社 プリント基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028165A (ja) 2006-07-21 2008-02-07 Shin Etsu Polymer Co Ltd ノイズ抑制構造体および多層プリント回路基板
JP2015119133A (ja) 2013-12-20 2015-06-25 株式会社村田製作所 撮像装置
JP2016201383A (ja) 2015-04-07 2016-12-01 富士電機株式会社 パワー半導体モジュールおよび接続ピン
JP2017017175A (ja) 2015-07-01 2017-01-19 日本電気株式会社 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法

Also Published As

Publication number Publication date
JP2021028941A (ja) 2021-02-25

Similar Documents

Publication Publication Date Title
JP5975180B2 (ja) 半導体モジュール
US20100148328A1 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
JP6096614B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
US11081432B2 (en) Semiconductor device with semiconductor element and electrodes on different surfaces
JP5652346B2 (ja) パワー半導体モジュール
JP2018170478A (ja) 電流検出用抵抗器
WO2019244492A1 (ja) 半導体装置
JP2015005681A (ja) 半導体装置及びその製造方法
JPWO2012073572A1 (ja) 半導体装置、および、半導体装置の製造方法
US11605582B2 (en) Semiconductor device
JP2017143227A (ja) 半導体集積回路素子の放熱構造、ならびに、半導体集積回路素子及びその製造方法
WO2020208739A1 (ja) 半導体装置
JP6898203B2 (ja) パワー半導体モジュール
JP2007027404A (ja) 半導体装置
JP2017028105A (ja) 半導体装置
JP7342509B2 (ja) 半導体装置
JPWO2020105476A1 (ja) 半導体装置
US11984386B2 (en) Semiconductor device
US11251163B2 (en) Semiconductor device having circuit board interposed between two conductor layers
KR20140031124A (ko) 전력반도체 모듈 및 전력반도체 모듈의 제조 방법
JP2021190556A (ja) 半導体装置の実装構造
US11658231B2 (en) Semiconductor device
JP2005039118A (ja) 半導体装置
US10971414B2 (en) Semiconductor device
WO2022074971A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230814

R150 Certificate of patent or registration of utility model

Ref document number: 7342509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150