JP7342509B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7342509B2 JP7342509B2 JP2019147571A JP2019147571A JP7342509B2 JP 7342509 B2 JP7342509 B2 JP 7342509B2 JP 2019147571 A JP2019147571 A JP 2019147571A JP 2019147571 A JP2019147571 A JP 2019147571A JP 7342509 B2 JP7342509 B2 JP 7342509B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic sheet
- conductors
- conductor
- semiconductor device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
なお、発明の実施形態及び実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図5及び図6に示すように、本発明の一実施形態に係る半導体装置1は、基板積層体2と、この基板積層体2を封止する樹脂封止体8と、を備えている。
また、磁性シート24は、銅箔又は銅を主成分とする合金箔よりも比誘電率が大きい磁性材料で形成することがより好ましい。
次に、半導体装置の主回路電流の流れについて、図2、図5及び図6を参照して説明する。
制御端子7cから配線基板20の第1及び第2ゲート配線22b,23bを介して4つの半導体チップ3の各々のゲート電極3gに制御電圧を印加することによって、4つの半導体チップ3の各々のトランジスタ素子が通電状態となる。主回路電流は、第1主回路端子7aから絶縁回路基板10の第1導電板12aを通り、4つの半導体チップ3の各々のドレイン電極3dから各々のソース電極3sへと4つの半導体チップ3内を垂直に流れる。続いて、主回路電流は、4つの半導体チップ3の各々のソース電極3sから、第1導電ポスト5aを介して配線基板20の第1及び第2導電体22a,23aを流れる。更に、主回路電流は、第2導電ポスト5b、絶縁回路基板10の第2導電板12bを通り、第2主回路端子7bへと流れる。このとき、配線基板20では、主回路電流は第1及び第2導電体22a,23aの両方を流れるので、主回路電流の通電量を稼ぐことができる。また、主回路電流は、第1導電体22aでは矢印N1の方向に流れ、第2導電体23aでは矢印N2の方向に流れる。すなわち、主回路電流は、第1及び第2導電体22a,23aの両方を同一方向(矢印N1及びN2)に流れる。
次に、この一実施形態の主な効果について、従来技術の問題点と共に説明する。なお、従来技術の説明においても、この実施形態の符号を用いる。
なお、磁性シート24は、平面視したときの輪郭24mが第1及び第2導電体22a,23aの輪郭22a1,23a1よりも内側に位置させる方が好ましい。
図12(a)及び(b)に、図11の構造に対する比較例として、平面視で配線基板の磁性シート24の端部を第1導電体22aの端部よりも広くした事例を示した。図11の事例と同様に、図12(a)の第1導電体22aに高周波パルス電流を通電し、所定時間経過後の第1導電体22aの表面と第1絶縁層21aの露出した端部近傍の表面の温度を測定した。第1導電体22a表面の温度が、133.8℃、第1絶縁層21aの温度が148.8℃であった。
図11,12の結果を比較すると、図12(a)のように磁性シート24の端部が第1導電体22aの端部よりも外側にはみ出すと、磁性シート24と接する第1絶縁層21aの端部が高温になり、それに伴って、第1導電体22aの温度(図12(b)参照)が図11(a)の第1導電体22aの温度(図11(b)参照)より高くなっていることが判る。磁性シート24自体が磁性シート24内部に生じる渦電流により発熱するため、通電による発熱以上に温度が上がったと推測される。したがって、磁性シート24は、平面視したときの輪郭が第1導電体22aの輪郭と面一、又は第1導電体22aの輪郭よりも内側に位置していることで、磁性シート24に渦電流が発生し難くでき、発熱を抑えることができる。さらに、この磁性シート24の下に第2絶縁層21bと第2導電体23aを配置した構造でも同様の効果がある。
2 基板積層体
3 半導体チップ
3d ドレイン電極
3s ソース電極
5a 第1導電ポスト
5b 第2導電ポスト
5c 第3導電ポスト
7a 第1主回路端子
7b 第2主回路端子
7c 制御端子
8 樹脂封止体
8a,8b 短辺
8c,8d 長辺
10 絶縁回路基板
12 導電板
12a 第1導電板
12b 第2導電板
13 放熱板
20 配線基板
21 絶縁板
21a 第1絶縁層
21b 第2絶縁層
21c 第3絶縁層
22a 第1導電体
22a1 輪郭
22b 第1ゲート配線
23a 第2導電体
23a1 輪郭
23b 第2ゲート配線
24 磁性シート
24a,24b 開口部
24m 輪郭
25a,25b 貫通孔
26 スルーホール配線
Claims (6)
- 互に反対側に位置する主面及び裏面を有する絶縁板と、前記絶縁板の前記主面側に配置された第1導電体と、前記絶縁板の前記裏面側に配置された第2導電体と、前記絶縁板の中に埋設され、かつ前記第1及び第2導電体よりも比透磁率が大きい磁性シートとを含み、高周波電流である主回路電流が前記第1導電体及び前記第2導電体を同一方向に流れる配線基板と、
前記第1及び第2導電体に電気的に接続された半導体チップと、
を備え、
前記磁性シートは、平面視したときの輪郭が前記第1及び第2導電体の輪郭と面一、又は前記第1及び第2導電体の輪郭よりも内側に位置していることを特徴とする半導体装置。 - 前記第1及び第2導電体は、銅箔又は銅を主成分とする合金箔で形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記絶縁板は、
前記磁性シートの前記第1導電体側に配置され、かつ外形サイズが前記磁性シートの外形サイズよりも大きい第1絶縁層と、
前記磁性シートの前記第2導電体側に配置され、かつ外形サイズが前記磁性シートの外形サイズよりも大きい第2絶縁層と、
前記磁性シートの周囲を囲み、かつ前記第1絶縁層と前記第2絶縁層との間に配置された第3絶縁層と、
を有することを特徴とする請求項1又は2に記載の半導体装置。 - 前記磁性シートの比透磁率は、5以上500000以下であることを特徴とする請求項1から3のいずれか一項に記載の半導体装置。
- 前記磁性シートの厚さは、10μm以上50μm以下であることを特徴とする請求項1から4のいずれか一項に記載の半導体装置。
- 前記磁性シートは、ステンレス箔、ニッケル箔、アモルファス箔、パーマロイ箔、ファインメット(登録商標)箔から選択されるいずれか1つであることを特徴とする請求項1から5のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019147571A JP7342509B2 (ja) | 2019-08-09 | 2019-08-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019147571A JP7342509B2 (ja) | 2019-08-09 | 2019-08-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021028941A JP2021028941A (ja) | 2021-02-25 |
JP7342509B2 true JP7342509B2 (ja) | 2023-09-12 |
Family
ID=74667507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019147571A Active JP7342509B2 (ja) | 2019-08-09 | 2019-08-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7342509B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028165A (ja) | 2006-07-21 | 2008-02-07 | Shin Etsu Polymer Co Ltd | ノイズ抑制構造体および多層プリント回路基板 |
JP2015119133A (ja) | 2013-12-20 | 2015-06-25 | 株式会社村田製作所 | 撮像装置 |
JP2016201383A (ja) | 2015-04-07 | 2016-12-01 | 富士電機株式会社 | パワー半導体モジュールおよび接続ピン |
JP2017017175A (ja) | 2015-07-01 | 2017-01-19 | 日本電気株式会社 | 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2741090B2 (ja) * | 1990-03-23 | 1998-04-15 | キヤノン株式会社 | プリント基板 |
-
2019
- 2019-08-09 JP JP2019147571A patent/JP7342509B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028165A (ja) | 2006-07-21 | 2008-02-07 | Shin Etsu Polymer Co Ltd | ノイズ抑制構造体および多層プリント回路基板 |
JP2015119133A (ja) | 2013-12-20 | 2015-06-25 | 株式会社村田製作所 | 撮像装置 |
JP2016201383A (ja) | 2015-04-07 | 2016-12-01 | 富士電機株式会社 | パワー半導体モジュールおよび接続ピン |
JP2017017175A (ja) | 2015-07-01 | 2017-01-19 | 日本電気株式会社 | 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021028941A (ja) | 2021-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5975180B2 (ja) | 半導体モジュール | |
US20100148328A1 (en) | Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same | |
JP6096614B2 (ja) | パワー半導体モジュールおよびそれを用いた電力変換装置 | |
US11081432B2 (en) | Semiconductor device with semiconductor element and electrodes on different surfaces | |
JP5652346B2 (ja) | パワー半導体モジュール | |
JP2018170478A (ja) | 電流検出用抵抗器 | |
WO2019244492A1 (ja) | 半導体装置 | |
JP2015005681A (ja) | 半導体装置及びその製造方法 | |
JPWO2012073572A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
US11605582B2 (en) | Semiconductor device | |
JP2017143227A (ja) | 半導体集積回路素子の放熱構造、ならびに、半導体集積回路素子及びその製造方法 | |
WO2020208739A1 (ja) | 半導体装置 | |
JP6898203B2 (ja) | パワー半導体モジュール | |
JP2007027404A (ja) | 半導体装置 | |
JP2017028105A (ja) | 半導体装置 | |
JP7342509B2 (ja) | 半導体装置 | |
JPWO2020105476A1 (ja) | 半導体装置 | |
US11984386B2 (en) | Semiconductor device | |
US11251163B2 (en) | Semiconductor device having circuit board interposed between two conductor layers | |
KR20140031124A (ko) | 전력반도체 모듈 및 전력반도체 모듈의 제조 방법 | |
JP2021190556A (ja) | 半導体装置の実装構造 | |
US11658231B2 (en) | Semiconductor device | |
JP2005039118A (ja) | 半導体装置 | |
US10971414B2 (en) | Semiconductor device | |
WO2022074971A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230814 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7342509 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |