CN101730396A - 增加线路密度的增层电路板制造方法及其结构 - Google Patents

Abstract

一种增加线路密度的增层电路板制造方法，该方法包括：提供一核心载板；形成多个第一电性连接垫，第一电性连接垫设置于核心载板的顶面上；形成一第一介电层，第一介电层覆盖核心载板与第一电性连接垫上；进行激光钻孔贯穿第一介电层，进而形成一图案化的第一电镀层于第一介电层上；形成一第二介电层，第二介电层覆盖第一介电层与图案化的第一电镀层上；进行激光钻孔贯穿第二介电层与第一介电层，进而形成一图案化的第二电镀层于第二介电层上；形成一第三介电层，第三介电层覆盖第二介电层与图案化的第二电镀层；以及移除核心载板。本发明另提供一种增加线路密度的增层电路板结构。本发明可实现放大防焊垫的尺寸、高细线路密度及多脚化。

Description

增加线路密度的增层电路板制造方法及其结构

技术领域

本发明涉及一种增层电路板制造方法及其结构，尤指一种增加线路密度的增层电路板制造方法与增加线路密度的增层电路板结构。

背景技术

信息电子科技随着通信产业的快速发展，在90年代以后不断的朝向消费性电子产品(Computer、Communication、Consumer Electronics，3C)的整合目标前进，个人化的电子产品不断的推陈出新，强调可携性及便利性的多媒体高品质的信息通信工具，因此带动了半导体产业，尤其是半导体封装型式的改变，这些市场需求直接促成了信息电子的数字化，使半导体封装自然走向多脚化(Multipin)发展与研发。上述演进对于印刷电路板(Printing CircuitBoard，PCB)本身来说，所代表的意义就是线路密度的快速提升与板面空间的急速压缩，因此，高密度化设计的印刷电路板(High Density Interconnection，HDI)工艺技术随之而生，其中高密度化的需求有下列四点：1.压缩电路板线路尺寸；2.缩小孔径与制作盲孔(Bland Via)、或埋孔(Buried Via)；3.缩小线路公差；3.减少介电层的厚度。

请参照图1A至图1C所示出的公知增层电路板的导电盲孔制造方法，首先预备一核心载板110，核心载板110的顶面形成二第一电性连接垫112、及一第一导电线路114，接着，形成一介电层120，介电层120一般称为增层(Build up Layer)，介电层120覆盖核心载板110、第一电性连接垫112、及第一导电线路114，然后，利用激光钻孔贯穿介电层120产生一图案化的介电层120a，最后，利用电镀于图案化的介电层120a的表面上形成二第二电性连接垫132、一第二导电线路134、及二导电盲孔122，其中，第二电性连接垫132分别通过导电盲孔122电性连接于第一电性连接垫112，第一导电线路114与第二导电线路134通过图案化的介电层120a形成隔离。上述工艺一般称为半加成法(Semi Additive Process，SAP)。

再者，如中国台湾专利证号I253714“增层电路板细线路的结构及其制作方法”，请参照图2所示出，公开一种电路板增层线路结构200，其包含有二第一介电层202、二第二介电层204、及二第三介电层206，其中，第一介电层202及第二介电层204中具有多个开孔，并于开孔形成有导电盲孔208；第三介电层206中具有多个图案化开口，且开口具有导电线路210。其中，导电线路210与导电盲孔208电性连接，且图案化开口的导电线路210通过第三介电层206形成隔离。

上述公知增层电路板的导电盲孔制造方法可在核心载板110的顶面与底面同时制作增层，并利用半加成法达到细线路的要求。

上述公知增层电路板的导电盲孔制造方法对于细线路密度(FineDensity)、及电性连接垫跨距如倒装芯片锡球跨距(Bump Pitch)，同时遭遇到电性连接垫缩小，以致防焊垫需缩小，无法进一步提升细线路密度，并减少倒装芯片锡球跨距。

发明内容

本发明人有感上述缺点的可改善，且依据多年来从事此方面的相关经验，悉心观察且研究，并配合理论的运用，而提出一种设计合理且有效改善上述缺点的本发明。

因此本发明的目的，在于提供一种增加线路密度的增层电路板制造方法及其结构，提高倒装芯片锡球跨距(Bump Pitch)，达到高细线路密度(FineDensity)的目的。

根据本发明的上述目的，本发明提出一种增加线路密度的增层电路板制造方法，包括下列步骤：提供一核心载板；形成多个第一电性连接垫，所述多个第一电性连接垫设置于该核心载板的顶面上；形成一第一介电层，该第一介电层覆盖该核心载板与所述多个第一电性连接垫上；进行激光钻孔(Laser Drill)贯穿该第一介电层，进而形成一图案化的第一电镀层于该第一介电层上；形成一第二介电层，该第二介电层覆盖该第一介电层与该图案化的第一电镀层上；进行激光钻孔贯穿该第二介电层与该第一介电层，进而形成一图案化的第二电镀层于该第二介电层上；形成一第三介电层，该第三介电层覆盖该第二介电层与该图案化的第二电镀层；以及移除该核心载板。

本发明另提供一种增加线路密度的增层电路板结构，包括：一第一介电层，该第一介电层的底面内埋多个第一电性连接垫，该第一介电层的顶面具有多个第一导电线路；一第二介电层，该第二电层的顶面具有多个第二导电线路，该第二介电层形成于该第一介电层的顶面，该第二介电层的顶面具有多个第二导电线路；以及一第三介电层，该第三介电层的顶面形成多个第二电性连接垫，该第三介电层形成于该第二介电层的顶面；其中，该第一介电层、该第二介电层、及该第三介电层内开设多个二阶导电盲孔，所述多个二阶导电盲孔电性连接于相对应的所述多个第一电性连接垫与所述多个第二电性连接垫。

本发明具有以下有益效果：

(一)利用第一介电层、第二介电层、及第三介电层的电路板增层(Buildup Layer)，用以制作二阶导电盲孔，以缩减第一电性连接垫的跨距(缩减Bumppitch)使得第一导电线路的数目、及第二导电线路的数目增加，达到高细线路密度(Fine Density)、多脚化(Multipin)的电路板的目的。

(二)利用增加线路密度的增层电路板结构，用以将电路板的线路重新分布(Re-Distribution)，使第一电性连接垫的尺寸、及第二电性连接垫的尺寸放大，达到防焊垫的尺寸放大的目的。

为了使本发明的叙述更加详尽与完备，以下发明内容中，提供许多不同的实施例或范例，可参照下列描述并配合附图，用来了解在不同实施例中的不同特征的应用。

附图说明

图1A至图1C为公知电路板线路制造方法的工艺剖面示意图。

图2为公知电路板增层线路结构的示意图。

图3A至图3J为本发明增加线路密度的增层电路板制造方法的工艺剖面示意图。

图4A至图4C为本发明增加线路密度的增层电路板的不同平面示意图。

上述附图中的附图标记说明如下：

110、300    核心载板

112、312 第一电性连接垫

120  介电层

120a  图案化的介电层

122、208、522、532 导电盲孔

210、524、534  导电线路

200   电路板增层线路结构

202、320   第一介电层

320a、320b  图案化的第一介电层

330a    图案化的第一电镀层

332    第一导电盲孔

114、334    第一导电线路

204、340    第二介电层

340a        图案化的第二介电层

350a        图案化的第二电镀层

352    第二导电盲孔

134、354    第二导电线路

206、360    第三介电层

360a        图案化的第三介电层

370a        图案化的第三电镀层

132、372    第二电性连接垫

374    第三导电盲孔

380    防焊垫

510    增层电路板的第一层结构

512    电性连接垫

520    增层电路板的第二层结构

530    增层电路板的第三层结构

具体实施方式

本发明实施例提供一种增加线路密度的增层电路板制造方法，包含下列步骤：

请参照图3A，提供一核心载板300，核心载板300为有机绝缘基板、及金属基板的其中之一，在本实施例中，核心载板300为金属基板。

请参照图3B，形成多个第一电性连接垫312的步骤是通过化铜、曝光显影(Lithography)、电镀工艺(Electroplating)、及湿蚀刻(Wet Etching)所执行，第一电性连接垫312设置于核心载板300的顶面上。其中第一电性连接垫312的材质为金、镍、钯、银、锡、镍/钯、铬/钛、镍/金、铜/镍/金、钯/金、镍/钯/金、铜、锡、镍、铬、钛、铜/铬合金及锡/铅合金其中之一者，在本实施例中，第一电性连接垫312的材质为铜。

请参照图3C，形成一第一介电层320，第一介电层320覆盖核心载板300并内埋第一电性连接垫312。其中，第一介电层320的材质至少一选自由ABF(Ajinomoto Build-up Film)、PP(Pre-Preg)等感光有机树脂、或非感光有机树脂、或也可混合环氧树脂与玻璃纤维等材质所组成的群组，在本实施例中，第一介电层320的材质为ABF的感光有机树脂。

请参照图3D，形成一图案化的第一电镀层330a，其进行激光钻孔(LaserDrill)贯穿第一介电层320，进而产生一图案化的第一介电层320a，图案化第一电镀层330a覆盖图案化的第一介电层320a的顶面上，用以形成多个第一导电线路334，部分的图案化的第一电镀层330a填充于图案化的第一介电层320a的开口，用以形成至少一第一导电盲孔332，至少一第一导电盲孔332电性连接于部分的第一电性连接垫312，在本实施例中，图案化第一电镀层330a的步骤依序通过曝光显影、及电镀工艺(Electroplating)所执行。其中，电镀工艺进一步包括：化铜、通孔电镀(Plating Through Hole，PTH)的工艺处理，第一电镀层的材质为铜。

请参照图3E，形成一第二介电层340，该第二介电层340覆盖该图案化的第一介电层320a与图案化的第一电镀层330a上。

请参照图3F，形成一图案化的第二电镀层350a，其进行激光钻孔贯穿该第二介电层340，进而产生一图案化的第二介电层340a，图案化的第二电镀层350a配置于图案化的第二介电层340a的顶面上，用以形成多个第二导电线路354，部分的图案化的第二电镀层350a填充于图案化的第二介电层340a的开口，用以形成一第二导电盲孔352，第二导电盲孔352电性连接第一导电盲孔332与第一电性连接垫312，在本实施例中，激光钻孔进一步贯穿图案化的第一介电层320a，进而形成另一图案化的第一介电层320b，其余的图案化的第二电镀层350a更进一步填充于另一图案化的第一介电层320b的开口，形成另一第二导电盲孔352，该另一第二导电盲孔352电性连接于第一电性连接垫312。

图案化第二电镀层350a的步骤依序通过曝光显影、及电镀工艺所执行。其中，电镀工艺进一步包括：化铜、通孔电镀的工艺处理，该第二电镀层的材质为铜。

请参照图3G，形成一第三介电层360，第三介电层360覆盖图案化的第二介电层340a与图案化的第二电镀层350a。

请参照图3H，形成一图案化的第三电镀层370a，其进行激光钻孔贯穿第三介电层360，进而产生一图案化的第三介电层360a，图案化的第三电镀层370a覆盖图案化的第三介电层360a的顶面上，用以形成多个第二电性连接垫372，部分的图案化第三电镀层370a填充于图案化的第三介电层360a的开口，用以形成多个第三导电盲孔374，第三导电盲孔374电性连接于第二电性连接垫372、及第二导电盲孔352。

图案化第三电镀层的步骤依序通过曝光显影、及电镀工艺所执行。其中，电镀工艺进一步包括：化铜、通孔电镀的工艺处理，该第三电镀层的材质为铜。

请参照图3I，移除核心载板的步骤通过湿蚀刻所执行。

请参照图3J，形成多个防焊垫380，防焊垫380分别覆盖部分的第二电性连接垫372的顶面上、部分的第一电性连接垫312的底面上、另一图案化的第一介电层320b的底面、及图形化的第三介电层360a的顶面上，以完成一增加线路密度的增层电路板结构。其中，形成防焊垫380的步骤至少选自于由印刷(Printing)、滚轮涂布(Roller Coating)、喷洒涂布(Sprayer Coating)、帘幕式涂布(Curtain Coating)、以及旋转涂布(Spin Coating)所组成的一族群所执行，在本实施例中，形成防焊垫380的步骤选自于印刷所执行，而防焊垫380的材质为绿漆。

进一步说，图案化的第一电镀层330a、及图案化的第二电镀层350a各具有多个第一导电线路332、及多个第二导电线路352，第一导电线路334与第二导电线路354通过图形化的第二介电层340a形成隔离。

更进一步说，第一介电层320、第二介电层340、及第三介电层360内开设多个第一导电盲孔332、第二导电盲孔352、及第三导电盲孔374。部分的第二导电盲孔352为二阶导电盲孔，其余的第一导电盲孔332、第二导电盲孔352、及第三导电盲孔374为一阶导电盲孔，上述二阶导电盲孔电性连接于相对应的第一电性连接垫312与第二电性连接垫372。

请参照图4A至4C所示出为本发明增加线路密度的如图3J所示的增层电路板结构，的不同平面示意图。增加线路密度的增层电路板结构包括：一增层电路板的第一层结构510、一增层电路板的第二层结构520、及一增层电路板的第三层结构530。

增层电路板的第一层结构510具有多个电性连接垫512。

增层电路板的第二层结构520具有多个导电盲孔522、及多个导电线路524，增层电路板的第二层结构520的导电盲孔522电性连接于导电线路524、及增层电路板的第一层结构510相对应的电性连接垫512。

增层电路板的第三层结构530具有多个导电盲孔532、及多个导电线路534，增层电路板的第三层结构530的导电盲孔532电性连接于导电线路534、及增层电路板的第二层结构520相对应的导电盲孔522。

增层电路板的第一层结构510、第二层结构520、及第三层结构530为一种六列扇出(6 Rows Fan Out)的排列型态，可达到电路板的线路重新分布(Re-Distribution)的目的，且同时利用二阶的导电盲孔(522、532)，使电性连接垫512的尺寸放大，达到防焊垫380，请参照图3J，尺寸放大的目的。

以上所述仅为本发明的较佳实施例，非意欲局限本发明的专利保护范围，故举凡运用本发明说明书及附图内容所做的等效变化，均同理皆包含于本发明的权利保护范围内。

Claims (13)

1.一种增加线路密度的增层电路板制造方法，其特征在于，包括下列步骤：

提供一核心载板；

形成多个第一电性连接垫，所述多个第一电性连接垫设置于该核心载板的顶面上；

形成一第一介电层，该第一介电层覆盖该核心载板与所述多个第一电性连接垫上；

进行激光钻孔贯穿该第一介电层，进而形成一图案化的第一电镀层于该第一介电层上；

形成一第二介电层，该第二介电层覆盖该第一介电层与该图案化的第一电镀层上；

进行激光钻孔贯穿该第二介电层与该第一介电层，进而形成一图案化的第二电镀层于该第二介电层上；

形成一第三介电层，该第三介电层覆盖该第二介电层与该图案化的第二电镀层；以及

移除该核心载板。

2.如权利要求1所述的增加线路密度的增层电路板制造方法，其特征在于，形成所述多个第一电性连接垫的步骤依序通过化铜、曝光显影、电镀工艺、及湿蚀刻所执行。

3.如权利要求1所述的增加线路密度的增层电路板制造方法，其特征在于，形成该图案化的第一电镀层后还包括下列步骤：

以电镀形成至少一第一导电盲孔，该至少一第一导电盲孔电性连接于部分的所述多个第一电性连接垫。

4.如权利要求3所述的增加线路密度的增层电路板制造方法，其特征在于，该至少一第一导电盲孔是由部分的该图案化的第一电镀层填充于图案化的该第一介电层所形成。

5.如权利要求1所述的增加线路密度的增层电路板制造方法，其特征在于，形成该图案化的第二电镀层后更包括下列步骤：

以电镀形成至少一第二导电盲孔，该至少一第二导电盲孔电性连接于该至少一第一电性连接垫。

6.如权利要求5所述的增加线路密度的增层电路板制造方法，其特征在于，该至少一第二导电盲孔是由部分的该图案化的第二电镀层填充于图案化的该第二介电层所形成。

7.如权利要求1所述的增加线路密度的增层电路板制造方法，其特征在于，移除该核心载板后还包括下列步骤：

进行激光钻孔贯穿该第三介电层，以产生一图案化的第三介电层，进而形成一图案化的第三电镀层于该第三介电层上，并形成多个第二电性连接垫；以及

形成多个防焊垫，所述多个防焊垫分别覆盖部分的所述多个第二电性连接垫的顶面上、部分的所述多个第一电性连接垫的底面上。

8.如权利要求7所述的增加线路密度的增层电路板制造方法，其特征在于，部分的该图案化的第三电镀层填充于该图案化的第三介电层的开口，用以形成多个第三导电盲孔，所述多个第三导电盲孔电性连接于所述多个第二电性连接垫、及该至少一第二导电盲孔。

9.如权利要求7所述的增加线路密度的增层电路板制造方法，其特征在于，形成所述多个防焊垫的步骤至少选自于由印刷、滚轮涂布、喷洒涂布、帘幕式涂布、以及旋转涂布所组成的一族群所执行。

10.一种增加线路密度的增层电路板结构，其特征在于，包括：

一第一介电层，该第一介电层的底面内埋多个第一电性连接垫，该第一介电层的顶面具有多个第一导电线路；

一第二介电层，该第二电层的顶面具有多个第二导电线路，该第二介电层形成于该第一介电层的顶面，该第二介电层的顶面具有多个第二导电线路；以及

一第三介电层，该第三介电层的顶面形成多个第二电性连接垫，该第三介电层形成于该第二介电层的顶面；

其中，该第一介电层、该第二介电层、及该第三介电层内开设多个二阶导电盲孔，所述多个二阶导电盲孔电性连接于相对应的所述多个第一电性连接垫与所述多个第二电性连接垫线路。

11.如权利要求10所述的增加线路密度的增层电路板结构，其特征在于，所述多个第一电性连接垫、及所述多个第二电性连接垫的材质为金、镍、钯、银、锡、镍/钯、铬/钛、镍/金、铜/镍/金、钯/金、镍/钯/金、铜、锡、镍、铬、钛、铜/铬合金及锡/铅合金其中之一者。

12.如权利要求10所述的增加线路密度的增层电路板结构，其特征在于，所述多个第一导电线路、所述多个第二导电线路、及所述多个二阶导电盲孔的材质至少选自于由金、镍、铜、银、锡、铅、铋、钯、铝、铁、镉、锌以及其组合物所组成的一族群。

13.如权利要求10所述的增加线路密度的增层电路板结构，其特征在于，还包括：

多个防焊垫，部分的所述多个防焊垫形成于该第一介电层的底面并覆盖部分的所述多个第一电性连接垫的底面，其余的所述多个防焊垫形成于部分的该第三介电层的顶面并覆盖部分的该第二电性连接垫的顶面。

Images