CN116264171A - 晶片载放台 - Google Patents

晶片载放台 Download PDF

Info

Publication number
CN116264171A
CN116264171A CN202211018546.0A CN202211018546A CN116264171A CN 116264171 A CN116264171 A CN 116264171A CN 202211018546 A CN202211018546 A CN 202211018546A CN 116264171 A CN116264171 A CN 116264171A
Authority
CN
China
Prior art keywords
ceramic
columnar member
columnar
wafer stage
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211018546.0A
Other languages
English (en)
Inventor
杉本博哉
石川征树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN116264171A publication Critical patent/CN116264171A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/02—Details
    • H05B3/03—Electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/10—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor
    • H05B3/12—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material
    • H05B3/14—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material the material being non-metallic
    • H05B3/141—Conductive ceramics, e.g. metal oxides, metal carbides, barium titanate, ferrites, zirconia, vitrous compounds
    • H05B3/143—Conductive ceramics, e.g. metal oxides, metal carbides, barium titanate, ferrites, zirconia, vitrous compounds applied to semiconductors, e.g. wafers heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/10—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor
    • H05B3/18—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor the conductor being embedded in an insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/20—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater
    • H05B3/22—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible
    • H05B3/28—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor embedded in insulating material
    • H05B3/283—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor embedded in insulating material the insulating material being an inorganic material, e.g. ceramic

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Resistance Heating (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种晶片载放台，抑制导电过孔的发热。晶片载放台(10)具备：陶瓷基材(20)，其具有晶片载放面(20a)；加热器电极(30)，其植入于陶瓷基材(20)；以及内部过孔(54)，其一端与加热器电极(30)连接。内部过孔(54)是将上方柱状部件(54a)及下方柱状部件(54b)沿着上下方向连结而得到的，上方柱状部件(54a)及下方柱状部件(54b)中的一者的连结面的面积大于另一者的连结面的面积。

Description

晶片载放台
技术领域
本发明涉及一种晶片载放台。
背景技术
以往，作为晶片载放台，已知有如下晶片载放台，该晶片载放台具备：陶瓷基材，其具有晶片载放面；导电层，其植入于陶瓷基材；以及导电过孔，其与导电层连接。例如，专利文献1中公开了：作为上述晶片载放台，自晶片载放面侧开始，针对各区段设置的电阻发热体、以及向电阻发热体供电的多层跳线依次被植入于陶瓷基材，且具备将电阻发热体和跳线沿着上下方向连结的导电过孔。电阻发热体及跳线相当于导电层。作为上述晶片载放台的陶瓷基材，多数情况下采用多层结构体。这种情况下，导电过孔是将上下2个柱状部件连结而形成的。
现有技术文献
专利文献
专利文献1：国际公开第2021/054322号小册子
发明内容
然而，陶瓷基材为多层结构体的情况下，在晶片载放台的制造工序中，将相互处于上下关系的层的柱状部件彼此连结，当柱状部件彼此错位连结时，连结部分的接触面积变小，因此，有时导电过孔发热。如果导电过孔发热，则晶片的均热性受损，故不理想。
本发明是为了解决上述课题而实施的，其主要目的在于，抑制导电过孔发热。
本发明的第一晶片载放台具备：
陶瓷基材，该陶瓷基材具有晶片载放面；
第一导电层，该第一导电层被植入于所述陶瓷基材；以及
导电过孔，该导电过孔的一端与所述第一导电层连接，
所述晶片载放台的特征在于，
所述导电过孔是将多个柱状部件沿着上下方向连结而得到的，
相互连结的2个所述柱状部件中的一者的连结面的面积大于另一者的连结面的面积。
在该晶片载放台中，导电过孔是将多个柱状部件沿着上下方向连结而得到的，相互连结的2个柱状部件中的一者的连结面的面积大于另一者的连结面的面积。因此，将相互处于上下关系的2个柱状部件彼此连结的情况下，即便一个柱状部件相对于另一个柱状部件而错位，由于面积较大的连结面也会将该错位吸收，所以，能够充分确保连结面彼此的接触面积。因此，能够抑制导电过孔发热。
在本发明的第一晶片载放台中，所述陶瓷基材可以为多层结构体，所述柱状部件的连结面可以位于所述多层结构体的层间。在呈多层结构体的陶瓷基材中，容易在层间发生错位，因此，应用本发明的意义重大。
在本发明的第一晶片载放台中，所述多个柱状部件可以含有：与所述陶瓷基材相同的陶瓷材料，在相互连结的2个所述柱状部件中，所述连结面的面积大这一方的所述柱状部件的所述陶瓷材料的含有率大于所述连结面的面积小这一方的所述柱状部件的所述陶瓷材料的含有率。据此，能够抑制开裂。
本发明的第二晶片载放台具备：
陶瓷基材，该陶瓷基材具有晶片载放面；
第一导电层，该第一导电层被植入于所述陶瓷基材；以及
导电过孔，该导电过孔的一端与所述第一导电层连接，
所述晶片载放台的特征在于，
所述导电过孔是将多个柱状部件沿着上下方向连结而得到的，
在相互连结的2个所述柱状部件之间接合有：具有上表面及下表面的中间部件，
所述中间部件构成为：所述上表面的面积大于与所述上表面接合的所述柱状部件的连结面的面积，所述下表面的面积大于与所述下表面接合的所述柱状部件的连结面的面积，厚度为0.1mm以上。
在该晶片载放台中，导电过孔是将多个柱状部件沿着上下方向连结而得到的，在相互连结的2个柱状部件之间接合有中间部件，中间部件构成为：上表面的面积大于与上表面接合的柱状部件的连结面的面积，下表面的面积大于与下表面接合的柱状部件的连结面的面积。因此，在将相互处于上下关系的2个柱状部件彼此连结的情况下，即便一个柱状部件相对于另一个柱状部件而错位，中间部件也会将该错位吸收，所以，能够充分确保连结部分的接触面积。另外，由于中间部件的厚度为0.1mm以上，所以，能够抑制因电流流通于中间部件而发热。因此，能够抑制过孔发热。
在本发明的第二晶片载放台中，所述陶瓷基材可以为多层结构体，所述中间部件可以位于所述多层结构体的层间。呈多层结构体的陶瓷基材中，容易在层间发生错位，因此，应用本发明的意义重大。
在本发明的第二晶片载放台中，所述多个柱状部件及所述中间部件可以含有：与所述陶瓷基材相同的陶瓷材料，所述中间部件中的所述陶瓷材料的含有率大于相互连结的2个所述柱状部件中的所述陶瓷材料的含有率。据此，能够抑制开裂。
在本发明的第一及第二晶片载放台中，所述陶瓷基材可以在所述第一导电层的下方内置有第二导电层，所述导电过孔的另一端可以与所述第二导电层连接。据此，能够防止在陶瓷基材的内部所植入的导电过孔发热。
在本发明的第一及第二晶片载放台中，所述第一导电层及所述第二导电层可以为：一者为由电阻发热体形成的加热器电极，另一者为跳线层。据此，在具有加热器功能的晶片载放台中，能够抑制过孔发热。加热器电极可以设置于陶瓷基材的各区段，跳线层可以呈多层地设置于陶瓷基材内。
附图说明
图1是晶片载放台10的平面图。
图2是图1的A-A截面图。
图3是从上方观察将晶片载放台10以第三陶瓷层23的上表面切断时的截面而得到的截面图。
图4是从上方观察将晶片载放台10以第二陶瓷层22的上表面切断时的截面而得到的截面图。
图5是从上方观察将晶片载放台10以第一陶瓷层21的上表面切断时的截面而得到的截面图。
图6是从下方观察内部过孔54时的说明图。
图7是晶片载放台10的制造工序图。
图8是内部过孔64的纵截面图。
符号说明
10晶片载放台，20陶瓷基材，20a晶片载放面，21～24第一～第四陶瓷层，30加热器电极，32外周端，34中心端，40上方跳线层，42内部过孔，46供电过孔，46a上方柱状部件，46b下方柱状部件，50下方跳线层，54内部过孔，54a上方柱状部件，54b下方柱状部件，56供电过孔，58切口，64内部过孔，64a上方柱状部件，64b下方柱状部件，64c中间部件，110层叠体，121～124第一～第四片材，130加热器电极前驱体，140上方跳线前驱体，142、146a、146b、154a、154b糊料填充部，150下方跳线前驱体。
具体实施方式
以下，参照附图，对本发明的优选实施方式进行说明。图1是晶片载放台10的平面图，图2是图1的A-A截面图，图3～图5是从上方观察将晶片载放台10沿着水平方向切断时的截面而得到的截面图。以下说明中，有时采用上下、左右、前后，不过，上下、左右、前后只不过是相对的位置关系。
晶片载放台10构成为：在陶瓷基材20内植入有加热器电极30、上方跳线层40及下方跳线层50。
陶瓷基材20为陶瓷制的圆板，在上表面具有供晶片载放的晶片载放面20a。作为陶瓷，例如可以举出氧化铝、氮化铝等。陶瓷基材20为多层结构体，本实施方式中，如图2所示，其是第一～第四陶瓷层21～24从下方趋向上方层叠而得到的。
加热器电极30设置于第三陶瓷层23的上表面。加热器电极30设置于各区段。区段是将俯视第三陶瓷层23时的圆形分割为多个(本实施方式中为4个)扇形而得到的。加热器电极30是在扇形区段整体将电阻发热体从外周端32至中心端34以一笔画的要领配线而得到的。加热器电极30由金属与陶瓷的混合材料形成。作为金属，例如可以举出Ru、W、Mo等，优选热膨胀系数与陶瓷基材20接近。作为陶瓷，使用与陶瓷基材20相同的材料。加热器电极30由上述混合材料形成，因此，能够防止因加热器电极30与陶瓷基材20之间的热膨胀差而在两者之间发生开裂等。
上方跳线层40为平面形状，设置于第二陶瓷层22的上表面。上方跳线层40分别与4个加热器电极30对应地形成为扇形。上方跳线层40借助导电性的内部过孔42而与所对应的加热器电极30的外周端32连接。内部过孔42沿着上下方向贯穿第三陶瓷层23。内部过孔42的上端与加热器电极30的外周端32连接，内部过孔42的下端与上方跳线层40连接。在上方跳线层40连接有导电性的供电过孔46的上端。供电过孔46是将上方柱状部件46a和下方柱状部件46b沿着上下方向连结而得到的。上方柱状部件46a沿着上下方向贯穿第二陶瓷层22，下方柱状部件46b沿着上下方向贯穿第一陶瓷层21。供电过孔46的下端在陶瓷基材20的下表面露出。内部过孔42及供电过孔46可以由例如与加热器电极30相同的材料形成。
下方跳线层50为平面形状，设置于第一陶瓷层21的上表面。下方跳线层50分别与4个加热器电极30对应地形成为扇形。下方跳线层50借助导电性的内部过孔54而与所对应的加热器电极30的中心端34连接。内部过孔54沿着上下方向贯穿第二及第三陶瓷层22、23。内部过孔54的上端与加热器电极30的中心端34连接，内部过孔54的下端与下方跳线层50连接。在下方跳线层50连接有导电性的供电过孔56的上端。供电过孔56沿着上下方向贯穿第一陶瓷层21。供电过孔56的下端在陶瓷基材20的下表面露出。在下方跳线层50，按不与供电过孔46接触的方式设置有切口58。内部过孔54及供电过孔56可以由例如与加热器电极30相同的材料形成。
内部过孔54将加热器电极30的中心端34的下表面和下方跳线层50的上表面连接。内部过孔54是将上方柱状部件54a和下方柱状部件54b沿着上下方向连结而得到的。上方柱状部件54a的连结面(下表面)的面积大于下方柱状部件54b的连结面(上表面)的面积。将上方柱状部件54a和下方柱状部件54b连结的情况下，即便上方柱状部件54a及下方柱状部件54b中的一者相对于另一者而错位，上方柱状部件54a的连结面也会将该错位吸收。因此，能够充分确保连结面彼此的接触面积。例如，如果是下方柱状部件54b的上表面相对于上方柱状部件54a的下表面而没有伸出的范围，即便上方柱状部件54a及下方柱状部件54b中的一者相对于另一者而错位连结，两个部件54a、54b的接触面积也没有变化。图6是从下方观察内部过孔54时的示意图，图6(A)表示以上方柱状部件54a的轴和下方柱状部件54b的轴没有错位的状态而被连结的情形，图6(B)表示以上方柱状部件54a的轴和下方柱状部件54b的轴错开距离L(L为上方柱状部件54a的半径减去下方柱状部件54b的半径得到的差值)的状态而被连结的情形。两者的轴相一致的状态下的连结面彼此的接触面积为图6(A)的阴影线表示的部分，两者的轴错开距离L的状态下的连结面彼此的接触面积为图6(B)的阴影线表示的部分。两个图中，接触面积相同。不过，在两者的轴错开而超过距离L的情况下，连结面彼此的接触面积减少。因此，在本实施方式中，可以说容许两者的轴错开至距离L。
使用粗径的上方柱状部件54a和细径的下方柱状部件54b的情况下，优选以使得陶瓷基材20不会发生开裂的方式设定粗径及细径。例如，细径可以为例如0.5mm以上且1mm以下，将粗径的下限设为细径+0.2mm，将粗径的上限设为2mm。另外，下方柱状部件54b的陶瓷含有率(与陶瓷基材20相同的陶瓷材料)可以为3质量％以上的15质量％，对于上方柱状部件54a的陶瓷含有率，可以将下限设为与下方柱状部件54b的陶瓷含有率相同，将上限设为下方柱状部件54b的陶瓷含有率的2倍。另外，可以使粗径的上方柱状部件54a的陶瓷含有率大于细径的下方柱状部件54b的陶瓷含有率。
接下来，使用图7，对晶片载放台10的制造例进行说明。图7是晶片载放台10的制造工序图。首先，制作4块圆板状的陶瓷生片GS。通过流延成型法来制作陶瓷生片GS。
关于第1块陶瓷生片GS，在与下方柱状部件46b、或供电过孔56相当的位置形成贯通孔，向该贯通孔中填充导电糊料，形成糊料填充部146b、156(参照图7(A))。之后，在该陶瓷生片GS的上表面，按与下方跳线层50相同的图案印刷导电糊料，形成下方跳线前驱体150，得到第一片材121(参照图7(B))。
关于第2块陶瓷生片GS，在与上方柱状部件46a、或下方柱状部件54b相当的位置形成贯通孔，向该贯通孔中填充导电糊料，形成糊料填充部146a、154b(参照图7(A))。之后，在该陶瓷生片GS的上表面，按与上方跳线层40相同的图案印刷导电糊料，形成上方跳线前驱体140，得到第二片材122(参照图7(B))。
关于第3块陶瓷生片GS，在与内部过孔42、或上方柱状部件54a相当的位置形成贯通孔，向该贯通孔中填充导电糊料，形成糊料填充部142、154a(参照图7(A))。之后，在该陶瓷生片GS的上表面，按与加热器电极30相同的图案印刷导电糊料，形成加热器电极前驱体130，得到第三片材123(参照图7(B))。
关于第4块陶瓷生片GS，将其直接用作第四片材124(参照图7(A))。
然后，将第一～第四片材121～124依次自下侧开始层叠，制成层叠体110(参照图7(C))。将该层叠体110烧成，由此得到晶片载放台10。在将第一～第四片材121～124层叠时，虽然有时第三片材123的糊料填充部154a的轴和第二片材122的糊料填充部154b的轴错位进行层叠，不过，由于糊料填充部154a的连结面大于糊料填充部154b的连结面，所以，容许某种程度的错位。
接下来，对晶片载放台10的使用例进行说明。针对各加热器电极30连接加热器电源(未图示)。具体而言，将加热器电源的一对供电端子中的一者(正极)与加热器电极30的供电过孔46连接，将加热器电源的一对供电端子中的另一者(负极)与加热器电极30的供电过孔56连接。然后，将晶片载放于晶片载放面20a，针对各加热器电极30分别供电，对晶片进行加热。此时，以使得晶片整体为相同温度的方式供电。以该状态对晶片实施处理。
此处，将本实施方式的构成要素和本发明的构成要素的对应关系加以明确。本实施方式的陶瓷基材20相当于本发明的陶瓷基材，加热器电极30相当于第一导电层，内部过孔54相当于导电过孔，上方柱状部件54a及下方柱状部件54b相当于柱状部件，下方跳线层50相当于第二导电层。
以上说明的本实施方式的晶片载放台10中，内部过孔54是将上方柱状部件54a和下方柱状部件54b沿着上下方向连结而得到的，上方柱状部件54a的连结面(下表面)的面积大于下方柱状部件54b的连结面(上表面)的面积。因此，在将相互处于上下关系的2个柱状部件彼此连结的情况下，即便一者相对于另一者而错位，面积较大的连结面也会将该错位吸收。因此，能够充分确保连结面彼此的接触面积。因此，能够抑制内部过孔54发热，进而，晶片的均热性良好。
另外，上方柱状部件54a与下方柱状部件54b的连结部位于：呈多层结构体的陶瓷基材20的层间(第二陶瓷层22与第三陶瓷层23的层间)。由于在上述陶瓷基材20的层间容易发生错位，所以，应用本发明的意义重大。
此外，可以使粗径的上方柱状部件54a的陶瓷含有率大于细径的下方柱状部件54b的陶瓷含有率。据此，无损于内部过孔54的电阻，能够效率良好地防止开裂。
应予说明，本发明并不受上述实施方式的任何限定，当然只要属于本发明的技术范围就能够以各种方案进行实施。
例如，上述实施方式中，可以采用图8(A)～(C)所示的内部过孔64来代替内部过孔54。内部过孔64将加热器电极30和下方跳线层50连接。内部过孔64是将上方柱状部件64a和下方柱状部件64b沿着上下方向连结而得到的，在上方柱状部件64a与下方柱状部件64b之间接合有：具有上表面及下表面的中间部件64c。中间部件64c的上表面的面积大于与其上表面接合的上方柱状部件64a的连结面的面积。另外，中间部件64c的下表面的面积大于与其下表面接合的下方柱状部件64b的连结面的面积。因此，即便中间部件64c和上方柱状部件64a错位，中间部件64c的上表面也会将该错位吸收，所以，能够充分确保两者的接触面积。另外，即便中间部件64c和下方柱状部件64b错位，中间部件64c的下表面也会将该错位吸收，所以，能够充分确保两者的接触面积。另外，中间部件64c的厚度优选为0.1mm以上。这样，能够抑制因电流流通于中间部件64c而发热，进而，能够抑制内部过孔54发热。应予说明，从防止在中间部件64c的周边发生开裂的观点出发，中间部件64c的厚度优选为1mm以下。另外，对于中间部件64c的外径的数值范围，优选将下限设为上方柱状部件64a或下方柱状部件64b的外径加上0.2mm得到的值，将上限设为2mm。另外，可以使中间部件64c的陶瓷含有率大于上方柱状部件64a及下方柱状部件54b的陶瓷含有率。据此，能够进一步防止开裂。
中间部件64c配置于层间(此处为第二陶瓷层22与第三陶瓷层23的层间)，不过，可以像图8(A)那样埋入于第三陶瓷层23，也可以像图8(B)那样埋入于第二陶瓷层22，还可以像图8(C)那样在第二及第三陶瓷层22、23这两者各埋入大致一半。
在上述实施方式中，将2个柱状部件(上方柱状部件54a及下方柱状部件54b)连结而形成出沿着上下方向贯穿2个陶瓷层(第二及第三陶瓷层22、23)的内部过孔54，但不特别限定于此。例如，可以将规定数(3个以上)的柱状部件连结而形成出沿着上下方向贯穿与规定数为相同数量的陶瓷层的导电过孔。这种情况下，使相互连结的2个柱状部件中的一者的连结面的面积大于另一者的连结面的面积即可。
在上述实施方式中，虽然由粗径的上方柱状部件54a和细径的下方柱状部件54b构成内部过孔54，不过，可以使上方柱状部件54a为细径，使下方柱状部件54b为粗径。或者，可以使用圆锥台部件来代替上方柱状部件54a。这种情况下，圆锥台部件的下表面可以大于下方柱状部件54b的上表面，圆锥台部件的上表面可以小于其下表面。
在上述实施方式中，可以与内部过孔54同样地构成供电过孔46。具体而言，可以使供电过孔46的上方柱状部件46a及下方柱状部件46b中的一者为粗径，使另一者为细径。这种情况下，供电过孔46及上方跳线层40分别相当于本发明的导电过孔及第一导电层。这样，即便上方柱状部件46a及下方柱状部件46b中的一者相对于另一者而错位，也能够以某种程度吸收该错位，因此，能够抑制供电过孔46发热。
上述实施方式中，陶瓷基材20可以在靠近晶片载放面20a的位置内置有静电卡盘电极。静电卡盘电极与直流电源连接。通过对静电卡盘电极施加直流电压，使得载放于晶片载放面20a的晶片被吸附并被固定于晶片载放面20a。陶瓷基材20可以内置有等离子体发生用的RF电极。
上述实施方式中，晶片载放台10可以具有多个沿着上下方向贯穿晶片载放台10的孔。作为这样的孔，有：在晶片载放面20a呈开口的多个气体孔、供使晶片相对于晶片载放面20a上下移动的升降销插穿的升降销孔。
在上述实施方式中，可以沿着晶片载放面20a的外周缘设置密封带，并在密封带的内侧区域设置多个小突起(扁平的圆形突起)。这种情况下，使密封带的顶面和多个小突起的顶面为同一平面。晶片由密封带的顶面和多个小突起的顶面进行支撑。
在上述实施方式中，在制作陶瓷基材20时，利用了陶瓷生片GS，但不特别限定于此。例如，可以利用将陶瓷粉末压固得到的陶瓷成型体，也可以利用以铸模法制作的陶瓷成型体，还可以将它们进行组合。

Claims (8)

1.一种晶片载放台，该晶片载放台具备：
陶瓷基材，该陶瓷基材具有晶片载放面；
第一导电层，该第一导电层被植入于所述陶瓷基材；以及
导电过孔，该导电过孔的一端与所述第一导电层连接，
其特征在于，
所述导电过孔是将多个柱状部件沿着上下方向连结而得到的，
相互连结的2个所述柱状部件中的一者的连结面的面积大于另一者的连结面的面积。
2.根据权利要求1所述的晶片载放台，其特征在于，
所述陶瓷基材为多层结构体，
所述柱状部件的连结面位于所述多层结构体的层间。
3.根据权利要求1或2所述的晶片载放台，其特征在于，
所述多个柱状部件含有与所述陶瓷基材相同的陶瓷材料，
在相互连结的2个所述柱状部件之中，所述连结面的面积大这一方的所述柱状部件的所述陶瓷材料的含有率大于所述连结面的面积小这一方的所述柱状部件的所述陶瓷材料的含有率。
4.一种晶片载放台，该晶片载放台具备：
陶瓷基材，该陶瓷基材具有晶片载放面；
第一导电层，该第一导电层被植入于所述陶瓷基材；以及
导电过孔，该导电过孔的一端与所述第一导电层连接，
其特征在于，
所述导电过孔是将多个柱状部件沿着上下方向连结而得到的，
在相互连结的2个所述柱状部件之间接合有：具有上表面及下表面的中间部件，
所述中间部件构成为：所述上表面的面积大于与所述上表面接合的所述柱状部件的连结面的面积，所述下表面的面积大于与所述下表面接合的所述柱状部件的连结面的面积，厚度为0.1mm以上。
5.根据权利要求4所述的晶片载放台，其特征在于，
所述陶瓷基材为多层结构体，
所述中间部件位于所述多层结构体的层间。
6.根据权利要求4或5所述的晶片载放台，其特征在于，
所述多个柱状部件及所述中间部件含有与所述陶瓷基材相同的陶瓷材料，
所述中间部件中的所述陶瓷材料的含有率大于相互连结的2个所述柱状部件中的所述陶瓷材料的含有率。
7.根据权利要求1～6中的任一项所述的晶片载放台，其特征在于，
所述陶瓷基材在所述第一导电层的下方内置有第二导电层，
所述导电过孔的另一端与所述第二导电层连接。
8.根据权利要求7所述的晶片载放台，其特征在于，
在所述第一导电层以及所述第二导电层中，一者为由电阻发热体形成的加热器电极，另一者为跳线层。
CN202211018546.0A 2021-12-15 2022-08-24 晶片载放台 Pending CN116264171A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-203468 2021-12-15
JP2021203468A JP2023088622A (ja) 2021-12-15 2021-12-15 ウエハ載置台

Publications (1)

Publication Number Publication Date
CN116264171A true CN116264171A (zh) 2023-06-16

Family

ID=86695012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211018546.0A Pending CN116264171A (zh) 2021-12-15 2022-08-24 晶片载放台

Country Status (5)

Country Link
US (1) US20230187261A1 (zh)
JP (1) JP2023088622A (zh)
KR (1) KR20230091000A (zh)
CN (1) CN116264171A (zh)
TW (1) TWI839960B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7478905B1 (ja) 2022-08-10 2024-05-07 日本碍子株式会社 ウエハ載置台

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232532A (ja) * 2009-03-27 2010-10-14 Sumitomo Electric Ind Ltd 高周波電極の接続方法を改善したウエハ保持体及びそれを搭載した半導体製造装置
JP6438320B2 (ja) * 2014-06-19 2018-12-12 東京エレクトロン株式会社 プラズマ処理装置
JP6452449B2 (ja) * 2015-01-06 2019-01-16 東京エレクトロン株式会社 載置台及び基板処理装置
TWI559440B (zh) * 2015-01-28 2016-11-21 漢民科技股份有限公司 晶圓承載裝置
CN108028220B (zh) * 2016-08-10 2022-02-25 日本碍子株式会社 陶瓷加热器
US9892956B1 (en) * 2016-10-12 2018-02-13 Lam Research Corporation Wafer positioning pedestal for semiconductor processing
JP6754890B2 (ja) * 2017-03-06 2020-09-16 日本碍子株式会社 ウエハ支持台
JP7134863B2 (ja) * 2018-12-27 2022-09-12 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
CN110265323B (zh) * 2019-05-31 2021-09-03 拓荆科技股份有限公司 具有接点阵列的晶圆加热座
KR102570817B1 (ko) 2019-09-18 2023-08-24 엔지케이 인슐레이터 엘티디 정전 척 히터

Also Published As

Publication number Publication date
JP2023088622A (ja) 2023-06-27
TWI839960B (zh) 2024-04-21
KR20230091000A (ko) 2023-06-22
TW202326958A (zh) 2023-07-01
US20230187261A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
CN106952843B (zh) 加热构件、静电卡盘及陶瓷加热器
JP6463938B2 (ja) 静電チャック
JP6804878B2 (ja) 加熱部材及び静電チャック
KR20080046144A (ko) 정전 척
CN113099603B (zh) 植入式医疗器械用的陶瓷基板及其制造方法
US10034383B2 (en) Manufacturing method of part-mounting package
US20210107836A1 (en) Ceramic device
CN116264171A (zh) 晶片载放台
JP2010114351A (ja) 静電チャック装置
JP2018157186A (ja) セラミックスヒータ及び静電チャック並びにセラミックスヒータの製造方法
US7110241B2 (en) Substrate
JP2022048064A (ja) 保持装置
JP7365805B2 (ja) 保持装置の製造方法および保持装置
JP2005223280A (ja) チップ型電子部品及びその製造方法
JP5642722B2 (ja) 半導体製造装置用接続部及び半導体製造装置用接続部の形成方法
JP7448060B1 (ja) 静電チャック
WO2024034054A1 (ja) ウエハ載置台
KR102514232B1 (ko) 세라믹 히터
JP7244294B2 (ja) セラミックパッケージおよびその製造方法
JP7392888B1 (ja) 静電チャック
JP7550685B2 (ja) 静電チャック及び基板固定装置
JP2012093239A (ja) プローブカード用基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination