KR20120133570A - 칩형 코일 부품 - Google Patents

칩형 코일 부품 Download PDF

Info

Publication number
KR20120133570A
KR20120133570A KR1020110052281A KR20110052281A KR20120133570A KR 20120133570 A KR20120133570 A KR 20120133570A KR 1020110052281 A KR1020110052281 A KR 1020110052281A KR 20110052281 A KR20110052281 A KR 20110052281A KR 20120133570 A KR20120133570 A KR 20120133570A
Authority
KR
South Korea
Prior art keywords
magnetic layer
via conductor
conductor
pad
coil component
Prior art date
Application number
KR1020110052281A
Other languages
English (en)
Other versions
KR101218985B1 (ko
Inventor
정동진
구진호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110052281A priority Critical patent/KR101218985B1/ko
Priority to JP2012105753A priority patent/JP2012253332A/ja
Priority to CN201210140644.1A priority patent/CN102810382B/zh
Priority to US13/466,811 priority patent/US20120306607A1/en
Publication of KR20120133570A publication Critical patent/KR20120133570A/ko
Application granted granted Critical
Publication of KR101218985B1 publication Critical patent/KR101218985B1/ko
Priority to JP2014204622A priority patent/JP2015019108A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 신뢰성이 우수한 칩형 코일 부품에 관한 것으로, 복수의 자성체층을 적층하여 형성된 본체; 상기 본체의 외부면 중 실장면으로 제공되는 면에 형성된 한 쌍의 외부단자; 상기 자성체층에 형성된 도체 패턴은 상기 자성체층의 적층 방향을 따라 나선형 구조를 형성하는 코일부; 및 상기 자성체층의 적층 방향을 따라 형성되며, 상기 코일부의 말단과 상기 외부단자를 전기적으로 연결하는 인출부;를 포함하고, 상기 인출부는 상기 자성체층을 관통하여 형성된 비아 도체 및 상기 비아 도체를 커버하는 비아 패드로 이루어지고, 상하로 이웃하는 자성체층에 형성된 상기 비아 도체의 중심선은 서로 중첩되지 않도록 형성된 것을 특징으로 한다. 본 발명에 의한 칩형 코일 부품은 코일부와 외부단자를 비아 도체 및 비아 패드를 이용하여 연결함으로써 신뢰성이 우수하다.

Description

칩형 코일 부품{Chip-type coil component}
본 발명은 칩형 코일 부품에 관한 것으로, 구체적으로는 신뢰성이 우수한 칩형 코일 부품에 관한 것입니다.
최근 전자제품이 소형화, 슬림화, 경량화 경향에 따라 적층형 전자부품의 수요가 급속히 높아지고 있다.
적층형 인덕터는 자성체층을 적층하여 형성된 본체, 본체의 외부면에 형성된 외부단자, 본체의 내부에 형성된 코일부 등으로 구성되어 있다.
적층형 인덕터를 기판에 실장함에 있어서, 특히 표면실장의 용이성 등을 고려하여 하면에 외부단자를 형성할 수 있다.
이 경우 비아 도체를 일직선으로 배열하여 코일부와 외부단자를 전기적으로 연결할 수 있다.
비아 도체는 비아 홀(via hole)에 도전성 페이스트를 충전하고 이를 소성함으로써 형성된다.
일반적으로 비아 도체로 사용되는 도전성 페이스트에는 포어가 존재하는데 소성 과정에서 이러한 포어가 제거되고, 도전성 금속 분말의 치밀화 과정을 거치면서 비아 도체는 수축된다.
이처럼 비아 도체를 일직선으로 배열하는 경우에는 소성시 비아 도체의 소성 수축으로 인하여 비아 도체의 전기적 연결이 끊어질 수 있다.
또한, 비아 도체가 일직선에서 완전히 벗어난 경우도 비아 도체 간 전기적 연결이 끊어질 수 있다.
본 발명은 신뢰성이 우수한 칩형 코일 부품을 제공함을 목적으로 한다.
본 발명의 일 실시형태에 의한 칩현 코일 부품은 복수의 자성체층을 적층하여 형성된 본체; 상기 본체의 외부면 중 실장면으로 제공되는 면에 형성된 외부단자; 상기 자성체층에 형성된 도체 패턴이 상기 자성체층의 적층 방향을 따라 나선형 구조를 형성하는 코일부; 및 상기 자성체층의 적층 방향을 따라 형성되며, 상기 코일부의 말단과 상기 외부단자를 전기적으로 연결하는 인출부;를 포함하고, 상기 인출부는 상기 자성체층을 관통하여 형성된 비아 도체 및 상기 비아 도체를 커버하는 비아 패드로 이루어지고, 상하로 이웃하는 상기 자성체층에 형성된 상기 비아 도체의 중심선은 서로 일치하지 않도록 형성될 수 있다.
상하로 이웃하는 상기 자성체층에 형성된 상기 비아 도체의 중심선 간 거리는 50um 이상이고, 상기 비아 도체 간 이격 거리는 50um 이하일 수 있다.
상기 비아 도체는 지그재그로 형성될 수 있다.
상기 비아 패드는 직사각형 또는 원형이고, 상기 비아 패드의 긴 변의 길이 또는 지름은 비아 도체 크기의 2배 값에 50um를 더한 값보다 크고, 칩형 코일 부품의 길이 방향 크기의 2분의 1 보다 작을 수 있다.
상기 비아 도체는 상기 코일부의 말단으로부터 상기 외부단자 쪽으로 갈수록 가늘어지는 원뿔대 형상일 수 있다.
상기 비아 도체는 나선형 구조를 가지도록 형성될 수 있다.
상기 비아 도체 4개가 나선형 구조 1턴을 구성할 수 있다.
상기 비아 패드는 직사각형이고, 상기 비아 패드의 작은 변의 길이는 상기 비아 도체 크기의 2배 값에 50um를 더한 값보다 크고, 칩형 코일 부품의 길이 방향 크기의 2분의 1 보다 작을 수 있다.
상기 비아 패드는 원형이고, 상기 비아 패드의 크기(지름)는 비아 도체 크기의 2.5배 값에 71um를 더한 값보다 크고, 칩형 코일 부품의 길이 방향의 크기의 2분의 1보다 작을 수 있다.
본 발명에 의하면 코일부와 외부단자를 비아 도체 및 비아 패드를 이용하여 연결함으로써 신뢰성이 우수한 칩형 코일 부품을 얻을 수 있다.
도 1은 본 발명의 일 실시형태에 따른 칩형 코일 부품의 사시도이다.
도 2는 도 1의 A-A' 에 따른 단면도이다.
도 3 및 도 4는 도 2의 B 부분에 대하여 A-A'에 따라 투영한 투영도(a), 자성체층의 적층 방향을 따라 투영한 투영도(b,c)이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
칩형 코일 부품은 코일부를 포함하는 전자부품을 말한다. 칩형 코일 부품에는 인덕터 기능만을 발휘하는 적층형 인덕터가 있을 수 있고, 부품의 일부에 코일부가 형성되어 있고 부품의 다른 부분에는 캐패시터처럼 다른 소자가 형성되어 있을 수도 있다.
본 실시형태에서는 적층형 인덕터를 예로 들어 설명하지만, 본 발명이 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시형태에 따른 칩형 코일 부품에 대한 사시도이고, 도 2는 도 1의 A-A' 를 따른 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시형태인 칩형 코일 부품(1)은 복수의 자성체층(40)을 적층하여 형성된 본체(10); 상기 본체(10)의 외부면 중 실장면으로 제공되는 면에 형성된 외부단자(20,20'); 상기 자성체층(40)에 형성된 도체 패턴(30)은 상기 자성체층(40)의 적층 방향을 따라 나선형 구조를 형성하는 코일부(50); 및 상기 자성체층(40)의 적층 방향을 따라 형성되며, 상기 코일부(50)의 말단과 상기 외부단자(20,20')를 전기적으로 연결하는 인출부;를 포함하고, 상기 인출부(50)는 상기 자성체층을 관통하여 형성된 비아 도체(100~103) 및 상기 비아 도체를 커버하는 비아 패드(110)로 이루어지고, 상하로 이웃하는 상기 자성체층에 형성된 상기 비아 도체의 중심선은 서로 일치하지 않도록 형성될 수 있다.
상기 본체(10)는 복수의 자성체층(40)이 적층되어 형성될 수 있다.
니켈-아연-구리 페라이트 등의 자성체 분말을 에탄올 등의 용제에 혼합하고, PVA 등의 바인더, 가소제 등을 첨가하고, 볼밀 등의 방법을 통하여 혼합 및 분산시킴으로써 자성체 슬러리를 제조하고, 상기 자성체 슬러리를 닥터 블레이드 등의 방법을 통하여 PET 등의 필름 상에 자성체층을 제조할 수 있다.
상기 자성체층(40)을 적층하여 본체(10)를 형성할 수 있다.
상기 외부단자(20,20')는 상기 본체(10)의 외부면 중 실장면으로 제공되는 면에 형성될 수 있다.
외부단자(20,20')가 모두 실장면으로 제공되는 면에 형성되면, 추가적인 구조물 없이도 표면 실장을 수행할 수 있다.
외부단자(20,20')는 구리 등의 도전성 금속을 주성분으로 하고, 부성분으로서 글래스 프릿(glass frit) 등을 포함할 수 있다.
외부단자(20,20')는 디핑 방법에 의하여 형성될 수 있으며, 일반적으로 외부단자 상에는 주석 도금층이 형성된다.
상기 코일부(50)는 자성체층(40)에 형성된 도체 패턴(30)에 의하여 상기 자성체층(40)의 적층 방향을 따라 나선형 구조를 형성할 수 있다.
상기 도체 패턴(30)은 니켈 등의 도전성 금속, 분산제 및 가소제 등을 용제에 혼합하고 볼밀 등을 통하여 제조된 도전성 페이스트를 이용하여 형성될 수 있다.
상기 도체 패턴은 스크린 인쇄 등의 방법을 통하여 자성체층(40) 상에 형성될 수 있다.
상기 도체 패턴(30)은 다양한 형상으로 형성될 수 있고, 도체 패턴(30)과 도체 패턴(30)은 비아 도체(미도시)에 의하여 연결될 수 있다.
상기 비아 도체(미도시)는 자성체층(40)을 관통하여 형성된 비아 홀에 도전성 페이스트를 충전함으로써 형성될 수 있다.
이러한 연결에 의하여 코일부(50)는 전체적으로 자성체층(40)의 적층방향을 따라 나선형의 구조를 형성할 수 있다.
이와 같이 코일부(50)가 나선형의 구조를 가짐으로 인하여 비로소 전자 부품은 인덕터로서의 기능을 발휘할 수 있다.
상기 인출부(31,31')는 상기 자성체층을 관통하여 형성된 비아 도체 및 상기 비아 도체를 커버하는 비아 패드로 이루어지고, 상하로 이웃하는 상기 자성체층에 형성된 상기 비아 도체의 중심선은 서로 일치하지 않도록 형성될 수 있다.
여기서, 비아 도체의 중심선이란 자성체층의 적층 방향에서 투영한 투영도에서 비아 도체의 무게 중심을 통과하여 적층 방향으로 연장된 가상의 선을 의미한다.
상하로 이웃하는 자성체층에 형성된 비아 도체의 중심선이 서로 일치하는 경우에는 전기적 단선이 발생할 수 있다.
비아 도체를 형성하는데 사용되는 도전성 페이스트의 조성에 따라 다르겠지만, 소성시에는 비아 도체에는 비록 작은 양이지만 수축이 발생한다.
비아 도체의 중심선이 일치하도록 배열된 경우에는 각 비아 도체의 소성 수축량은 비록 작지만 적층된 비아 도체 전체를 고려하면 각 비아 도체의 소성 수축이 상호 연합하여 상승 효과를 일으킬 수 있다.
적층된 비아 도체의 소성 수축량이 임계점에 다다르면 적층된 비아 도체 중 일부에서 전기적 연결이 끊어질 수 있다. 이를 '비아 빠짐'이라 일컫기도 한다.
그러나, 상하로 이웃하는 자성체층에 형성된 비아 도체의 중심선이 서로 일치하지 않는 경우에는 적층된 비아 도체 중 어느 하나에 소성 수축이 발생하더라도 이것이 다른 비아 도체에 미치는 영향이 매우 적을 수 있다.
즉, 각 비아 도체에서는 소성 수축이 발생하지만 다른 비아 도체의 소성 수축과의 상승 효과를 나타내지 않기 때문에 비아 빠짐 현상이 발생하지 않을 수 있다.
상하로 이웃하는 자성체층에 형성된 비아 도체의 중심선이 서로 일치하지 않는다는 점은 다음과 같은 의미를 가질 수 있다.
첫째, 상하로 이웃하지 않는 자성체층에 형성된 비아 도체의 중심선은 일치할 수도 있다.
예를 들면, 제1 내지 제3 자성체층이 순차적으로 상하로 이웃하여 형성되어 있는 경우, 제1 자성체층에 형성된 비아 도체의 중심선은 제2 자성체층에 형성된 비아 도체의 중심선과 일치하지 않지만, 제1 자성체층에 형성된 비아 도체의 중심선은 제3 자성체층에 형성된 비아 도체의 중심선과는 일치할 수도 있다.
도 3에서 설명하겠지만, 자성체층의 적층 방향을 따라 비아 도체가 지그재그로 형성된 경우가 이에 해당될 수 있을 것이다.
둘째, 상하로 이웃하는 자성체층에 형성된 비아 도체의 중심선이 일치하지만 않는 경우라면, 자성체층의 적층 방향에서 투영하여 보았을 때 상하로 이웃하는 자성체층에 형성된 비아 도체는 서로 일부가 중첩될 수 있다.
상하로 이웃하는 상기 자성체층에 형성된 상기 비아 도체의 중심선 간 거리는 50um 이상이고, 상기 비아 도체 간 이격 거리는 50um 이하일 수 있다.
상하로 이웃하는 상기 자성체층에 형성된 상기 비아 도체의 중심선 간 거리는 50um 이하인 경우에는 비아 도체 간 중첩되는 면적이 넓기 때문에 소성시 비아 도체의 수축으로 인하여 비아 도체의 전기적 접속이 끊길 수 있다.
상하로 이웃하는 자성체층에 형성된 비아 도체(100,101) 간 이격 거리가 50um 이상인 경우에는 비아 패드(100)의 크기가 지나치게 증가할 수 있고, 비아 도체(100~103) 및 비아 패드(110)로 이어지는 도전 통로가 길어져서 전기 저항이 지나치게 증가할 수 있다.
여기서, 이격 거리는 상하로 이웃하는 자성체층에 형성된 비아 도체를 자성체층의 적층 방향에서 투영하여 보았을 때 비아 도체가 서로 중첩되지 않고 각각 떨어져 있는 경우 비아 도체 간의 최단 거리를 의미한다.
상기 인출부(30,31')는 상기 코일부(50)의 말단과 상기 외부단자(20,20')를 전기적으로 연결할 수 있다.
어느 한 외부단자로는 전류가 외부에서 흘러 들어가고 다른 한 외부단자에서는 전류가 외부로 흘러 나온다.
도 3 및 도 4를 참조하여 상기 인출부(31,31')에 관하여 설명한다.
도 3 에서는 편의상 상하로 이웃하는 자성체층에 형성된 비아 도체가 이격되어 형성된 경우를 예로 들어 설명하지만, 본 발명이 이에 제한되는 것은 아니다.
도 3의 (a)는 도 2의 B 부분에 대하여 A-A'에 따라 투영한 투영도(a)이다.
편의상 인출부(31)의 'B' 부분에 대하여 설명하지만, 인출부(31')의 B'의 경우에 대하여도 마찬가지이다. 다만 인출부(31')의 길이가 인출부(31)의 길이보다 더 길다는 차이점이 있을 뿐이다.
도 3의 (b) 및 (c)는 상기 자성체층의 적층 방향을 따라 투영한 투영도이며, (b)는 비아 패드가 직사각형인 경우이고, (c)는 비아 패드가 원형인 경우이다.
도 3의 (a)를 참조하면, 상기 비아 도체(100~103)는 지그재그로 이격되어 형성될 수 있다. 즉 2개의 비아 도체(100,101)를 1 단위로 하여 이를 반복적으로 적층함으로써 인출부(31)를 형성할 수 있다. 그러나, 상하로 이웃하지 않는 자성체층에 형성된 비아 도체(100,102)의 중심선은 일치할 수 있다.
상하로 이웃하는 자성체층에 형성된 비아 도체(100,101)의 중심선이 일직선으로 형성되지 않기 때문에 소성시 발생하는 비아 도체의 수축을 막을 수 있으며, 이로 인한 전기적 단선을 막을 수 있다.
상하로 이웃하는 자성체층에 형성된 비아 도체(100,101)의 중심선이 일직선으로 형성된 경우에는 소성 과정을 거치면서 발생하는 비아 도체의 수축으로 인하여 비아 도체와 비아 도체 간의 전기적 단선이 발생할 수 있는데 이를 방지할 수 있는 것이다.
비아 도체(100~103)는 상기 코일부(50)의 말단으로부터 상기 외부단자(20,20') 쪽으로 갈수록 가늘어지는 원뿔대 형상일 수 있다.
비아 도체(100~103)가 원뿔대 형상인 경우에는 비아 도체(100~103)와 자성체층(40)이 접촉하는 면적이 더 넓어지므로, 비아 도체(100~103)와 자성체층(40)의 접착력이 더 우수할 수 있다.
비아 도체(100~103)는 원뿔대의 윗면이 코일부로부터 외부단자 쪽으로 향하도록 배치할 수 있다.
이 경우에는 어느 한 비아 도체(100)의 원뿔대 윗면은 상하로 이웃하는 자성체층에 형성된 비아 도체(101)의 원뿔대의 밑면과 이격되어 있을 수 있다.
원뿔대 형상에서 넓은 면을 밑면이라고 하고, 좁은 면을 윗면이라 한다.
비아 패드(110)는 상하로 이웃하는 자성체층에 형성된 비아 도체(100,101)를 커버하도록 형성될 수 있다.
상하로 이웃하는 자성체층에 형성된 비아 도체(100,101)를 커버할 수 있도록 비아 패드(110)를 넓게 형성함으로써 비아 도체가 비록 엇갈리게 형성됨으로 인하여 상하로 이웃하는 자성체층에 형성된 비아 도체(100,101) 간에는 직접적인 전기적 접속이 이루어지지 않더라도, 비아 패드(110)를 통하여 전기적 접속이 충분히 이루어지기 때문에 전기적 단선을 방지할 수 있다.
비아 패드(110)는 사각형 또는 원형으로 형성될 수 있다.
비아 패드(110)는 기타 다각형 또는 타원형 등으로 형성될 수도 있다.
비아 패드(110)는 비아 도체(100~103)를 커버할 수 있으면 족하며, 비아 패드의 형태가 이에 한정되는 것은 아니다.
도 3의 (b)는 비아 패드(110)가 사각형인 경우이다.
비아 패드(110)의 크기(c)는 비아 도체 크기(b)의 2배 값에 50um를 더한 값보다 크고, 칩형 코일 부품의 길이 방향 크기의 2분의 1보다 작을 수 있다.
상기와 같은 비아 패드의 크기(c)는 다음과 같이 결정할 수 있다.
즉, 상하로 이웃하는 상기 자성체층에 형성된 상기 비아 도체의 중심선 간 거리는 50um 이상이고 상기 비아 도체 간 이격 거리는 50um 이하이므로, 비아 패드는 비아 도체 간 이격 거리가 50um 인 경우보다 더 커야 할 것이다.
비아 도체 간 이격 거리가 50um인 경우에 비아 도체가 차지하는 최대 크기는 비아 도체 크기(b)의 2 배 값에 50um를 더한 값이다.
따라서, 비아 패드의 크기는 비아 도체 크기(b)의 2배 값에 50um를 더한 값보다 클 수 있다.
다만, 상하로 이웃하는 자성체층에 형성된 비아 도체(100,101)가 지그재그로 배치되지 않는 방향의 비아 패드의 크기(c')는 비아 도체 크기(b)의 2배 이상일 필요는 없고 비아 도체 크기(b)보다 크면 족하다.
비아 패드의 크기가 칩형 코일 부품의 길이 방향 크기의 2분의 1보다 큰 경우에는 서로 다른 인출부(31,31')에 각각 형성된 비아 패드(110)끼리 서로 접촉할 수 있으므로, 비아 패드의 크기는 이보다 작아야 할 것이다.
여기서의 '비아 패드의 크기'는 적층 방향의 두께는 고려하지 않고 자성체층의 적층 방향에 수직인 면에서의 비아 패드의 길이를 의미하고, 칩형 코일 부품의 길이 방향은 한 쌍의 외부단자를 연결하는 방향을 의미한다.
도 3의 (c)는 비아 패드(110)가 원형인 경우이다.
비아 패드의 크기(c)는 비아 도체 크기(b)의 2배 값에 50um를 더한 값보다 크고, 칩형 코일 부품의 길이 방향 크기의 2분의 1 보다 작을 수 있다.
상기 비아 패드 크기(c)의 수치 범위에 관한 사항은 앞에서 설명한 바와 동일하다.
비아 패드(110)가 타원인 경우에는 비아 패드(110)가 비아 도체(100~103)를 커버할 수 있도록 적절하게 크기를 조절할 수 있을 것이다.
본 실시형태에 있어서, 상기 비아 도체(100~103)는 나선형 구조를 가지도록 형성될 수 있다.
이하에서는 도 4를 참조하여, 비아 도체의 나선형 구조에 대하여 설명한다.
이하에서는 편의상 상하로 이웃하는 자성체층에 형성된 비아 도체가 이격되어 형성된 경우를 예로 들어 설명하지만, 본 발명이 이에 제한되는 것은 아니다.
도 4의 (a)는 도 2의 B 부분에 대하여 A-A'에 따라 투영한 투영도(a)이다.
편의상 인출부(31)의 'B' 부분에 대하여 설명하지만, 인출부(31')의 B'의 경우에 대하여도 마찬가지이다. 다만 인출부(31')의 길이가 인출부(31)의 길이보다 더 길다는 차이점이 있을 뿐이다.
도 4의 (b) 및 (c)는 상기 자성체층의 적층 방향을 따라 투영한 투영도이며, (b)는 비아 패드가 사각형인 경우이고, (c)는 비아 패드가 원형인 경우이다.
도 4의 (a)를 참조하면, 4개의 비아 도체(100~103)가 나선형 구조를 형성하도록 배치될 수 있다.
즉, 4개의 비아 도체(100~103)를 단위로 하여 나선형 구조 1 턴을 구성할 수 있다.
제1 비아 도체(100)가 코일부(50)의 단자에 접속되어 있을 수 있다.
제2 비아 도체(101)는 제1 비아 도체(100)에 이웃하는 아래 자성체층에 형성되며, 제1 비아 도체(100)와 겹치지 않도록 이격되어 형성될 수 있다. 제1 비아 도체(100)와 제2 비아 도체(101)는 비아 패드(110)에 의하여 전기적 접속이 유지될 수 있다.
제3 비아 도체(102)는 제 2 비아 도체(101)에 이웃하는 아래 자성체층에 형성되며, 제1 및 제2 비아 도체(100,101)를 연결하는 연장선과 수직인 방향으로 이격되어 형성될 수 있다. 제2 및 제 3 비아 도체(101,102)는 비아 패드(110)에 의하여 전기적 접속이 유지될 수 있다.
제 4 비아 도체(103)는 제3 비아 도체(102)에 이웃하는 하부 자성체층에 형성되며, 제 2 및 제3 비아 도체(101,102)를 연결하는 연장선과 수직인 방향으로 이격되어 형성될 수 있다. 제 3 및 제4 비아 도체(102,103)는 비아 패드(110)에 의하여 전기적 접속이 유지될 수 있다.
제1 비아 도체(100)로부터 시작하여 제4 비아 도체(104)에 이르면 나선형 구조 1 턴이 완성될 수 있다.
자성체의 적층 방향에서 투영하여 보면, 제1 내지 제4 비아 도체가 정사각형으로 배치되어 있을 수 있다.
상기 나선형 구조 1 턴을 적층함으로써 인출부를 형성할 수 있다.
제1 내지 제4 비아 도체(100~103)는 이격되어 형성되어 있지만, 비아 패드(110)에 의하여 전기적 접속이 유지될 수 있다.
제1 내지 제3 비아 도체(100~103)의 전기적 접속을 유지하기 위하여 비아 패드의 크기(c)는 비아 도체의 배열을 모두 커버할 수 있도록 충분히 클 수 있다.
여기서의 '비아 패드의 크기'는 적층 방향의 두께는 고려하지 않고 자성체층의 적층 방향에 따라 투영한 투영도에서의 비아 패드의 변의 길이 또는 원의 지름을 의미한다.
도 4의 (b)는 비아 패드가 직사각형인 경우이다.
상기 비아 패드의 크기(c)(작은 변의 길이)는 상기 비아 도체 크기(b)의 2배 값에 50um를 더한 값보다 크고, 칩형 코일 부품의 길이 방향 크기의 2분의 1 보다 작을 수 있다.
상기 비아 패드의 크기(c)(작은 변의 길이)는 상기 비아 도체 크기(b)의 2배 값에 50um를 더한 값보다 크다는 한정은, 이는 상하로 이웃하는 상기 자성체층에 형성된 상기 비아 도체의 중심선 간 거리는 50um 이상이고, 상기 비아 도체 간 이격 거리는 50um 이하인 점에 기인한다.
이에 관한 사항은 앞에서 설명한 바와 동일하다.
비아 패드의 크기가 칩형 코일 부품의 길이 방향 크기의 2분의 1보다 큰 경우에는 서로 다른 인출부(31,31')에 각각 형성된 비아 패드(110)끼리 서로 접촉할 수 있다.
비아 패드(110)가 직사각형 이외의 다각형인 경우에는 비아 패드(110)가 비아 도체(100~103)를 커버할 수 있도록 적절하게 크기를 조절할 수 있을 것이다.
도 4의 (c)는 비아 패드가 원형인 경우이다.
상기 비이 패드의 크기(지름)는 비아 도체 크기의 2.5배 값에 71um를 더한 값보다 크고, 칩형 코일 부품의 길이 방향의 크기의 2분의 1보다 작은을 수 있다.
상기 비이 패드의 크기(지름)는 비아 도체 크기의 2.5배 값에 71um를 더한 값보다 클 수 있다.
이는 상하로 이웃하는 상기 자성체층에 형성된 상기 비아 도체의 중심선 간 거리는 50um 이상이고, 상기 비아 도체 간 이격 거리는 50um 이하인 점에 기인한다.
즉, 비아 도체의 배치 구조가 최대의 크기를 가지는 경우에도 이를 커버할 수 있어야 하므로, 비아 도체의 배치 구조가 최대의 크기를 가지는 경우를 상정하여 비아 패드의 크기를 결정할 수 있다.
비아 도체가 최대의 크기를 가지는 배치 구조는 4개의 비아 도체가 각각 50um 씩 이격되어 있는 경우이다.
이러한 비아 도체 전부를 커버하는 비아 패드의 크기는 비아 도체의 크기(b)의 2.414 배의 값에 70.7um를 더한 값이다.
상기 크기를 충분히 포함할 수 있도록 비아 도체 크기의 2.5배 값에 71um를 더한 값을 비아 패드의 크기로 정할 수 있다.
비아 패드(110)가 타원인 경우에는 비아 패드(110)가 비아 도체(100~103)를 커버할 수 있도록 적절하게 크기를 조절할 수 있을 것이다.
비아 도체(100~103) 사이의 간격, 원뿔대 형상의 비아 도체에 관한 사항은 앞에서 설명한 바와 동일하다.
본 실시형태에서는 비아 도체 4개(100~103)를 1 단위로 하여 구성된 나선형 구조에 관하여 나타내었지만, 이에 한정되는 것은 아니고, 비아 도체가 서로 중첩되지 않는다는 전제 하에, 비아 도체 3개, 5개, 6개 등을 단위로 하여 나선형 구조를 형성할 수도 있다.
가령, 비아 도체 6개를 1 단위로 하여 나선형 구조를 형성하는 경우에는 60°방향으로 아래 자성체층에 비아 도체를 형성할 수 있다.
이하에서는, 칩형 코일 부품의 제조 방법에 대하여 설명한다.
고투자율을 나타내는 니켈-아연-구리계 페라이트 분말을 사용하여 자성체층(40)을 형성할 수 있다.
구체적으로는 페라이트 분말과 용매를 혼합하고, 여기에 바인더, 가소제, 분산제 첨가하고, 이를 볼밀을 이용하여 혼합한 후에 감압 탈포를 실시하여 자성체 슬러리를 제조할 수 있다.
상기 자성체 슬러리를 닥터 블레이드법 등을 이용하여 시트 형상으로 제조한 후에 건조하여 자성체 그린시트를 준비할 수 있다.
레이저를 이용하여 자성체 그린시트에 비아 홀을 형성한 후, 비아 홀에 Ag, Pd, Cu, Au, Ni 이나 이들의 합금을 주성분으로 하는 도전성 페이스트를 충전하여 비아 도체(100~103)를 형성할 수 있다.
비아 패드(110)도 비아 도체(100~103)와 마찬가지로 도전성 페이스트를 이용하여 형성할 수 있다.
Ni 도전성 페이스트를 이용하여 상기 자성체 그린 시트 상에 스크린 인쇄방법을 통하여 도체 패턴(30)을 형성할 수 있다.
순수 자성체층, 비아 도체와 비아 패드가 형성된 자성체층, 도체패턴 및 비아도체가 형성된 자성체층 및 순수 자성체층 등을 적층한 후, 이를 압착, 절단, 소성과정을 거친다.
외부단자(20,20')는 구리를 주성분으로 하는 도전성 페이스트를 침지법 등의 방법을 통하여 본체(10)의 외부면에 형성될 수 있다.
상기 외부단자(20,20')의 위에 도금층이 형성될 수 있으며, 주로 주석 도금층일 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것은 아니며, 첨부된 청구범위에 의해 확정된다. 따라서 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변경 및 변형이 가능하다는 것은 당 기술분야에서 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
1:적층형 인덕터 10:본체
20,20':외부단자 30:도체 패턴
31.31':인출부 40:자성체층
50:코일부 100~103:제1 내지 제4 비아 도체
110:비아 패드 a:비아 도체 간 거리
b:비아 도체의 크기 c,c':비아 패드의 크기

Claims (9)

  1. 복수의 자성체층을 적층하여 형성된 본체;
    상기 본체의 외부면 중 실장면으로 제공되는 면에 형성된 외부단자;
    상기 자성체층에 형성된 도체 패턴이 상기 자성체층의 적층 방향을 따라 나선형 구조를 형성하는 코일부; 및
    상기 자성체층의 적층 방향을 따라 형성되며, 상기 코일부의 말단과 상기 외부단자를 전기적으로 연결하는 인출부;를 포함하고,
    상기 인출부는 상기 자성체층을 관통하여 형성된 비아 도체 및 상기 비아 도체를 커버하는 비아 패드로 이루어지고, 상하로 이웃하는 상기 자성체층에 형성된 상기 비아 도체의 중심선은 서로 일치하지 않도록 형성된 칩형 코일 부품.
  2. 제1항에 있어서,
    상하로 이웃하는 상기 자성체층에 형성된 상기 비아 도체의 중심선 간 거리는 50um 이상이고, 상기 비아 도체 간 이격 거리는 50um 이하인 칩형 코일 부품.
  3. 제1항에 있어서,
    상기 비아 도체는 지그재그로 형성된 칩형 코일 부품.
  4. 제3에 있어서,
    상기 비아 패드는 직사각형 또는 원형이고,
    상기 비아 패드의 긴 변의 길이 또는 지름은 비아 도체 크기의 2배 값에 50um를 더한 값보다 크고, 칩형 코일 부품의 길이 방향 크기의 2분의 1 보다 작은 칩형 코일 부품.
  5. 제1항에 있어서,
    상기 비아 도체는 상기 코일부의 말단으로부터 상기 외부단자 쪽으로 갈수록 가늘어지는 원뿔대 형상인 칩형 코일 부품.
  6. 제1항에 있어서,
    상기 비아 도체는 나선형 구조를 가지도록 형성된 칩형 코일 부품.
  7. 제6항에 있어서,
    상기 비아 도체 4개가 나선형 구조 1턴을 구성하는 칩형 코일 부품.
  8. 제7항에 있어서,
    상기 비아 패드는 직사각형이고,
    상기 비아 패드의 작은 변의 길이는 상기 비아 도체 크기의 2배 값에 50um를 더한 값보다 크고, 칩형 코일 부품의 길이 방향 크기의 2분의 1 보다 작은 칩형 코일 부품.
  9. 제7항에 있어서,
    상기 비아 패드는 원형이고,
    상기 비아 패드의 크기(지름)는 비아 도체 크기의 2.5배 값에 71um를 더한 값보다 크고, 칩형 코일 부품의 길이 방향의 크기의 2분의 1보다 작은 칩형 코일 부품.
KR1020110052281A 2011-05-31 2011-05-31 칩형 코일 부품 KR101218985B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110052281A KR101218985B1 (ko) 2011-05-31 2011-05-31 칩형 코일 부품
JP2012105753A JP2012253332A (ja) 2011-05-31 2012-05-07 チップ型コイル部品
CN201210140644.1A CN102810382B (zh) 2011-05-31 2012-05-08 片式线圈元件
US13/466,811 US20120306607A1 (en) 2011-05-31 2012-05-08 Chip-type coil component
JP2014204622A JP2015019108A (ja) 2011-05-31 2014-10-03 チップ型コイル部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110052281A KR101218985B1 (ko) 2011-05-31 2011-05-31 칩형 코일 부품

Publications (2)

Publication Number Publication Date
KR20120133570A true KR20120133570A (ko) 2012-12-11
KR101218985B1 KR101218985B1 (ko) 2013-01-04

Family

ID=47234068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110052281A KR101218985B1 (ko) 2011-05-31 2011-05-31 칩형 코일 부품

Country Status (4)

Country Link
US (1) US20120306607A1 (ko)
JP (2) JP2012253332A (ko)
KR (1) KR101218985B1 (ko)
CN (1) CN102810382B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180014593A (ko) * 2016-08-01 2018-02-09 삼성전기주식회사 코일 전자부품
US9986640B2 (en) 2015-01-27 2018-05-29 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
KR20180110933A (ko) * 2017-03-30 2018-10-11 삼성전기주식회사 인쇄회로기판
KR20190038016A (ko) * 2017-09-29 2019-04-08 삼성전기주식회사 코일 부품 및 그의 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101883046B1 (ko) * 2016-04-15 2018-08-24 삼성전기주식회사 코일 전자 부품
CN114628106A (zh) * 2017-11-27 2022-06-14 株式会社村田制作所 层叠型线圈部件
US20200286660A1 (en) * 2019-03-04 2020-09-10 Intel Corporation On-package vertical inductors and transformers for compact 5g modules
JP7439430B2 (ja) 2019-09-25 2024-02-28 Tdk株式会社 コイル部品及びその製造方法
JP7243569B2 (ja) 2019-10-25 2023-03-22 株式会社村田製作所 インダクタ部品およびインダクタ部品内蔵基板
CN112366076B (zh) * 2020-11-10 2022-10-11 合肥京思威电子科技有限公司 一种电感器及其制造方法
KR20220084660A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 코일 부품
KR20240012131A (ko) 2022-07-20 2024-01-29 삼성전기주식회사 코일 부품

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256996A (ja) * 1988-08-22 1990-02-26 Nippon Telegr & Teleph Corp <Ntt> 多層配線板
JPH0631174U (ja) * 1992-09-25 1994-04-22 沖電気工業株式会社 厚膜セラミック多層基板のｖｉａ構造
JP3438859B2 (ja) * 1996-11-21 2003-08-18 ティーディーケイ株式会社 積層型電子部品とその製造方法
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
JP3500319B2 (ja) * 1998-01-08 2004-02-23 太陽誘電株式会社 電子部品
MY122218A (en) * 1998-02-02 2006-03-31 Taiyo Yuden Kk Multilayer electronic component and manufacturing method therefor
JPH11297531A (ja) * 1998-04-07 1999-10-29 Taiyo Yuden Co Ltd 積層電子部品
JPH11265823A (ja) * 1998-03-17 1999-09-28 Tokin Corp 積層型インダクタ及びその製造方法
JPH11329845A (ja) * 1998-05-19 1999-11-30 Tdk Corp 電子部品及びその製造方法
JP3204249B2 (ja) * 1999-06-04 2001-09-04 株式会社村田製作所 積層型インダクタ
JP3562568B2 (ja) * 1999-07-16 2004-09-08 日本電気株式会社 多層配線基板
JP2001274021A (ja) * 2000-03-24 2001-10-05 Murata Mfg Co Ltd コイル部品
JP2001284811A (ja) * 2000-03-29 2001-10-12 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2001284127A (ja) * 2000-03-29 2001-10-12 Tdk Corp 積層インダクタ
JP2001323245A (ja) * 2000-05-15 2001-11-22 Murata Mfg Co Ltd 接着剤樹脂組成物、接着剤樹脂組成物の製造方法、およびチップ型コイル部品
JP3942395B2 (ja) * 2001-10-01 2007-07-11 コーア株式会社 積層チップ部品
JP2003272921A (ja) * 2002-03-13 2003-09-26 Koa Corp 積層チップ部品及びその製造方法
TWI276301B (en) * 2002-04-12 2007-03-11 Walsin Technology Corp Small common-mode filter
JP2004087596A (ja) * 2002-08-23 2004-03-18 Murata Mfg Co Ltd 積層電子部品
KR100818266B1 (ko) * 2002-09-13 2008-03-31 삼성전자주식회사 고주파 집적회로에 사용되는 인덕터
TWI362098B (en) * 2003-09-30 2012-04-11 Agere Systems Inc Method for forming an inductor in a semiconductor integrated circuit and integrated circuit therefor
JP4211591B2 (ja) * 2003-12-05 2009-01-21 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品
EP1708209A4 (en) * 2004-01-23 2014-11-12 Murata Manufacturing Co PASTILLE INDUCTANCE AND PROCESS FOR PRODUCING SAID INDUCTANCE
US7262680B2 (en) * 2004-02-27 2007-08-28 Illinois Institute Of Technology Compact inductor with stacked via magnetic cores for integrated circuits
JP2006041241A (ja) * 2004-07-28 2006-02-09 Kyocera Corp セラミック配線基板
JP4581744B2 (ja) * 2005-02-28 2010-11-17 Ｔｄｋ株式会社 セラミック素子
US7211533B2 (en) * 2005-04-28 2007-05-01 Murata Manufacturing Co., Ltd. Oxide porcelain composition, ceramic multilayer substrate, and ceramic electronic component
JP2006324462A (ja) * 2005-05-19 2006-11-30 Matsushita Electric Ind Co Ltd チップ部品
JP2007134568A (ja) * 2005-11-11 2007-05-31 Murata Mfg Co Ltd 積層コイル部品及びその製造方法
JP2007134555A (ja) * 2005-11-11 2007-05-31 Matsushita Electric Ind Co Ltd 電子部品及びその製造方法
EP1965395B1 (en) * 2005-12-23 2010-11-24 Murata Manufacturing Co., Ltd. Multilayer coil component and method for fabricating same
DE102006000935B4 (de) * 2006-01-05 2016-03-10 Epcos Ag Monolithisches keramisches Bauelement und Verfahren zur Herstellung
JP2007214341A (ja) * 2006-02-09 2007-08-23 Taiyo Yuden Co Ltd 積層インダクタ
CN101523526B (zh) * 2006-08-01 2013-10-16 瑞萨电子株式会社 电感器元件、电感器元件制造方法以及具有在其上安装的电感器元件的半导体器件
JP4567647B2 (ja) * 2006-10-04 2010-10-20 日本特殊陶業株式会社 多層樹脂配線基板
US7538653B2 (en) * 2007-03-30 2009-05-26 Intel Corporation Grounding of magnetic cores
JP4930228B2 (ja) * 2007-07-06 2012-05-16 株式会社村田製作所 積層電子部品
JP5252486B2 (ja) * 2008-05-14 2013-07-31 学校法人慶應義塾 インダクタ素子、集積回路装置、及び、三次元実装回路装置
JP5176995B2 (ja) * 2008-05-14 2013-04-03 凸版印刷株式会社 半導体パッケージ用多層基板の製造方法
JP2010034175A (ja) * 2008-07-28 2010-02-12 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2010165964A (ja) * 2009-01-19 2010-07-29 Murata Mfg Co Ltd 積層コイル部品およびその製造方法
US8089331B2 (en) * 2009-05-12 2012-01-03 Raytheon Company Planar magnetic structure
US9793199B2 (en) * 2009-12-18 2017-10-17 Ati Technologies Ulc Circuit board with via trace connection and method of making the same
US20110285494A1 (en) * 2010-05-24 2011-11-24 Samsung Electro-Mechanics Co., Ltd. Multilayer type inductor
US8723048B2 (en) * 2010-11-09 2014-05-13 Broadcom Corporation Three-dimensional coiling via structure for impedance tuning of impedance discontinuity
US20120281377A1 (en) * 2011-05-06 2012-11-08 Naveen Kini Vias for mitigating pad delamination

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9986640B2 (en) 2015-01-27 2018-05-29 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
KR20180014593A (ko) * 2016-08-01 2018-02-09 삼성전기주식회사 코일 전자부품
KR20180110933A (ko) * 2017-03-30 2018-10-11 삼성전기주식회사 인쇄회로기판
KR20190038016A (ko) * 2017-09-29 2019-04-08 삼성전기주식회사 코일 부품 및 그의 제조방법
US11315718B2 (en) 2017-09-29 2022-04-26 Samsung Electro-Mechanics Co., Ltd. Coil component and method for manufacturing the same

Also Published As

Publication number Publication date
JP2015019108A (ja) 2015-01-29
US20120306607A1 (en) 2012-12-06
JP2012253332A (ja) 2012-12-20
CN102810382A (zh) 2012-12-05
KR101218985B1 (ko) 2013-01-04
CN102810382B (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
KR101218985B1 (ko) 칩형 코일 부품
KR102018307B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP6504722B2 (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法及び積層セラミックキャパシタの実装基板
JP6184914B2 (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
JP5598492B2 (ja) 積層コイル部品
KR101792385B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN103325567B (zh) 多层陶瓷电子元件及其制备方法
JP2009054973A (ja) 積層コンデンサおよびコンデンサ実装基板
KR20140118213A (ko) 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
JP2013236045A (ja) 積層セラミック電子部品及びその製造方法
US20160268044A1 (en) Multilayer ceramic component
KR102193956B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP6879620B2 (ja) 積層セラミックキャパシタ及びその実装基板
KR101525662B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
US9343235B2 (en) Multilayer ceramic capacitor and assembly board having the same
KR101532149B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
CN105826072B (zh) 层叠电容器
JP6784183B2 (ja) 積層コイル部品
JP5694459B2 (ja) 積層セラミック電子部品及びその実装基板
JP5769487B2 (ja) コンデンサ
JP7055588B2 (ja) 電子部品
JP2012204475A (ja) 積層電子部品
JP2014236134A (ja) 多層配線基板およびこれを備えるプローブカード
JP2007123505A (ja) 積層コンデンサ
JP2014013872A (ja) 積層セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 7