JP2014013872A - 積層セラミック電子部品及びその製造方法 - Google Patents

積層セラミック電子部品及びその製造方法 Download PDF

Info

Publication number
JP2014013872A
JP2014013872A JP2012211399A JP2012211399A JP2014013872A JP 2014013872 A JP2014013872 A JP 2014013872A JP 2012211399 A JP2012211399 A JP 2012211399A JP 2012211399 A JP2012211399 A JP 2012211399A JP 2014013872 A JP2014013872 A JP 2014013872A
Authority
JP
Japan
Prior art keywords
internal electrode
electronic component
pair
side surfaces
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012211399A
Other languages
English (en)
Inventor
Jong Ho Lee
ホ リー、ジョン
Jae Yeol Choi
ヨル チョイ、ジェイ
Doo Young Kim
ヤン キム、ドー
Myun-Jun Park
ジュン パク、ミュン
Yu-Na Kim
ナ キム、ユ
Seong Woo Kim
ウー キム、スン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014013872A publication Critical patent/JP2014013872A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】本発明は、積層セラミック電子部品に関する。
【解決手段】本発明による積層セラミック電子部品は、誘電体層を含み、上記誘電体層の長さ方向に互いに対向する第1及び第3の側面、幅方向に対向する第2及び第4の側面を有するセラミック本体と、上記セラミック本体内で上記誘電体層を介して互いに対向するように配置され、上記セラミック本体の第1の側面及び第3の側面に露出された第1の内部電極及び第2の内部電極を含む積層部と、を含み、上記セラミック本体の長さ方向と平行する第1及び第2の内部電極の両側面に突出されて形成された残炭除去経路部が少なくとも一つ以上形成されることができる。
【選択図】図1

Description

本発明は、残炭除去が容易な積層セラミック電子部品に関する。
積層セラミック電子部品は、積層された複数の誘電体層、一誘電体層を介して対向配置される内部電極、上記内部電極に電気的に接続された外部電極を含む。
積層セラミック電子部品は、小型でありながらも高容量が保障され実装が容易であるという長所により、コンピューター、PDA、携帯電話などの移動通信装置の部品として広く用いられている。
最近では、電子製品の小型化及び多機能化につれチップ部品も小型化及び高機能化の傾向にあるため、積層セラミック電子部品にもそのサイズが小さくて容量が大きい高容量製品が求められている。
これにより、誘電体と内部電極の薄膜化、多層化が多様な方法で試みられており、近来では、誘電体層の厚さは薄くなり積層数は増加する積層セラミック電子部品が製造されている。
微粒化、薄層化した積層セラミック電子部品に強度を与えるためにバインダーの量も増加しているため、積層セラミック電子部品の残炭除去が次第に困難となっている。特に、高容量の大型チップほど、か焼後、チップの中心部に残炭残余量の多い領域が広くなる。
積層セラミック電子部品に残炭残余量が多いほど、チップ内部の位置によって塑性挙動の差異が発生し、上記塑性挙動の差異によって内部電極の切断など、積層セラミック電子部品の信頼度が低下することがある。
日本特開1999-040449号公報
本発明は、上記従来技術の問題点を解決するためのもので、積層セラミック電子部品の残炭残余量を減らすための残炭除去経路部を提供することを目的とする。
本発明の一実施形態による積層セラミック電子部品は、誘電体層を含み、上記誘電体層の長さ方向に互いに対向する第1及び第3の側面、幅方向に対向する第2及び第4の側面を有するセラミック本体と、上記セラミック本体内で上記誘電体層を介して互いに対向するように配置され、上記セラミック本体の第1の側面及び第3の側面に露出された第1の内部電極及び第2の内部電極を含む積層部と、を含み、上記セラミック本体の長さ方向と平行する第1及び第2の内部電極の両側面に突出されて形成された残炭除去経路部が少なくとも一つ以上形成されることができる。
また、上記残炭除去経路部は、上記セラミック本体の第2の側面及び第4の側面に露出され、上記セラミック本体の長さ方向において、上記残炭除去経路部の長さは上記第1及び第2の内部電極の長さよりも短いことができる。
また、上記残炭除去経路部は、上記第1及び第2の内部電極の両側面にそれぞれ所定間隔で離隔して複数形成されることができる。
また、上記残炭除去経路部は、上記セラミック本体の幅‐長さ方向の断面において、上記第2の側面に露出された残炭除去経路部と上記第4の側面に露出された残炭除去経路部が互いに対称となるように形成されることができる。
また、上記残炭除去経路部は、上記第1及び第2の内部電極の両側面のうち一面に形成され、上記第1及び第2の内部電極の積層順によって上記第2の側面及び第4の側面に交互に露出されるように形成されることができる。
また、上記残炭除去経路部は上記第2の側面及び第4の側面にそれぞれ露出され、上記セラミック本体の幅‐長さ方向の断面において、上記第2の側面及び第4の側面に露出される残炭除去経路部は互いにオフセットされるように配置されて形成されることができる。
また、上記残炭除去経路部が露出された上記セラミック本体の第2の側面及び第4の側面を覆うように形成されたエポキシを含むマージン部を含むことができる。
また、上記マージン部は酸化アルミニウム又は酸化珪素からなる群から選択されるいずれか一つからなる不導体パウダーを含むことができる。
また、上記セラミック本体の幅方向において、上記マージン部の幅は200μm以下であることができる。
本発明の他の実施形態による積層セラミック電子部品の製造方法は、誘電体層を含むセラミックグリーンシートを製造する段階と、上記セラミックグリーンシート上に内部電極パターンを形成する段階と、上記内部電極パターンの両側面の少なくとも一部に残炭除去経路パターンを形成する段階と、上記内部電極パターン及び残炭除去経路パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記セラミック積層体を切断してセラミック本体を形成する段階と、を含むことができる。
また、上記第1及び第2の内部電極と電気的に連結されるように、上記セラミック本体の両外周面に外部電極を形成する段階をさらに含むことができる。
また、上記セラミック本体に露出された残炭除去経路部が絶縁されるように、上記セラミック本体の第2の側面及び第4の側面にマージン部を形成する段階をさらに含むことができる。
また、上記マージン部は、エポキシ樹脂及び酸化アルミニウム又は酸化珪素からなる群から選択されるいずれか一つからなる不導体パウダーを含むことができる。
また、上記マージン部を形成する段階は印刷方式で行われることができる。
本発明によると、バインダーを効率的に除去して塑性挙動を均一に維持させ積層セラミック電子部品の信頼性を高めることができる。
本発明の一実施形態を説明するための積層セラミックキャパシタの概略的な斜視図である。 本発明の一実施例による積層セラミックキャパシタを説明するための切開斜視図である。 本発明の一実施例による積層セラミックキャパシタを説明するための切開斜視図である。 本発明の一実施例による積層セラミックキャパシタを説明するための切開斜視図である。 本発明の一実施例による積層セラミックキャパシタを説明するための切開斜視図である。 図1の本発明の一実施例による積層セラミックキャパシタを長さ方向に切断した幅‐厚さ方向の断面図である。 本発明の一実施例による積層セラミックキャパシタと比較例による積層セラミックキャパシタを比較するための断面写真である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
以下、添付の図面を参照して本発明の一実施形態による積層セラミック電子部品を説明するにあたり、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。
図1は、本発明の一実施例による積層セラミックキャパシタ100を概略的に示した斜視図である。
図1を参照すると、本発明の実施例による積層セラミックキャパシタは、セラミック本体110と外部電極120、121を含むことができる。セラミック本体110は、六面体の形状を有することができる。本発明の実施例を明確に説明するために六面体の方向を定義すると、図1のL、W及びTはそれぞれ長さ方向、幅方向、厚さ方向を示す。
セラミック本体100は、厚さ方向Tに積層された複数の誘電体層を含むことができる。セラミック本体を構成する複数の誘電体層は焼成された状態で、隣接する誘電体層同士の境界は確認できない程度に一体化されている。
ここで、誘電体層は高い誘電率を有するセラミック粉末で形成されることができ、上記セラミック粉末としてはこれに制限されず、例えば、チタン酸バリウム(BaTiO)系粉末又はチタン酸ストロンチウム(SrTiO)系粉末などを用いることができる。
上記誘電体層を形成する材料はチタン酸バリウム(BaTiO)などのパウダーに本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
セラミック本体110の内部には第1及び第2の内部電極が形成されることができる。内部電極は、誘電体層上に形成され、焼成によって一つの誘電体層を介して誘電体層の積層方向に沿って対向配置されることができる。
第1及び第2の内部電極は導電性金属で形成され、例えば、Ni又はNi合金からなるものを用いることができる。上記Ni合金はNiと共にMn、Cr、Co又はAlを含有することができる。内部電極層は、誘電体層を成すセラミックグリーンシートの一面にニッケル(Ni)などの金属粉末が含まれた導電性ペーストを所定のパターンで印刷することにより形成されることができる。
上記導電性ペーストにおいて、揺変性とパウダー間の結合力を付与するために有機バインダー及び高沸点の有機溶剤が用いられることができる。
第1及び第2の外部電極120、121は、セラミック本体110の互いに対向する両側面に形成されることができる。図1に示されたように、第1及び第2の外部電極120は、セラミック本体110の両端の外周面を覆うように形成されることができる。
以下では、セラミック本体のうち第1及び第2の外部電極が形成される側面を第1及び第3の側面、上記第1の側面及び第3の側面と垂直な側面をそれぞれ第2の側面及び第4の側面と称する。
第1の外部電極120及び第2の外部電極121は互いに電気的に分離されることができる。第1の外部電極120はセラミック本体110の一面に露出される第1の内部電極の一端と電気的に連結され、第2の外部電極121はセラミック本体110の上記一面と長さ方向に対向する他の面に露出される第2の内部電極の一端と電気的に連結されることができる。よって、外部電極120、121は外部端子役割をすることができる。
外部電極120、121は、銅(Cu)又は銅合金(Cu alloy)などを用いて形成されることができる。
セラミック本体110のうち複数の第1の内部電極及び複数の第2の内部電極が積層方向に重なる部分で容量が形成されることができ、それ以外の部分は容量が形成される部分を保護する役割をすることができる。
以下では、上記内部電極が積層される部分を容量形成層、容量形成層以外の部分であり上記容量形成層の上、下面に形成された誘電体層を保護層と称する。
図2から図5は、本発明の一実施例を説明するための積層セラミックキャパシタの切開斜視図である。
図2から図5を参照すると、第1及び第2の内部電極220、225のうちセラミック本体の長さ方向と平行する第1及び第2の内部電極220、225の両側面の少なくとも一部に残炭除去経路部230、235が突出されて形成されることができる。
本発明の残炭除去経路部はセラミック本体の第2の側面及び第4の側面に露出されるように形成されたものであり、セラミック本体の焼成時に残炭が抜け出ることができる経路を意味する。
上記残炭除去経路部230、235は第1及び第2の内部電極220、225を形成する導電性ペーストと同一の物質で形成されることができ、第1及び第2の内部電極220、225の延長であることができる。
また、上記セラミック本体の長さ方向において、上記残炭除去経路部230、235の長さは上記第1及び第2の内部電極220の長さよりも短く形成されることができる。
図2を参照すると、残炭除去経路部230、235はセラミック本体の第2の側面と第4の側面の両方ともに露出されるように形成されることができ、第1及び第2の内部電極220、225の両側面のそれぞれに単一個ずつ形成されることができる。
即ち、セラミック本体の第2及び第4の側面において、内部電極220、225が形成された層ごとに残炭除去経路部230、235が露出された形状であることができる。
また、上記残炭除去経路部は上記セラミック本体の幅‐長さ方向(W‐T)の断面において、上記セラミック本体の幅方向の中央で第1の側面から第3の側面に長さ方向と平行に伸びる直線を基準として互いに対称となるように形成されることができる。
図3を参照すると、残炭除去経路部331、332、333、334はセラミック本体の第2の側面と第4の側面の両方ともに露出されるように形成されることができ、第1及び第2の内部電極320、325の両側面に複数の残炭除去経路部331、332、333、334が所定間隔で離隔して形成されることができる。
即ち、セラミック本体の第2及び第4の側面において、内部電極320が形成された層ごとに残炭除去経路部331、332、333、334が露出された形状であることができる。また、上記残炭除去経路部331、332、333、334は上記セラミック本体の幅‐長さ方向(W‐L)の断面において、上記セラミック本体の幅方向の中央で第1の側面から第3の側面に長さ方向と平行に伸びる直線を基準として互いに対称となるように形成されることができる。
図4を参照すると、残炭除去経路部430、435は、セラミック本体の第2の側面又は第4の側面のうち一面に露出されるように形成されることができ、積層順によって上記第2の側面及び第4の側面に残炭除去経路部430、435が交互に露出されるように、第1及び第2の内部電極420、425の両側面のうち一つの側面に単一個ずつ形成されることができる。
即ち、セラミック本体の第2及び第4の側面において、例えば、内部電極が形成された奇数層では残炭除去経路部430が第2の側面に露出され、偶数層では残炭除去経路部435が第4の側面に露出された形状であることができる。
図5を参照すると、残炭除去経路部530、535はセラミック本体の第2の側面と第4の側面の両方ともに露出されるように形成されることができ、第1及び第2の内部電極520、525の両側面それぞれに単一個ずつ形成されることができる。
上記第2の側面及び第4の側面に露出される残炭除去経路部530、535は、幅‐長さ方向(W‐L)の断面において互いにオフセットされるように配置されることができる。即ち、第2の側面に露出される残炭除去経路部530は、第4の側面に露出される残炭除去経路部535を幅方向と平行に第2の側面に伸びる仮想の残炭除去経路部領域と所定の間隔をおいて離隔するように形成されることができる。
即ち、セラミック本体の第2又は第4の側面において、残炭除去経路部530、535は厚さ方向に平行に積層されて形成された二つの領域に区別され、二つの領域のうち一つの領域の残炭除去経路部が奇数層の側面に露出されると、他の領域の残炭除去経路部は偶数層の側面に露出されることができる。
内部電極を形成する導電性ペーストはペースト間の結合力を付与するために有機バインダー及び高沸点の有機溶剤が用いられ、セラミック本体のか焼、焼成時に脱バインダー過程を経るようになる。脱バインダー過程時に残炭が除去され、残炭は主に内部電極が露出されたセラミック本体の側面から除去される。
本発明の一実施例によると、内部電極が露出される第1及び第3の側面のみならず、第2及び第4の側面にも残炭除去経路部が露出されるため、残炭除去率を高めることができる。
図6は、本発明の一実施例による積層セラミックキャパシタ610を説明するための、セラミック本体の長さ方向に切断した幅‐厚さ方向(W‐T)の断面図である。
図6を参照すると、セラミック本体は、外部に露出された残炭除去経路部を絶縁させるために、第2の側面及び第4の側面を覆うように形成されたエポキシを含むマージン部630を含むことができる。
上記エポキシを含むマージン部630は、酸化アルミニウム又は酸化珪素からなる群から選択されるいずれか一つからなる不導体パウダーをさらに含むことができる。
上記マージン部の厚さは外部から露出された残炭除去経路部を絶縁させることができれば良い。但し、上記マージン部の厚さが200μmを超える場合は、積層セラミックキャパシタのサイズが大きくなって高容量・小型化を具現することができない。
図7は、本発明の一実施例による積層セラミックキャパシタと比較例による積層セラミックキャパシタの端面を比較するための比較写真である。
断面は、積層セラミックキャパシタの長さ方向に切断した幅‐厚さ方向の断面であり、上、中、下は、端面を厚さ方向に三つの領域に分けたものである。
上記比較例による積層セラミックキャパシタは、残炭除去経路部が形成されなかった積層セラミックキャパシタであり、実施例による積層セラミックキャパシタは図4の積層セラミックキャパシタである。
図7によると、明暗が暗い部分は塑性挙動の差異により内部電極が切断されたもので、比較例に比べて実施例に明暗が暗い部分が少ないことを確認することができ、特に、残炭残余量の影響を多く受ける中央部分の内部電極切断現象が比較例に比べて顕著に減ったことを確認することができる。
次に、本発明の他の実施例による積層セラミックキャパシタの製造方法を説明する。
本発明の他の実施例による製造方法において、上述した本発明の一実施例によるキャパシタの特徴と同一の内容は省略する。
まず、誘電体を含むセラミックグリーンシートを製造することができる。上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μmの厚さを有するシート(sheet)状にして製作することができる。
次に、金属ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成することができる。上記金属ペーストは特に制限されず、上記金属はニッケル(Ni)、銅(Cu)、パラジウム(Pd)、パラジウム‐銀(Pd‐Ag)合金からなる群から選択された一つ以上であることができる。
内部電極パターン形成後、内部電極の両側面の少なくとも一部に残炭除去経路パターンを形成することができる。上記残炭除去経路パターンは、上記内部電極パターンを形成する金属ペーストと同一の物質で形成されることができ、上記内部電極パターンの延長であることができる。
内部電極及び残炭除去経路パターンが形成されたセラミックグリーンシートを積層して積層体を形成した後、上記セラミック積層体を切断してセラミック本体を形成することができる。
以後、セラミック本体の外周面に外部電極を形成することができる。上記外部電極は、内部電極と同一の材質の導電性物質で形成されることができるが、これに制限されず、例えば、銅(Cu)、銀(Ag)、ニッケル(Ni)などで形成されることができる。
上記外部電極は金属粉末にガラスフリットを添加して製造された導電性ペーストを塗布した後焼成することにより形成されることができ、セラミック本体に外部電極を形成した後メッキする工程を経ることができる。
外部電極形成後、外部電極が形成されなかったセラミック本体の両側面にエポキシを含むマージン部を形成することができる。
マージン部を形成した後に外部電極を形成する場合、エポキシ樹脂の溶融点が外部電極を形成する導電性ペーストを焼成する焼成温度よりも低くて溶融されることができる。
上記エポキシ樹脂を含むマージン部を形成する段階は、印刷方式で行われることができる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
100 セラミックキャパシタ
120 外部電極
220、320、420、520 内部電極
210、310、410、510 保護層

Claims (14)

  1. 誘電体層を含み、前記誘電体層の第1の方向において対向する一対の端面、前記第1の方向と異なる第2の方向において対向する一対の側面を有するセラミック本体と、
    前記セラミック本体の前記一対の端面の一方に露出した第1の内部電極をと、
    前記セラミック本体の前記一対の端面の他方に露出した第2の内部電極と
    を含み、
    前記第1の内部電極及び前記第2の内部電極は、前記セラミック本体内で前記誘電体層を介して互いに対向するように配置され、
    前記第1の方向と平行な前記第1の内部電極及び前記第2の内部電極の少なくとも一方の側面から突出する残炭除去経路部が少なくとも一つ以上される、積層セラミック電子部品。
  2. 前記残炭除去経路部は、
    前記セラミック本体の前記一対の側面に露出され、
    前記第1の方向における長さは、前記残炭除去経路部よりも前記第1の内部電極及び前記第2の内部電極の方が長い、請求項1に記載の積層セラミック電子部品。
  3. 前記残炭除去経路部は、
    前記第1の内部電極及び前記第2の内部電極の少なくとも一方の側面にそれぞれ所定間隔で離隔して複数形成される、請求項2に記載の積層セラミック電子部品。
  4. 前記一対の端面及び前記一対の側面の各々に垂直な前記セラミック本体の断面において、前記一対の側面の一方に露出された残炭除去経路部と前記一対の側面の他方に露出された残炭除去経路部は互いに対称となるように形成される、請求項2又は3に記載の積層セラミック電子部品。
  5. 前記残炭除去経路部は、
    前記第1の内部電極の一方の側面、及び前記第2の内部電極の他方の側面に形成され、前記第1の内部電極及び前記第2の内部電極の積層順によって前記一対の側面の一方及び前記一対の側面の他方に交互に露出されるように形成される、請求項1から4の何れか1項に記載の積層セラミック電子部品。
  6. 前記残炭除去経路部は前記一対の側面にそれぞれ露出され、
    前記一対の端面及び前記一対の側面の各々に垂直な前記セラミック本体の断面において、
    前記一対の側面の一方に露出される残炭除去経路部及び前記一対の側面の他方に露出される残炭除去経路部は互いにオフセットされるように配置される、請求項1から4の何れか1項に記載の積層セラミック電子部品。
  7. 前記残炭除去経路部が露出された前記セラミック本体の前記一対の側面を覆うように形成されたエポキシを含むマージン部を含む、請求項1から6の何れか1項に記載の積層セラミック電子部品。
  8. 前記マージン部は酸化アルミニウム又は酸化珪素からなる群から選択されるいずれか一つからなる不導体パウダーを含む、請求項7に記載の積層セラミック電子部品。
  9. 前記セラミック本体の前記第2の方向における前記マージン部の長さは200μm以下である、請求項7または8に記載の積層セラミック電子部品。
  10. 誘電体層を含むセラミックグリーンシートを製造する段階と、
    前記セラミックグリーンシート上に内部電極パターンを形成する段階と、
    前記内部電極パターンの両側面の少なくとも一部に残炭除去経路パターンを形成する段階と、
    前記内部電極パターン及び前記残炭除去経路パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、
    前記セラミック積層体を切断してセラミック本体を形成する段階と
    を含む、積層セラミック電子部品の製造方法。
  11. 前記内部電極と電気的に連結されるように、前記セラミック本体の端面に外部電極を形成する段階をさらに含む、請求項10に記載の積層セラミック電子部品の製造方法。
  12. 前記セラミック本体に露出された残炭除去経路部が絶縁されるように、前記セラミック本体の両側面にマージン部を形成する段階をさらに含む、請求項11に記載の積層セラミック電子部品の製造方法。
  13. 前記マージン部は、
    エポキシ樹脂及び酸化アルミニウム又は酸化珪素からなる群から選択されるいずれか一つからなる不導体パウダーを含む、請求項12に記載の積層セラミック電子部品の製造方法。
  14. 前記マージン部を形成する段階は印刷方式で行われる、請求項12または13に記載の積層セラミック電子部品の製造方法。
JP2012211399A 2012-07-04 2012-09-25 積層セラミック電子部品及びその製造方法 Pending JP2014013872A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0073055 2012-07-04
KR1020120073055A KR101872531B1 (ko) 2012-07-04 2012-07-04 적층 세라믹 전자부품 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2014013872A true JP2014013872A (ja) 2014-01-23

Family

ID=49878360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012211399A Pending JP2014013872A (ja) 2012-07-04 2012-09-25 積層セラミック電子部品及びその製造方法

Country Status (3)

Country Link
US (1) US9324496B2 (ja)
JP (1) JP2014013872A (ja)
KR (1) KR101872531B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105323814B (zh) * 2014-07-23 2019-04-23 中兴通讯股份有限公司 终端业务迁移的优化处理方法及装置
KR20160013703A (ko) * 2014-07-28 2016-02-05 삼성전기주식회사 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5769610A (en) * 1980-10-20 1982-04-28 Nihon Fine Chemical Kk Flexibel epoxy resin treated electric part
JPS59193015A (ja) * 1983-04-15 1984-11-01 日本電気株式会社 積層セラミックコンデンサ
JPS6060708A (ja) * 1983-09-14 1985-04-08 日本電気株式会社 積層セラミックコンデンサの製造方法
JPS6083233A (ja) * 1983-10-13 1985-05-11 Toshiba Corp 光学ヘツド
JPH02312217A (ja) * 1989-05-26 1990-12-27 Murata Mfg Co Ltd 積層コンデンサ
JPH06208903A (ja) * 1993-01-11 1994-07-26 Murata Mfg Co Ltd 正の抵抗温度特性を有する積層型半導体磁器
JPH1140449A (ja) * 1997-07-23 1999-02-12 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品アセンブリ
JP2001167968A (ja) * 1999-12-03 2001-06-22 Tdk Corp 積層セラミックコンデンサ
JP2003282350A (ja) * 2002-03-22 2003-10-03 Taiyo Yuden Co Ltd 積層セラミック電子部品及びその製造方法
JP2004273917A (ja) * 2003-03-11 2004-09-30 Murata Mfg Co Ltd チップ状積層セラミック電子部品
JP2005327999A (ja) * 2004-05-17 2005-11-24 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2006179873A (ja) * 2004-12-23 2006-07-06 Samsung Electro Mech Co Ltd 積層型チップキャパシタ及びその製造方法
JP2010518651A (ja) * 2007-02-13 2010-05-27 エプコス アクチエンゲゼルシャフト 多層素子及び多層素子を製造する方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162357A (ja) * 1994-11-30 1996-06-21 Murata Mfg Co Ltd セラミック電子部品
JP4093188B2 (ja) * 2003-05-27 2008-06-04 株式会社村田製作所 積層セラミック電子部品とその実装構造および実装方法
JP2006278565A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
CN101632142B (zh) * 2007-03-08 2011-12-28 松下电器产业株式会社 壳体模制式电容器及其使用方法
JP4382841B2 (ja) * 2007-08-20 2009-12-16 太陽誘電株式会社 コンデンサ及びその製造方法
JP5600247B2 (ja) * 2008-06-11 2014-10-01 株式会社村田製作所 積層電子部品およびその製造方法
JP5605342B2 (ja) * 2010-11-09 2014-10-15 株式会社村田製作所 電子部品及び基板モジュール

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5769610A (en) * 1980-10-20 1982-04-28 Nihon Fine Chemical Kk Flexibel epoxy resin treated electric part
JPS59193015A (ja) * 1983-04-15 1984-11-01 日本電気株式会社 積層セラミックコンデンサ
JPS6060708A (ja) * 1983-09-14 1985-04-08 日本電気株式会社 積層セラミックコンデンサの製造方法
JPS6083233A (ja) * 1983-10-13 1985-05-11 Toshiba Corp 光学ヘツド
JPH02312217A (ja) * 1989-05-26 1990-12-27 Murata Mfg Co Ltd 積層コンデンサ
JPH06208903A (ja) * 1993-01-11 1994-07-26 Murata Mfg Co Ltd 正の抵抗温度特性を有する積層型半導体磁器
JPH1140449A (ja) * 1997-07-23 1999-02-12 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品アセンブリ
JP2001167968A (ja) * 1999-12-03 2001-06-22 Tdk Corp 積層セラミックコンデンサ
JP2003282350A (ja) * 2002-03-22 2003-10-03 Taiyo Yuden Co Ltd 積層セラミック電子部品及びその製造方法
JP2004273917A (ja) * 2003-03-11 2004-09-30 Murata Mfg Co Ltd チップ状積層セラミック電子部品
JP2005327999A (ja) * 2004-05-17 2005-11-24 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2006179873A (ja) * 2004-12-23 2006-07-06 Samsung Electro Mech Co Ltd 積層型チップキャパシタ及びその製造方法
JP2010518651A (ja) * 2007-02-13 2010-05-27 エプコス アクチエンゲゼルシャフト 多層素子及び多層素子を製造する方法

Also Published As

Publication number Publication date
KR101872531B1 (ko) 2018-06-28
KR20140005541A (ko) 2014-01-15
US20140009867A1 (en) 2014-01-09
US9324496B2 (en) 2016-04-26

Similar Documents

Publication Publication Date Title
JP6978163B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101462754B1 (ko) 적층 세라믹 커패시터 및 그 제조방법.
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
JP5551296B1 (ja) 積層セラミックキャパシタ及びその製造方法
JP5653886B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP5483498B2 (ja) 積層セラミック電子部品及びその製造方法
JP5932946B2 (ja) 積層セラミック電子部品
JP2015146454A (ja) 積層セラミックキャパシタ及びその製造方法
KR20190116113A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP5684303B2 (ja) 積層セラミック電子部品及びその製造方法
KR20130123661A (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101939083B1 (ko) 적층형 커패시터 및 그 제조방법
JP2014236215A (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
JP2021103767A (ja) 積層セラミックキャパシタ及びその製造方法
KR102097328B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
US20140290993A1 (en) Multilayer ceramic capacitor, manufacturing method thereof, and circuit board for mounting electronic component
JP2014013872A (ja) 積層セラミック電子部品及びその製造方法
JP5769487B2 (ja) コンデンサ
JP2022101469A (ja) 積層型電子部品
KR102345117B1 (ko) 적층형 커패시터
KR101630077B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140003139A (ko) 적층 세라믹 전자부품 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307