JP5684303B2 - 積層セラミック電子部品及びその製造方法 - Google Patents

Description

本発明は、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。

最近、電子製品の小型化の傾向により、積層セラミック電子部品も小型化及び大容量化が要求されている。

これにより、誘電体と内部電極の薄膜化、多層化が多様な方法で試みられており、最近では、誘電体層は薄くて積層数は増加する積層セラミック電子部品が製造されている。

一方、積層セラミック電子部品、特に、積層セラミックキャパシタは、セラミックシートや基質シート上にシート面積より小さい一定厚さの内部電極を印刷してから積層して作製され、積層数が増加するにつれてマージン部の段差が大きくなる。

上記のように積層数が増加するにつれてマージン部の段差が大きくなり、誘電体層と内部電極の間に不均衡が生じ、電気的特性が低下するという問題が発生する。

また、積層数が増加するにつれ、積層セラミックキャパシタの内部電極の形状は、段差によりセラミック本体の端部方向に曲がる形状が発生することがある。これによって、切断時に剥離不良の問題が発生することがある。

下記の先行技術文献は、内部電極をセラミック本体の幅方向に位置をずらして積層する特徴を開示しているが、上記問題の根本的な解決法にはならない。

従って、切断時における剥離不良の問題及びマージン部の段差増加による問題は、依然として残っている。

特開２００４−２２８５９

本発明は、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。

本発明の一実施態様は、複数の誘電体層を含むセラミック本体と、セラミック本体内に誘電体層を介して対向するように配置され、幅の異なる複数の第１及び第２内部電極、を含み、複数の第１及び第２内部電極のうち３個以上が一つのブロックを形成し、ブロックが繰り返し積層されることを特徴とし、各ブロックを形成する第１及び第２内部電極の幅は最外側から内部に向かって増加して減少し、互いに隣接するブロックの境界では同一幅の内部電極が隣接しており、複数の第１及び第２内部電極のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．７６≦Ｔ２／Ｔ１≦０．９７を満たす積層セラミック電子部品、を提供する。

上記ブロックの個数は５個以上であることができる。

上記複数の第１及び第２内部電極のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．８５≦Ｔ２／Ｔ１≦０．９０を満たすことができる。

上記複数の第１及び第２内部電極の積層数は、１５０層以上であることができる。

また、上記内部電極は、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群より選ばれる一つ以上の金属を含むことができる。

本発明の他の実施形態は、セラミック粉末を含むスラリーを利用して複数のセラミックグリーンシートを設ける段階と、上記複数のセラミックグリーンシート上に金属粉末を含む導電性ペーストを利用し、幅の異なる第１及び第２内部電極パターンをそれぞれ形成する段階と、上記複数のセラミックグリーンシートのうち３個以上を積層して複数のブロック積層体を形成する段階と、上記複数のブロック積層体を積層して焼成し、複数の第１及び第２内部電極を含むセラミック本体を形成する段階とを含み、上記セラミック本体内の上記複数の第１及び第２内部電極のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．７６≦Ｔ２／Ｔ１≦０．９７を満たす積層セラミック電子部品の製造方法を提供する。

上記複数のブロック積層体を形成する段階後に、上記ブロック積層体を圧着する段階をさらに含むことができる。

上記複数のブロック積層体のそれぞれは、内部の第１及び第２内部電極パターンが同じ形状で配置されることができる。

上記ブロック積層体の個数は５個以上であることができる。

上記複数の第１及び第２内部電極のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．８５≦Ｔ２／Ｔ１≦０．９０を満たすことができる。

上記複数の第１及び第２内部電極の積層数は、１５０層以上であることができる。

上記金属粉末は、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群より選ばれる一つ以上を含むことができる。

本発明によると、積層セラミック電子部品のマージン部での段差増加の問題を解決することで、剥離不良の減少及び信頼性に優れた積層セラミック電子部品を具現することができる。

本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。 本発明の一実施形態による積層セラミックキャパシタのセラミック本体を概略的に示す斜視図である。 図２のＡ−Ａ’断面図である。 本発明の他の実施形態による積層セラミックキャパシタのセラミック本体を概略的に示す斜視図である。 図４のＡ−Ａ’断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。

本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさなどは、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同じ要素である。

以下、添付の図面を参照して本発明の好ましい実施形態を説明する。

図１は、本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。

図２は、本発明の一実施形態による積層セラミックキャパシタのセラミック本体を概略的に示す斜視図である。

図３は、図２のＡ−Ａ’断面図である。

図４は、本発明の他の実施形態による積層セラミックキャパシタのセラミック本体を概略的に示す斜視図である。

図５は、図４のＡ−Ａ’断面図である。

図１から図５を参照すると、本発明の一実施形態による積層セラミック電子部品は、複数の誘電体層１１１を含むセラミック本体１１０と、上記セラミック本体１１０内に上記誘電体層１１１を介して対向するように配置され、幅の異なる複数の第１及び第２内部電極１２１、１２２とを含み、上記複数の第１及び第２内部電極１２１、１２２のうち３個以上が一つのブロックＢを形成し、上記ブロックＢが繰り返し積層されることを特徴とし、上記複数の第１及び第２内部電極１２１、１２２のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．７６≦Ｔ２／Ｔ１≦０．９７を満たすことができる。

以下では、本発明の一実施形態による積層セラミック電子部品を、特に、積層セラミックキャパシタで説明するが、これに制限されない。

上記セラミック本体１１０は特に制限されず、例えば、六面体形状を有することができる。

一方、本実施形態の積層セラミックキャパシタにおいて、図１を参照し、「長さ方向」は「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」とは、誘電体層を積み上げる方向、即ち、「積層方向」と同じ概念で使用することができる。

本発明の一実施形態による積層セラミックキャパシタは、複数の誘電体層１１１を含むセラミック本体１１０と、上記セラミック本体１１０内に上記誘電体層１１１を介して対向するように配置され、幅の異なる複数の第１及び第２内部電極１２１、１２２と、を含むことができる。

本発明の一実施形態によると、上記セラミック本体１１０は複数の誘電体層１１１が積層されて形成されることができる。上記セラミック本体１１０を構成する複数の誘電体層１１１は焼結された状態であり、隣接する誘電体層同士の境界は確認できないほど一体化されていることができる。

上記誘電体層１１１はセラミック粉末、有機溶剤及び有機バインダーを含むセラミックグリーンシートの焼成により形成されることができる。上記セラミック粉末は高い誘電率を有する物質であり、これに制限されないが、チタン酸バリウム（ＢａＴｉＯ_３）系材料、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系材料などを使用することができる。

上記複数の第１及び第２内部電極１２１、１２２は、特に制限されず、例えば、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つ以上の物質を含む導電性ペーストを使用して形成されることができる。

静電容量の形成のために、第１及び第２外部電極１３１、１３２が上記セラミック本体１１０の外側に形成されることができ、上記複数の第１及び第２内部電極１２１、１２２と電気的に連結されることができる。

上記第１及び第２外部電極１３１、１３２は、内部電極と同じ材質の導電性物質で形成されることができるが、これに制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などで形成されることができる。

上記第１及び第２外部電極１３１、１３２は、上記金属粉末にガラスフリットを添加して設けた導電性ペーストを塗布してから焼成することで形成することができる。

本発明の一実施形態によると、上記複数の第１及び第２内部電極１２１、１２２は、幅が異なることができる。

上記のように第１及び第２内部電極１２１、１２２の幅を互いに異なるように形成することで、上記セラミック本体１１０の幅方向において、内部電極が形成されないマージン部の段差を最小化することができる。

これにより、誘電体層１１１と複数の第１及び第２内部電極１２１、１２２間の不均衡問題を解決し、信頼性に優れた積層セラミックキャパシタを具現することができる。

本発明の一実施形態によると、上記複数の第１及び第２内部電極１２１、１２２のうち３個以上が一つのブロックＢを形成し、上記ブロックＢが繰り返し積層されることを特徴とし、上記複数の第１及び第２内部電極１２１、１２２のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．７６≦Ｔ２／Ｔ１≦０．９７を満たすことができる。

上記複数の第１及び第２内部電極１２１、１２２のうち３個以上が一つのブロックＢを形成するが、これに制限されず、本発明の目的を達成するために多様な個数の第１及び第２内部電極１２１、１２２を一つのブロックＢとすることができる。

上記ブロックの個数は５個以上であることができるが、これに制限されず、積層セラミックキャパシタの容量を考慮して、上記ブロックの個数を決めることができる。

また、上記ブロックＢが繰り返し積層されることを特徴とし、上記セラミック本体１１０は、上記ブロックＢが繰り返し積層されて形成されることができる。

図２及び図３は第１及び第２内部電極１２１、１２２の総数が３個の場合を一つのブロックとして提供するものを示し、図４及び図５は本発明の他の実施形態であって、第１及び第２内部電極１２１、１２２の総数が５個の場合を一つのブロックとして提供するものを示す。

図２及び図３を参照すると、上記一つのブロックが含む第１及び第２内部電極１２１、１２２の総数が３個の場合、第１内部電極、第２内部電極及び第１内部電極が順に積層され、この場合、第２内部電極の幅が第１内部電極の幅より大きくてよい。

図４及び図５を参照すると、上記一つのブロックが含む第１及び第２内部電極１２１、１２２の総数が５個の場合、第１内部電極、第２内部電極、第１内部電極、第２内部電極及び第１内部電極が順に積層され、この場合、中間の第１内部電極の幅が最も大きく、その上下に積層される第２内部電極の幅がより小さく、最外側の第１内部電極の幅が最も小さくてよい。

上記のように、第１及び第２内部電極１２１、１２２の総数が３個から５個またはそれ以上を一つのブロックＢとし、同一ブロックＢを複数個積層してセラミック本体１１０を形成することで、誘電体層１１１と複数の第１及び第２内部電極１２１、１２２間の不均衡問題を解決し、信頼性に優れた積層セラミックキャパシタを具現することができる。

上記複数の第１及び第２内部電極の積層数は特に制限されず、例えば、１５０層以上であることができる。

特に、上記のように、上記複数の第１及び第２内部電極１２１、１２２のうち３個以上が一つのブロックＢを形成し、上記ブロックＢを繰り返し積層することで、上記複数の第１及び第２内部電極１２１、１２２のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．７６≦Ｔ２／Ｔ１≦０．９７を満たすことができる。

一般的には、積層セラミックキャパシタの積層数が増加するに伴って、セラミック本体の幅方向における電極形成部と電極非形成部であるマージン部の間で段差が増加するという問題がある。

上記段差によって、上記セラミック本体の切断時に剥離不良が生じることがあり、これにより深刻な信頼性不良の問題が発生することがある。

本発明の一実施形態によると、上記複数の第１及び第２内部電極１２１、１２２のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．７６≦Ｔ２／Ｔ１≦０．９７を満たすように調節することで、セラミック本体の幅方向における電極形成部と電極非形成部であるマージン部の間の段差を減少させることができる。

これにより、上記セラミック本体の切断時における剥離不良の問題を改善することができ、信頼性に優れた積層セラミックキャパシタを具現することができる。

図３を参照すると、上記複数の第１及び第２内部電極１２１、１２２のうち上部及び下部の最外側の内部電極間の最長距離Ｔ１は、セラミック本体１１０の内部に積層されている複数の第１及び第２内部電極１２１、１２２のうち最外側の内部電極間の厚さ方向の最長距離と定義することができる。

上記複数の第１及び第２内部電極１２１、１２２のそれぞれは、上記セラミック本体１１０の厚さ方向に曲がる形状で存在し、この場合、上記複数の第１及び第２内部電極１２１、１２２のうち最外側の内部電極の間には、上記セラミック本体１１０の厚さ方向に最長距離と最短距離が存在することができる。

本発明の一実施形態によると、上記Ｔ１は、セラミック本体１１０の内部に積層されている複数の第１及び第２内部電極１２１、１２２のうち最外側の内部電極間の厚さ方向の最長距離と定義することができる。

一方、上記複数の第１及び第２内部電極１２１、１２２は、上記セラミック本体１１０の厚さ方向に曲がる形状で存在するため、上記上部及び下部の最外側の内部電極のそれぞれは、上記セラミック本体１１０の厚さ方向に最高点及び最低点を有することができる。

本発明の一実施形態によると、上記上部及び下部の最外側の内部電極において、上記セラミック本体１１０の厚さ方向の最低点間の間隔をＴ２と定義することができる。

上記０．７６≦Ｔ２／Ｔ１≦０．９７を満たすように調節する方法は、後述する本発明の他の実施形態による積層セラミックキャパシタの製造方法においてさらに詳しく説明する。積層セラミックキャパシタの作製過程において、複数のブロック積層体を形成し、上記ブロック積層体を積層することで具現することができる。

上記ブロック積層体は、複数の第１及び第２内部電極１２１、１２２のうち３個以上を一つのブロックＢとするのと同様に、幅の異なる第１及び第２内部電極パターンが形成された複数のセラミックグリーンシートのうち３個以上を積層して形成することができる。

これにより、本発明の一実施形態による積層セラミックキャパシタは、０．７６≦Ｔ２／Ｔ１≦０．９７を満たすことができ、層間剥離不良を防止することができ、信頼性を向上させることができる。

上記Ｔ２／Ｔ１の値が０．７６未満の場合には、上記複数の第１及び第２内部電極１２１、１２２のうち上部及び下部の最外側の内部電極間の最長距離Ｔ１と最短距離Ｔ２の差が大きくなり、剥離不良などの信頼性に問題が生じることがある。

上記Ｔ２／Ｔ１の値が０．９７を超える場合には、上記複数の第１及び第２内部電極１２１、１２２のうち上部及び下部の最外側の内部電極間の最長距離Ｔ１と最短距離Ｔ２の差が殆どなくて、剥離不良などの信頼性に問題が生じることがある。

特に、本発明の一実施形態によると、上記複数の第１及び第２内部電極１２１、１２２のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．８５≦Ｔ２／Ｔ１≦０．９０を満たす場合、信頼性により優れることができる。

図６は、本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。

図６を参照すると、本発明の他の実施形態による積層セラミック電子部品の製造方法は、セラミック粉末を含むスラリーを利用して複数のセラミックグリーンシートを設ける段階と、上記複数のセラミックグリーンシート上に金属粉末を含む導電性ペーストを利用し、幅の異なる第１及び第２内部電極パターンをそれぞれ形成する段階と、上記複数のセラミックグリーンシートのうち３個以上を積層して複数のブロック積層体を形成する段階と、上記複数のブロック積層体を積層して焼成し、複数の第１及び第２内部電極を含むセラミック本体を形成する段階とを含み、上記セラミック本体内の上記複数の第１及び第２内部電極のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．７６≦Ｔ２／Ｔ１≦０．９７を満たすことができる。

以下、上記積層セラミック電子部品の製造方法について、上述した本発明の一実施形態による積層セラミック電子部品の特徴を除き、特に、積層セラミックキャパシタで説明する。

本発明の一実施形態による積層セラミックキャパシタの製造方法は、まず、セラミック粉末を含むスラリーを利用して複数のセラミックグリーンシートを設けることができる。

上記セラミック粉末は特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ_３）粉末であることができる。

次に、上記複数のセラミックグリーンシート上に金属粉末を含む導電性ペーストを利用し、幅の異なる第１及び第２内部電極パターンをそれぞれ形成することができる。

上記金属粉末は、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群より選ばれる一つ以上を含むことができる。

次に、上記複数のセラミックグリーンシートのうち３個以上を積層して複数のブロック積層体を形成することができる。

上記複数のブロック積層体を構成する複数のセラミックグリーンシート上に形成された第１及び第２内部電極パターンの幅は、互いに異なることができる。

また、上記複数のブロック積層体のそれぞれは、内部の第１及び第２内部電極パターンが同じ形状で配置されることができる。

即ち、上記複数のブロック積層体が３個のセラミックグリーンシートを積層して形成される場合、第１内部電極、第２内部電極及び第１内部電極が順に積層され、この場合、第２内部電極の幅が上下に積層された第１内部電極の幅より大きくてよい。

一方、これに制限されないが、上記複数のブロック積層体を形成する段階後に、上記複数のブロック積層体を圧着する段階をさらに含むことができる。

上記複数のブロック積層体のそれぞれを圧着してから上記複数のブロック積層体を積層することで、上記セラミック本体内の上記複数の第１及び第２内部電極のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．７６≦Ｔ２／Ｔ１≦０．９７を満たすことができる。

即ち、セラミック本体内の複数の第１及び第２内部電極を全て積層して圧着及び焼成することより、上記のように幅の異なる第１及び第２内部電極パターンが形成されたセラミックグリーンシートを３個以上で分けてブロック積層体を形成し圧着する場合、段差問題を解消することができる。

次に、上記複数のブロック積層体を積層して焼成し、複数の第１及び第２内部電極を含むセラミック本体を形成することができる。

上記工程によりセラミック本体を形成することができ、この場合、上記複数の第１及び第２内部電極の積層数は１５０層以上であることができるが、これに制限されない。

以下、実施例を挙げて本発明をさらに詳しく説明するが、本発明はこれにより制限されない。

本実施例による積層セラミックキャパシタは、下記のような段階で作製された。

まず、平均粒径が０．１μｍであるチタン酸バリウム（ＢａＴｉＯ_３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥し、１．０５μｍ及び０．９５μｍの厚さに製造された複数個のセラミックグリーンシートを用意し、これにより誘電体層を形成する。

次に、粒子の平均大きさが０．１から０．２μｍであるニッケル粉末を含む内部電極用導電性ペーストを用意した。

上記内部電極用導電性ペーストには、ニッケル粉末とは別途にチタン酸バリウム（ＢａＴｉＯ_３）粉末をさらに添加して製作した。

上記セラミックグリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法で塗布するが、幅が異なるように形成した後、３個以上のセラミックグリーンシートを積層して複数のブロック積層体を形成した。

次に、上記複数のブロック積層体を積層し、第１及び第２内部電極の積層数を３００層に作製し、上記ブロック積層体内の第１及び第２内部電極の総層数は１０層に作製した。

その後、圧着及び切断して０６０３サイズのチップを作り、上記チップをＨ_２０．１％以下の還元雰囲気の温度１０５０〜１２００℃で焼成した。

次に、外部電極の形成及びメッキなどの工程を行って積層セラミックキャパシタを作製した。

比較例は、一般的な積層セラミックキャパシタの製造工程で製造した。

上記実施例及び比較例に対して剥離試験を施した結果、本発明の一実施形態により作製された実施例は、１００個の試料全部で剥離不良が発生しなかったが、比較例は、１００個のうち３８個の試料で剥離不良の問題が発生した。

本発明は上述した実施形態及び添付の図面により限定されず、添付の請求の範囲により限定される。従って、請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能で、これも本発明の範囲に属する。

１００ 積層セラミックキャパシタ
１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 内部電極
１３１、１３２ 外部電極
Ｂ ブロック

Claims (10)

1. 複数の誘電体層を含むセラミック本体と、
   前記セラミック本体内に前記誘電体層を介して対向するように配置され、幅の異なる複数の第１及び第２内部電極と、を含み、
   前記複数の第１及び第２内部電極のうち３個以上が一つのブロックを形成し、前記ブロックが繰り返し積層されることを特徴とし、各ブロックを形成する前記第１及び第２内部電極の幅は最外側から内部に向かって増加して減少し、互いに隣接するブロックの境界では同一幅の内部電極が隣接しており、前記ブロックの個数は５個以上であり、前記複数の第１及び第２内部電極のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．７６≦Ｔ２／Ｔ１≦０．９７を満たす積層セラミック電子部品。
2. 前記複数の第１及び第２内部電極のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．８５≦Ｔ２／Ｔ１≦０．９０を満たす、請求項１に記載の積層セラミック電子部品。
3. 前記複数の第１及び第２内部電極の積層数は１５０層以上である、請求項１に記載の積層セラミック電子部品。
4. 前記内部電極はパラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群より選ばれる一つ以上の金属を含む、請求項１に記載の積層セラミック電子部品。
5. セラミック粉末を含むスラリーを利用して複数のセラミックグリーンシートを設ける段階と、
   前記複数のセラミックグリーンシート上に金属粉末を含む導電性ペーストを利用し、幅の異なる第１及び第２内部電極パターンをそれぞれ形成する段階と、
   前記複数のセラミックグリーンシートのうち３個以上を積層して複数のブロック積層体を形成する段階と、
   前記複数のブロック積層体を積層して焼成し、複数の第１及び第２内部電極を含むセラミック本体を形成する段階と、を含み、
   各ブロックを形成する前記第１及び第２内部電極の幅は最外側から内部に向かって増加して減少し、互いに隣接するブロックの境界では同一幅の内部電極が隣接しており、前記ブロックの個数は５個以上であり、前記セラミック本体内の前記複数の第１及び第２内部電極のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．７６≦Ｔ２／Ｔ１≦０．９７を満たす、積層セラミック電子部品の製造方法。
6. 前記複数のブロック積層体を形成する段階後に、前記ブロック積層体を圧着する段階をさらに含む、請求項５に記載の積層セラミック電子部品の製造方法。
7. 前記複数のブロック積層体のそれぞれは、内部の第１及び第２内部電極パターンが同じ形状で配置される、請求項５に記載の積層セラミック電子部品の製造方法。
   品の製造方法。
8. 前記複数の第１及び第２内部電極のうち上部及び下部の最外側の内部電極間の最長距離をＴ１、最短距離をＴ２とするとき、０．８５≦Ｔ２／Ｔ１≦０．９０を満たす、請求項５に記載の積層セラミック電子部品の製造方法。
9. 前記複数の第１及び第２内部電極の積層数は１５０層以上である、請求項５に記載の積層セラミック電子部品の製造方法。
10. 前記金属粉末はパラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群より選ばれる一つ以上を含む、請求項５に記載の積層セラミック電子部品の製造方法。

Images