JP2013115422A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】信頼性に優れた大容量の積層セラミック電子部品に関する。
【解決手段】本発明は、平均厚さが０．６μｍ以下の誘電体層を含むセラミック本体と、上記セラミック本体内に上記誘電体層を介して対向するように配置される第１及び第２内部電極と、を含み、上記セラミック本体は、静電容量の形成に寄与する容量形成部と上記容量形成部の上下面のうち少なくとも一面に提供される容量非形成部とを含み、上記容量形成部を上記セラミック本体の厚さ方向に２ｎ＋１個（ｎは１以上）の領域に分ける際、上記容量形成部の誘電体層の厚さが中央部から上部及び下部に行くほど薄くなる積層セラミック電子部品を提供する。静電容量の大容量化を具現すると共に、内部電極層の連結性を向上させることで、加速寿命の延長、耐電圧特性及び信頼性に優れた大容量の積層セラミック電子部品を具現することができる。
【選択図】図２

Description

本発明は、信頼性に優れた大容量の積層セラミック電子部品に関する。

最近、電子製品の小型化の趨勢に伴い、積層セラミック電子部品も小型化及び大容量化が求められている。

それにより、誘電体及び内部電極の薄膜化、多層化が多様な方法で試されており、近来では、誘電体層の厚さは薄くなって積層数が増加した積層セラミック電子部品が製造されている。

このような大容量化を具現するため、誘電体層及び内部電極層の厚さが薄くなるほど、内部電極層の厚さが不均一になり、連続的に維持されながら連結されず、部分的に切れて連結性が低下する。

また、電極が切れることにより、誘電体層の平均厚さは同一であるものの、部分的に厚くなったり、または薄くなる部分が発生して、誘電体層が薄くなった部分で絶縁特性が低下して信頼性が低下する問題点があった。

なお、上記大容量化を具現するため、積層数が多くなって内部電極の数も増加するようになり、積層体の焼成時に位置別に残留する炭素量の差異及び誘電体層の焼結性差異によって内部電極の連結性が位置別に異なるようになって信頼性が低下する問題もある。

本発明は、信頼性に優れた大容量の積層セラミック電子部品に関する。

本発明の一実施形態は、平均厚さが０．６μｍ以下の誘電体層を含むセラミック本体と、上記セラミック本体内に上記誘電体層を介して対向するように配置される第１及び第２内部電極と、を含み、上記セラミック本体は、静電容量の形成に寄与する容量形成部と上記容量形成部の上下面のうち少なくとも一面に提供される容量非形成部とを含み、上記容量形成部を上記セラミック本体の厚さ方向に２ｎ＋１個（但し、ｎは１以上である）の領域に分ける際、上記容量形成部の誘電体層の厚さが中央部から上部及び下部に行くほど薄くなる積層セラミック電子部品を提供する。

上記上部及び下部領域の厚さは、上記セラミック本体の厚さ方向に上記容量形成部の全体厚さに対して１から２０％を満たすことができる。

上記容量形成部を三つの領域に分ける際、上記中央部の厚さは、上記上部及び下部の厚さに比べて１から２０％さらに厚くなることができる。

上記第１及び第２内部電極の平均厚さは、０．６μｍ以下であることができる。

また、上記第１または第２内部電極の連結性は、９０％以上であることができる。

本発明の他の実施形態は、セラミック粉末を含むスラリーを用いてセラミックグリーンシートを用意する段階と、導電性金属ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成する段階と、上記セラミックグリーンシートを積層焼結し、誘電体層と上記誘電体層を介して対向するように配置される第１及び第２内部電極とを含むセラミック本体を形成する段階と、を含み、上記セラミック本体は、静電容量の形成に寄与する容量形成部と上記容量形成部の上下面のうち少なくとも一面に提供される容量非形成部とを含み、上記容量形成部を上記セラミック本体の厚さ方向に２ｎ＋１個（但し、ｎは１以上である）の領域に分ける際、上記容量形成部の誘電体層の厚さが中央部から上部及び下部に行くほど薄くなる積層セラミック電子部品の製造方法を提供する。

上記上部及び下部領域の厚さは、上記セラミック本体の厚さ方向に上記容量形成部の全体厚さに対して１から２０％を満たすことができる。

上記容量形成部を三つの領域に分ける際、上記中央部の厚さは、上記上部及び下部の厚さに比べて１から２０％さらに厚くなることができる。

上記第１及び第２内部電極の平均厚さは、０．６μｍ以下であることができる。

また、上記第１または第２内部電極の連結性は、９０％以上であることができる。

上記セラミックグリーンシートの積層数は、４００層以上であることができる。

上記導電性金属ペーストは、金属粉末４０から５０重量部を含むことができ、上記金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）及びパラジウム−銀（Ｐｄ−Ａｇ）の合金からなる群より選択された一つ以上であることができる。

本発明によると、静電容量の大容量化を具現すると共に、内部電極層の連結性を向上させることで、加速寿命の延長、耐電圧特性及び信頼性に優れた大容量の積層セラミック電子部品を具現することが可能である。

本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。 図１のＢ−Ｂ’線に沿った断面図及び内部電極層の連結性を示す拡大図である。 誘電体層の領域別厚さを示す図１のＢ−Ｂ’に沿った概略断面図である。 本発明の他の実施形態による積層セラミックキャパシタを示す製造工程図である。

本発明の実施形態は、他の多様な形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面上における要素の形状及びサイズ等は、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同一要素である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。

図１は本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。

図２は図１のＢ−Ｂ’線に沿った断面図及び内部電極層の連結性を示す拡大図である。

図３は誘電体層の領域別厚さを示す図１のＢ−Ｂ’に沿った概略断面図である。

図１から図３を参照すると、本発明の一実施形態による積層セラミック電子部品は、平均厚さが０．６μｍ以下の誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内に上記誘電体層１を介して対向するように配置される第１及び第２内部電極２１、２２と、を含み、上記セラミック本体１０は、静電容量の形成に寄与する容量形成部Ｓと上記容量形成部Ｓの上下面のうち少なくとも一面に提供される容量非形成部ｃ、ｃ’とを含み、上記容量形成部Ｓを上記セラミック本体１０の厚さ方向に２ｎ＋１個（但し、ｎは１以上である）の領域に分ける際、上記容量形成部Ｓの誘電体層１の厚さが中央部ａから上部ｂ及び下部ｂ’に行くほど薄くなることができる。

以下では、本発明の一実施形態による積層セラミック電子部品、特に、積層セラミックキャパシタを例に挙げて説明するが、それに制限されるものではない。

上記セラミック本体１０の形状は、特に制限されないが、例えば、直方体状であることができる。

また、本実施形態の積層セラミックキャパシタにおいて、「長さ方向」は図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」は誘電体層を積み重ねる方向、即ち、「積層方向」と同一概念に用いることができる。

本発明の一実施形態による積層セラミックキャパシタは、平均厚さが０．６μｍ以下の誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内に形成された第１及び第２内部電極２１、２２と、を含むことができる。

上記第１及び第２内部電極２１、２２は、特に制限されないが、例えば、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）の合金等の貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つ以上の物質からなる導電性ペーストを用いて形成されることができる。

静電容量を形成するため、第１及び第２外部電極３１、３２が上記セラミック本体１０の外側に形成されることができ、上記第１及び第２内部電極２１、２２と電気的に連結されることができる。

上記第１及び第２外部電極３１、３２は、内部電極と同一材質の導電性物質で形成されることができるが、それに制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）等で形成されることができる。

上記第１及び第２外部電極３１、３２は、上記金属粉末にガラスフリットを添加して用意された導電性ペーストを塗布及び焼成することで、形成されることができる。

本発明の一実施形態によると、上記誘電体層１の平均厚さは、０．６μｍ以下であることができる。

本発明の一実施形態において、上記誘電体層１の厚さとは、内部電極２１、２２の間に配置される誘電体層１の平均厚さを意味することができる。

上記誘電体層１の平均厚さは、図２のように、セラミック本体１０の長さ方向の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。

例えば、図２のように、セラミック本体１０の幅Ｗ方向の中央部から切断した長さ及び厚さ方向（Ｌ−Ｔ）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出された任意の誘電体層に対し、長さ方向に等間隔である３０個の地点でその厚さを測定し、平均値を測定することができる。

上記等間隔である３０個の地点は、第１及び第２内部電極２１、２２が重畳される領域を意味する容量形成部から測定されることができる。

また、このような平均値測定を１０個以上の誘電体層に拡張して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。

本発明の一実施形態によると、上記セラミック本体１０は、静電容量の形成に寄与する容量形成部Ｓと、上記容量形成部Ｓの上下面のうち少なくとも一面に提供される容量非形成部ｃ、ｃ’と、を含むことができる。

上記容量形成部Ｓを上記セラミック本体１０の厚さ方向に２ｎ＋１個（但し、ｎは１以上である）の領域に分ける際、上記容量形成部Ｓの誘電体層１の厚さが中央部から上部ｂ及び下部ｂ’に行くほど薄くなるようにすることで、内部電極の連結性を高めて耐電圧特性及び信頼性に優れた積層セラミック電子部品を具現することができる。

即ち、上記誘電体層１の平均厚さが０．６μｍ以下の場合には、上記第１及び第２内部電極２１、２２の連結性が低下することがあるが、本発明の一実施形態によると、上記容量形成部Ｓの誘電体層１の厚さが中央部から上部ｂ及び下部ｂ’に行くほど薄くなるようにすることで、内部電極の連結性を高めることができる。

また、上記誘電体層１の平均厚さが０．６μｍ以下の場合には、電極が切れることにより、誘電体層の平均厚さは同一であるものの、部分的に厚くなったり、または薄くなる部分が発生して、誘電体層が薄くなった部分で絶縁特性が低下して信頼性が低下することがあるが、本発明の一実施形態によると、内部電極の連結性を高めることで、絶縁特性を向上させることができる。

なお、上記誘電体層１の平均厚さが０．６μｍを超える場合には、誘電体層の平均厚さが厚いため、上記のような絶縁特性及び信頼性に問題がない可能性がある。

従って、本発明の一実施形態によると、誘電体層１の平均厚さが０．６μｍ以下の場合、上記容量形成部Ｓの誘電体層１の厚さが中央部から上部ｂ及び下部ｂ’に行くほど薄くなるようにすることで、内部電極の連結性を高めて耐電圧特性及び信頼性に優れた積層セラミック電子部品を具現することができる。

上記上部ｂ及び下部ｂ’領域の厚さは、特に制限されないが、例えば、上記セラミック本体の厚さ方向に上記容量形成部の全体厚さに対して１から２０％を満たすことができる。

上記上部及び下部領域の厚さを上記容量形成部の全体厚さに対して１から２０％を満たすようにすることで、内部電極の連結性を高めて耐電圧特性及び信頼性に優れた積層セラミック電子部品を具現することができる。

上記上部及び下部領域の厚さが上記容量形成部の全体厚さに対して１％未満の場合には、上記容量形成部の誘電体層の厚さが殆ど一定しているため、内部電極の連結性を高めることができないことから、耐電圧特性及び信頼性向上の効果がない可能性がある。

上記上部及び下部領域の厚さが上記容量形成部の全体厚さに対して２０％を超える場合には、上記容量形成部の誘電体層間の厚さ偏差が増加するため、静電容量の形成に問題がある可能性がある。

上記容量形成部Ｓを上記セラミック本体１０の厚さ方向に２ｎ＋１個の領域に分ける際、ｎの値は１以上であれば、特に制限されず、例えば、ｎは１であることができる。

この場合、上記容量形成部Ｓは、上記セラミック本体１０の厚さ方向に三つの領域に分けられ、上記中央部ａの厚さは、特に制限されないが、上記上部ｂ及び下部ｂ’の厚さに比べて１から２０％さらに厚いことができる。

上記中央部ａの厚さを上記上部ｂ及び下部ｂ’の厚さに比べて１から２０％さらに厚く製造することで、内部電極の連結性を高めて耐電圧特性及び信頼性に優れた積層セラミック電子部品を具現することができる。

上記中央部の厚さが上記上部及び下部の厚さに対して１％未満の場合には、上記容量形成部の誘電体層の厚さが殆ど一定しているため、内部電極の連結性を高めることができないことから、耐電圧特性及び信頼性向上の効果がない可能性がある。

上記中央部の厚さが上記上部及び下部の厚さに対して２０％を超える場合には、上記容量形成部の誘電体層間の厚さ偏差が増加するため、静電容量の形成に問題がある可能性がある。

上記第１及び第２内部電極２１、２２の焼成後の平均厚さは、静電容量を形成することができるのであれば、特に制限されず、例えば、０．６μｍ以下であることができる。

図２を参照すると、本発明の一実施形態による積層セラミック電子部品において、上記第１または第２内部電極２１、２２の連結性は、９０％以上であることができる。

上記内部電極の連結性とは、上記第１または第２内部電極２１、２２の全体電極の長さに対する実際に電極が形成された部分の長さの比率と定義されることができる。

例えば、上記内部電極の連結性は、図２のように、積層セラミック本体１０の長さ方向に断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。

具体的には、図２のように、積層セラミック本体１０の幅方向Ｗの中央部から切断した長さ及び厚さ方向Ｌ−Ｔの断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の内部電極層に対し、内部電極断面の全体長さに対する実際に内部電極が形成された部分の総長さを測定して求めることができる。

上記内部電極層の連結性は、第１及び第２内部電極２１、２２が重畳される領域を意味する容量形成部Ｓから測定されることができる。

また、このような内部電極層の連結性測定を上記長さ及び厚さ方向Ｌ−Ｔ断面中央部の１０個以上の内部電極層に拡張して平均値を測定すると、内部電極層の連結性をさらに一般化することができる。

具体的には、図２に示されたように、第１または第２内部電極２１、２２のいずれか一つの地点で測定された全体の電極長さをＡ、実際に電極が形成された部分の長さをｃ１、ｃ２、ｃ３、・・・、ｃｎに規定すると、上記内部電極の連結性は、ｃ１＋ｃ２＋ｃ３＋・・・＋ｃｎ／Ａで示すことができる。

図２では実際に電極が形成された部分をｃ１、ｃ２、ｃ３及びｃ４で示したが、実際に電極が形成された部分の数は、特に制限されない。

また、上記内部電極の連結性は、内部電極が実際に形成された部分の比率を意味するもので、上記任意の一地点における内部電極の全体面積に対する実際に内部電極が形成された面積の比率と定義されることができる。

内部電極２１、２２の連結性ｃ１＋ｃ２＋ｃ３＋ｃ４／Ａは、後述する方法等によって多様に具現されることができ、本発明の一実施形態による積層セラミック電子部品の内部電極２１、２２の連結性ｃ１＋ｃ２＋ｃ３＋ｃ４／Ａは、９０％以上である。

また、上記内部電極２１、２２が切れた部分４は、気孔またはセラミックであることができる。

内部電極２１、２２の連結性ｃ１＋ｃ２＋ｃ３＋ｃ４／Ａを９０％以上で具現するための方法としては、内部電極を形成する導電性ペーストにおける金属パウダーの粒子サイズを変化させたり、添加する有機物及びセラミックの量を調節する方法等がある。

また、焼成工程において昇温速度及び焼成雰囲気を調節して電極連結性を制御することも可能である。

本発明の一実施形態によると、上記内部電極層の連結性を具現するために、上記容量形成部の誘電体層の厚さを上記セラミック本体の厚さ方向に差がつくように形成する方法を用いることができる。

本発明の一実施形態によると、上記第１及び第２内部電極２１、２２の連結性ｃ１＋ｃ２＋ｃ３＋ｃ４／Ａを９０％以上具現することで、静電容量が増加し、信頼性に優れた大容量の積層セラミックキャパシタの製造が可能である。

図４は、本発明の他の実施形態による積層セラミックキャパシタを示す製造工程図である。

図４を参照すると、本発明の他の実施形態による積層セラミック電子部品の製造方法は、セラミック粉末を含むスラリーを用いてセラミックグリーンシートを用意する段階と、導電性金属ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成する段階と、上記セラミックグリーンシートを積層焼結し、誘電体層と上記誘電体層を介して対向するように配置される第１及び第２内部電極とを含むセラミック本体を形成する段階と、を含み、上記セラミック本体は、静電容量の形成に寄与する容量形成部と上記容量形成部の上下面のうち少なくとも一面に提供される容量非形成部とを含み、上記容量形成部を上記セラミック本体の厚さ方向に２ｎ＋１個（但し、ｎは１以上である）の領域に分ける際、上記容量形成部の誘電体層の厚さが中央部から上部及び下部に行くほど薄くなることができる。

上記上部及び下部領域の厚さは、上記セラミック本体の厚さ方向に上記容量形成部の全体厚さに対して１から２０％を満たすことができる。

上記容量形成部を三つの領域に分ける際、上記中央部の厚さは、上記上部及び下部の厚さに比べて１から２０％さらに厚いことができる。

上記第１及び第２内部電極の平均厚さは、０．６μｍ以下であることができ、上記第１または第２内部電極の連結性は、９０％以上であることができる。

上記セラミックグリーンシートの積層数は、特に制限されないが、大容量の積層セラミック電子部品を製造するためには、例えば、４００層以上であることができる。

上記積層数が４００層未満の場合には、誘電体層及び内部電極層の厚さが厚くて内部電極の連結性及び耐電圧特性の問題が発生しない。

即ち、上記積層数が４００層以上の場合のみに誘電体層の厚さが薄くなって内部電極の連結性が問題になり、それにより、耐電圧特性が低下する問題が発生することがあるが、本発明の一実施形態によると、誘電体層の厚さを領域別に差がつくように形成することで、内部電極の連結性及び耐電圧特性を向上させることができる。

上記導電性金属ペーストは、特に制限されないが、例えば、金属粉末４０から５０重量部を含むことができ、上記金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）及びパラジウム−銀（Ｐｄ−Ａｇ）の合金からなる群より選択された一つ以上であることができる。

上記の実施形態による積層セラミック電子部品の製造方法は、上記容量形成部を上記セラミック本体の厚さ方向に２ｎ＋１個（但し、ｎは１以上である）の領域に分ける際、上記容量形成部の誘電体層の厚さが中央部から上部及び下部に行くほど薄くなるように製造されたことを除いては、一般的な方法と同一である。

上記製造方法によって製造された積層セラミック電子部品は、内部電極の連結性が高まるため、耐電圧特性及び信頼性に優れた積層セラミック電子部品を具現することができる。

以下では、実施例を例に挙げて本発明についてより詳細に説明するが、本発明がそれによって制限されるものではない。

本実施例は、０．６μｍ以下の平均厚さを有する誘電体層１を適用した積層セラミックキャパシタに対し、上記容量形成部Ｓを上記セラミック本体１０の厚さ方向に三つの領域に分け、各領域別誘電体層の厚さによる信頼性向上の有無を実験するために行われた。

本実施例による積層セラミックキャパシタは、下記のような段階で製作された。

まず、平均粒径が０．１μｍであるチタン酸バリウム（ＢａＴｉＯ_３）等のパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して１．０５μｍ及び０．９５μｍの厚さで製造された複数のセラミックグリーンシートを用意する。それにより、誘電体層１が形成されるようになる。

次いで、ニッケル粒子の平均サイズが０．１から０．２μｍで、４０から５０重量部のニッケル粉末を含む内部電極用導電性ペーストを用意した。

上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法によって塗布して内部電極を形成した後、４００から５００層積層して積層体を製作した。

その後、圧着及び切断して１００５規格サイズ（Ｓｉｚｅ）のチップを製造し、上記チップをＨ_２０．１％以下の還元雰囲気で、温度１０５０〜１２００℃で焼成した。

次に、外部電極の形成及びめっき等の工程を経て積層セラミックキャパシタとして製作した。

上記積層セラミックキャパシタの試料は、上記容量形成部を上記セラミック本体の厚さ方向に三つの領域に分ける際、中央部の厚さが上部及び下部より厚く製作されており、積層セラミックキャパシタの断面を観察した結果、内部電極の平均厚さは０．６μｍの水準で、誘電体層の平均厚さは０．３〜０．８μｍで具現された。

比較例は、誘電体層の厚さを一定に製作することを除いては、上記実施例による方法と同一に製作された。

また、内部電極の連結性は、積層セラミック本体１０の幅方向Ｗの中央部から切断した長さ及び厚さ方向Ｌ−Ｔの断面に対し、容量形成部から測定した。上記内部電極の連結性を測定するため、上記内部電極１０個を任意に抽出して走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから内部電極断面の全体長さに対する実際に内部電極が形成された部分の総長さを測定した。

下記表１は、誘電体層の厚さによる内部電極の連結性、静電容量、耐電圧及び高温加速寿命の故障率を比較した表である。

上記表１を参照すると、比較例は、容量形成部ｂ、ａ、ｂ’の誘電体層の平均厚さが０．６μｍと同一の場合で、内部電極の連結性が中央部において８０％であり、耐電圧は３８Ｖと低く、高温加速寿命の故障率も１８と高いことから、問題があることが確認される。

その反面、実施例１及び２は、それぞれ容量形成部ｂ、ａ、ｂ’の誘電体層で中央部の厚さを０．６、０．７μｍに調節し、上部及び下部誘電体層の平均厚さを０．５μｍに調節した場合で、内部電極の連結性、耐電圧特性及び高温加速寿命の実験で優れた効果があることが分かる。

従って、本発明の一実施形態による積層セラミック電子部品は、内部電極の連結性、耐電圧特性及び高温加速寿命の実験において優れた結果が示され、信頼性向上に効果があることが分かる。

本発明は、上述した実施形態及び添付の図面により限定されず、添付の請求の範囲により限定される。従って、請求の範囲に記載された本発明の技術的思想を外れない範囲内で当技術分野における通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。

１ 誘電体層
１０ セラミック本体
２１、２２ 第１及び第２内部電極
３１、３２ 第１及び第２外部電極
４ 気孔またはセラミック
Ａ 内部電極断面の全体長さ（または全体面積）
ｃ１＋ｃ２＋ｃ３＋ｃ４ 内部電極層が実際に形成された断面の総長さ（または形成された面積）
Ｓ 容量形成部
ａ 容量形成部の中央部領域
ｂ、ｂ’ 容量形成部の上部及び下部領域
ｃ、ｃ’ 容量非形成部

Claims (13)

1. 平均厚さが０．６μｍ以下の誘電体層を含むセラミック本体と、前記セラミック本体内に前記誘電体層を介して対向するように配置される第１及び第２内部電極と、を含み、
   前記セラミック本体は、静電容量の形成に寄与する容量形成部と前記容量形成部の上下面のうち少なくとも一面に提供される容量非形成部とを含み、前記容量形成部を前記セラミック本体の厚さ方向に２ｎ＋１個（但し、ｎは１以上である）の領域に分ける際、前記容量形成部の誘電体層の厚さが中央部から上部及び下部に行くほど薄くなる、積層セラミック電子部品。
2. 前記上部及び下部領域の厚さは、前記セラミック本体の厚さ方向に前記容量形成部の全体厚さに対して１から２０％を満たす、請求項１に記載の積層セラミック電子部品。
3. 前記容量形成部を三つの領域に分ける際、前記中央部の厚さは、前記上部及び下部の厚さに比べて１から２０％さらに厚い、請求項１に記載の積層セラミック電子部品。
4. 前記第１及び第２内部電極の平均厚さは、０．６μｍ以下である、請求項１に記載の積層セラミック電子部品。
5. 前記第１または第２内部電極の連結性は、９０％以上である、請求項１に記載の積層セラミック電子部品。
6. セラミック粉末を含むスラリーを用いてセラミックグリーンシートを用意する段階と、
   導電性金属ペーストを用いて前記セラミックグリーンシート上に内部電極パターンを形成する段階と、
   前記セラミックグリーンシートを積層焼結し、誘電体層と前記誘電体層を介して対向するように配置される第１及び第２内部電極とを含むセラミック本体を形成する段階と、を含み、
   前記セラミック本体は、静電容量の形成に寄与する容量形成部と前記容量形成部の上下面のうち少なくとも一面に提供される容量非形成部とを含み、前記容量形成部を前記セラミック本体の厚さ方向に２ｎ＋１個（但し、ｎは１以上である）の領域に分ける際、前記容量形成部の誘電体層の厚さが中央部から上部及び下部に行くほど薄くなる、積層セラミック電子部品の製造方法。
7. 前記上部及び下部領域の厚さは、前記セラミック本体の厚さ方向に前記容量形成部の全体厚さに対して１から２０％を満たす、請求項６に記載の積層セラミック電子部品の製造方法。
8. 前記容量形成部を三つの領域に分ける際、前記中央部の厚さは、前記上部及び下部の厚さに比べて１から２０％さらに厚い、請求項６に記載の積層セラミック電子部品の製造方法。
9. 前記第１及び第２内部電極の平均厚さは、０．６μｍ以下である、請求項６に記載の積層セラミック電子部品の製造方法。
10. 前記第１または第２内部電極の連結性は、９０％以上である、請求項６に記載の積層セラミック電子部品の製造方法。
11. 前記セラミックグリーンシートの積層数は、４００層以上である、請求項６に記載の積層セラミック電子部品の製造方法。
12. 前記導電性金属ペーストは、金属粉末４０から５０重量部を含む、請求項６に記載の積層セラミック電子部品の製造方法。
13. 前記金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）及びパラジウム−銀（Ｐｄ−Ａｇ）の合金からなる群より選択された一つ以上である、請求項６に記載の積層セラミック電子部品の製造方法。

Images