CN208273381U - 电路基板 - Google Patents

电路基板 Download PDF

Info

Publication number
CN208273381U
CN208273381U CN201790000429.8U CN201790000429U CN208273381U CN 208273381 U CN208273381 U CN 208273381U CN 201790000429 U CN201790000429 U CN 201790000429U CN 208273381 U CN208273381 U CN 208273381U
Authority
CN
China
Prior art keywords
conductor
supplementary insulation
insulating properties
insulation substrate
properties base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201790000429.8U
Other languages
English (en)
Inventor
伊藤慎悟
用水邦明
植木纪行
寄本润平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN208273381U publication Critical patent/CN208273381U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本实用新型涉及一种电路基板。电路基板(10)具备包含多个绝缘性基材(101‑108)、第1辅助绝缘性基材(111)、及第2辅助绝缘性基材(112)的层叠体(100)。在多个绝缘性基材(101‑108)分别形成多个线圈用导体(201‑208)。第1辅助绝缘性基材(111)及第2辅助绝缘性基材(112)分别设置有孔(611、621)。在层叠方向上观察的情况下,多个元件用导体(201‑208)具有重复区域。在层叠方向上观察的情况下,重复区域位于孔(611、621)内。第1辅助绝缘性基材(111)被配置于层叠体(100)中的第1主面(11)侧的1/3的第1区域内。第2辅助绝缘性基材(112)被配置于层叠体(100)中的第2主面(12)侧的1/3的第2区域内。

Description

电路基板
技术领域
本实用新型涉及将多个绝缘性树脂基材层叠而成的电路基板。
背景技术
在专利文献1中记载有包含层叠体的层叠电感器。层叠体具备多个生片和多个辅助生片。在多个生片分别形成有导体图案。在多个辅助生片并未分别形成线状的导体图案。多个辅助生片分别具有孔部。多个辅助生片的孔部相对于与这些孔部对应的多个生片的各个线状的导体图案独立地设置。
层叠体是通过将多个生片与多个辅助生片以给定的顺序层叠而形成的。此时,在俯视层叠体的情况下(在多个生片与多个辅助生片的层叠方向观察),多个孔部与各个孔部所对应的多个线状的导体图案重叠。由此,缓和层叠体中的具有线状的导体图案的部分和不具有线状的导体图案的部分的阶差,抑制多个线状的导体图案的位置偏离。
在先技术文献
专利文献
专利文献1:JP特开2008-166385号公报
发明内容
-实用新型所要解决的技术问题-
然而,在专利文献1所述的结构中,在将多个生片与多个辅助生片层叠时,在俯视情况下必须使多个线状的导体图案和多个孔部分别正确地一致。为此,抑制了线状的导体图案的位置偏离的层叠体的制造并不容易。
再有,在专利文献1所述的结构中,必须针对多个线状的导体图案各自独立地设置孔部。为此,层叠体中的辅助生片的层数增多,实现简单的结构的层叠体并不容易。
本实用新型的目的在于,提供一种抑制层叠体内的导体图案的位置偏离且结构简单的电路基板。
-用于解决技术问题的手段-
本实用新型的电路基板具备包含多个绝缘性基材、第1辅助绝缘性基材、及第2辅助绝缘性基材的层叠体。多个绝缘性基材分别由热可塑性树脂构成。在多个绝缘性基材,分别形成至少一个元件用导体。第1辅助绝缘性基材及第2辅助绝缘性基材分别设置有凹部或孔。层叠体是将多个绝缘性基材与第1辅助绝缘性基材及第2辅助绝缘性基材层叠而成。多个元件用导体内置于层叠体。多个元件用导体具有分别形成在多个绝缘性基材中的不同的绝缘性基材的第1元件用导体与第2元件用导体。在层叠方向上观察的情况下,第1元件用导体与第2元件用导体具有至少一部分重叠的重复区域。在层叠方向上观察的情况下,重复区域位于凹部或孔内。层叠体在层叠方向的一端具有第1主面,在层叠方向的另一端具有第2主面。层叠体不具备第1辅助绝缘性基材及第2辅助绝缘性基材以外的辅助绝缘性基材。第1辅助绝缘性基材被配置于层叠体的层叠方向上的第1主面侧的1/3的第1区域内。第2辅助绝缘性基材被配置于层叠体的层叠方向上的第2主面侧的1/3的第2区域内。
在本结构中,通过第1辅助绝缘性基材及第2辅助绝缘性基材,层叠体的变形得以抑制,能抑制第1元件用导体与第2元件用导体的重叠所导致的多个元件用导体的位置偏离。再有,第1辅助绝缘性基材及第2辅助绝缘性基材的凹部或孔是将重复区域包含于内侧的形状,凹部或孔和重复区域的对位容易。再有,对于层叠体的层叠方向的两端附近的部分而言,虽然绝缘性基材的变形较大,但由于在该部分分别配置第1辅助绝缘性基材及第2辅助绝缘性基材,故能抑制该变形引起的多个元件用导体的位置偏离。
再有,在本实用新型的电路基板中,优选第1辅助绝缘性基材被配置于与多个绝缘性基材中的形成第1主面的绝缘性基材抵接的位置。
在本结构中,能抑制易于变形的绝缘性基材引起的多个元件用导体的位置偏离。
还有,在本实用新型的电路基板中,优选第2辅助绝缘性基材被配置于与多个绝缘性基材中的形成第2主面的绝缘性基材抵接的位置。
在本结构中,能抑制易于变形的绝缘性基材引起的多个元件用导体的位置偏离。
再者,在本实用新型的电路基板中,优选层叠体中的被第1区域与第 2区域夹持的第3区域的导体密度比第1区域的导体密度及第2区域的导体密度小。
在本结构中,在层叠体的层叠方向上的中央部,能抑制元件用导体所引起的绝缘性基材的变形。
再有,在本实用新型的电路基板中,第1辅助绝缘性基材的厚度和所述第2辅助绝缘性基材的厚度不同。
在本结构中,根据层叠体中的导体图案的配置状态、第1主面与第2 主面所要求的平坦度等,适当地调节第1辅助绝缘性基材的厚度与第2 辅助绝缘性基材的厚度。
进而,在本实用新型的电路基板中,优选在第1主面形成有元件用导体所连接的安装用导体,第1辅助绝缘性基材比第2辅助绝缘性基材薄。
在本结构中,抑制层叠体整体的多个元件用导体的位置偏离,同时还能形成平坦度高的安装面。
再者,在本实用新型的电路基板中,优选第1辅助绝缘性基材与第2 辅助绝缘性基材由热可塑性树脂构成。
在本结构中,第1辅助绝缘性基材及第2辅助绝缘性基材会因热而产生与多个绝缘性基材同样的变形。由此,易使第1主面与第2主面的平坦度提高。
另外,在本实用新型的电路基板中,也可以是分别形成在多个绝缘性基材的元件用导体包括在层叠方向上延伸的层间连接导体、及与该层间连接导体导通的线圈用导体,通过层间连接导体及线圈用导体来构成将层叠方向作为线圈轴的方向的线圈。
在本结构中,能正确地定位形成在多个绝缘性基材的线圈用导体。由此,易于形成具有所期望的特性的线圈。
此外,在本实用新型的电路基板中,优选第1辅助绝缘性基材及第2 辅助绝缘性基材由与多个绝缘性基材相同的主材料构成。
在本结构中,绝缘性基材与第1辅助绝缘性基材及第2辅助绝缘性基材之间的层间的接合强度提高。再有,作为被层叠于多个绝缘性基材之间的基材不会有不同的材料介于其间,因此也可减少对电特性等的影响。
再者,在本实用新型的电路基板中,第1辅助绝缘性基材或第2辅助绝缘性基材也可以在与凹部或孔不同的区域具备辅助用导体。
在本结构中,通过辅助用导体能进一步抑制多个元件用导体的位置偏离、或者提高层叠体内的电路的形成密度。
还有,在本实用新型的电路基板中,也可以是在第1辅助绝缘性基材及第2辅助绝缘性基材未形成导体,或者在第1辅助绝缘性基材及第2 辅助绝缘性基材未形成除了层间连接导体之外的导体,该层间连接导体在层叠方向上连接分别形成在多个绝缘性基材的导体图案的形态。
在本结构中,易于设计抑制层叠体内的导体图案的位置偏离的结构。
再有,在本实用新型的电路基板中,优选在多个绝缘性基材之中多个或单个的绝缘性基材、且重复区域(在层叠方向上观察层叠体的情况下,第1元件用导体与第2元件用导体在至少一部分重叠的区域)以外的位置,设置具有不连续位置的多个虚设导体。
在本结构中,通过虚设导体,能抑制多个绝缘性基材被层叠之际的热可塑性树脂偏向的流动,能抑制第1元件用导体及第2元件用导体的偏离。再有,虚设导体不连续,由此构成电路的电极与虚设导体之间变得不易形成不需要的电容。再者,虚设导体不连续,由此能抑制因磁通而产生的虚设导体的涡电流,该磁通是元件用导体中有电流流动而产生的。根据这些,能抑制线圈的电感值的下降、Q值的下降。
另外,在本实用新型的电路基板中,优选虚设导体在层叠方向上观察的情况下被配置于沿着元件用导体的位置,且是沿着元件用导体的至少两列的图案,虚设导体的不连续位置是在两列中并不相邻的位置。
在本结构中,能抑制以虚设导体的不连续位置为起点的较大的树脂流动。
此外,在本实用新型的电路基板中,优选层叠体在内部具有空腔,该电路基板还具备被设置在空腔内且由与绝缘性基材不同的材料构成的部件,虚设导体在层叠方向上观察的情况下被配置于空腔的周围。
在本结构中,能有效地抑制空腔周围的树脂流动。再有,能抑制形成有空腔用的开口的绝缘性基材的伸长,能维持空腔的形状。
-实用新型效果-
根据本实用新型,能够实现层叠体内的导体图案的位置偏离得以抑制、且结构简单的树脂基板。
附图说明
图1是本实用新型的第1实施方式涉及的电路基板的外观立体图。
图2是本实用新型的第1实施方式涉及的电路基板的分解立体图,是表示表面侧的一半构造的图。
图3是本实用新型的第1实施方式涉及的电路基板的分解立体图,是表示背面侧的一半构造的图。
图4是本实用新型的第1实施方式涉及的电路基板的A-A剖视图。
图5是本实用新型的第2实施方式涉及的电路基板的分解立体图,是表示表面侧的一半构造的图。
图6是本实用新型的第2实施方式涉及的电路基板的分解立体图,是表示背面侧的一半构造的图。
图7是本实用新型的第2实施方式涉及的电路基板的剖视图。
图8是本实用新型的第3实施方式涉及的电路基板的剖视图。
图9是构成本实用新型的第4实施方式涉及的电路基板的多个绝缘性基材层叠前的俯视图。
图10(A)是第4实施方式涉及的电路基板10C的、多个绝缘性基材层叠前的剖视图,图10(B)是电路基板10C的剖视图。
图11是构成本实用新型的第5实施方式涉及的电路基板的多个绝缘性基材层叠前的俯视图。
图12(A)是第5实施方式涉及的电路基板10D的、多个绝缘性基材层叠前的剖视图,图12(B)是电路基板10D的剖视图。
图13是构成本实用新型的第6实施方式涉及的电路基板的多个绝缘性基材层叠前的俯视图。
图14(A)是第6实施方式涉及的电路基板10E的、多个绝缘性基材层叠前的剖视图,图14(B)是电路基板10E的剖视图。
具体实施方式
参照附图,对本实用新型的第1实施方式涉及的电路基板进行说明。图1是本实用新型的第1实施方式涉及的电路基板的外观立体图。图2 是本实用新型的第1实施方式涉及的电路基板的分解立体图,是表示表面侧的一半构造的图。图3是本实用新型的第1实施方式涉及的电路基板的分解立体图,是表示背面侧的一半构造的图。图4是本实用新型的第1实施方式涉及的电路基板的纵剖视图(以下简称为“剖视图”)。
如图1所示,电路基板10具备层叠体100。如图2、图3、图4所示,层叠体100具备多个绝缘性基材101、102、103、104、105、106、107、 108(以下,在将这些合并来说明的情况下称为101-108。)、第1辅助绝缘性基材111、及第2辅助绝缘性基材112。多个绝缘性基材101-108、第1辅助绝缘性基材111、及第2辅助绝缘性基材112分别为平膜形状。多个绝缘性基材101-108由液晶聚合物、热可塑性聚酰亚胺等的热可塑性树脂构成。第1辅助绝缘性基材111及第2辅助绝缘性基材112也优选为与多个绝缘性基材101-108相同的主材料。通过将以热可塑性聚酰亚胺为主材料、且软化温度比多个绝缘性基材低的材料用于第1辅助绝缘性基材及第2辅助绝缘性基材,从而可抑制形成有元件用导体的绝缘性基材的变形。多个绝缘性基材101-108、第1辅助绝缘性基材111、及第2 辅助绝缘性基材112在沿着与各个平膜的面正交的方向并排的状态下被层叠、且被加热压接。
多个绝缘性基材101-108、第1辅助绝缘性基材111、及第2辅助绝缘性基材112按照绝缘性基材101、绝缘性基材102、第1辅助绝缘性基材111、绝缘性基材103、绝缘性基材104、绝缘性基材105、绝缘性基材 106、第2辅助绝缘性基材112、绝缘性基材107、绝缘性基材108的顺序进行排列。而且,在该层叠构造中,层叠方向上的绝缘性基材101侧的面 (一端侧的面)成为层叠体100的第1主面11,绝缘性基材108侧的面 (另一端侧的面)成为层叠体100的第2主面12。
在层叠体100的第1主面11、即绝缘性基材101的表面形成安装用导体301与安装用导体302。在层叠方向上观察(俯视主面)的情况下,安装用导体301与安装用导体302为矩形,且在层叠体100的第1方向的一端侧的近旁,在第2方向上相互间隔开距离地形成。
在第1主面11、即绝缘性基材101的表面形成线圈用导体201。线圈用导体201为线状导体。在层叠方向上观察的情况下,线圈用导体201 是在中央具有给定面积的导体非形成部(开口部)的卷绕形。线圈用导体 201形成于安装用导体301与安装用导体302未重叠的位置。线圈用导体 201的外周端212与安装用导体302连接。
在绝缘性基材102的表面(绝缘性基材101侧的面)形成线圈用导体 202、线圈用的连接导体402、及层间连接用的辅助导体500。在层叠方向上观察的情况下,线圈用的连接导体402、及层间连接用的辅助导体500 为矩形。在层叠方向观察的情况下,线圈用的连接导体402与安装用导体 302重叠。在层叠方向上观察的情况下,层间连接用的辅助导体500与安装用导体301重叠。
线圈用导体202为线状导体。在层叠方向上观察的情况下,线圈用导体202是在中央具有给定面积的导体非形成部(开口部)的卷绕形。在层叠方向上观察的情况下,线圈用导体202具有与线圈用导体201重叠的部分。在层叠方向上观察的情况下,线圈用导体202的导体非形成部具有与线圈用导体201的导体非形成部重叠的部分。
线圈用导体202的内周端221经由在层叠方向上延伸的层间连接导体 701而与线圈用导体201的内周端211连接。线圈用导体202的外周端222 与线圈用的连接导体402连接。
在绝缘性基材103的表面(绝缘性基材102侧的面)形成线圈用导体 203、线圈用的连接导体403、及层间连接用的辅助导体500。在层叠方向上观察的情况下,线圈用的连接导体403、及层间连接用的辅助导体500 为矩形。在层叠方向上观察的情况下,线圈用的连接导体403与绝缘性基材102的线圈用的连接导体402重叠。线圈用的连接导体403经由在层叠方向上延伸的层间连接导体702而与绝缘性基材102的线圈用的连接导体 402连接。在层叠方向上观察的情况下,层间连接用的辅助导体500与绝缘性基材102的层间连接用的辅助导体500重叠。
线圈用导体203为线状导体。在层叠方向上观察的情况下,线圈用导体203是在中央具有给定面积的导体非形成部(开口部)的卷绕形。在层叠方向上观察的情况下,线圈用导体203具有与线圈用导体201、202重叠的部分。在层叠方向上观察的情况下,线圈用导体203的导体非形成部具有与线圈用导体201、202的导体非形成部重叠的部分。
线圈用导体203的外周端232与线圈用的连接导体403连接。
在绝缘性基材104的表面(绝缘性基材103侧的面)形成有线圈用导体204、线圈用的连接导体404、及层间连接用的辅助导体500。在层叠方向上观察的情况下,线圈用的连接导体404、及层间连接用的辅助导体 500为矩形。在层叠方向上观察的情况下,线圈用的连接导体404与绝缘性基材103的线圈用的连接导体403重叠。在层叠方向上观察的情况下,层间连接用的辅助导体500与绝缘性基材103的层间连接用的辅助导体 500重叠。
线圈用导体204为线状导体。在层叠方向上观察的情况下,线圈用导体204是在中央具有给定面积的导体非形成部(开口部)的卷绕形。在层叠方向上观察的情况下,线圈用导体204具有与线圈用导体201、202、 203重叠的部分。在层叠方向上观察的情况下,线圈用导体204的导体非形成部具有与线圈用导体201、202、203的导体非形成部重叠的部分。
线圈用导体204的外周端242与线圈用的连接导体404连接。线圈用导体204的内周端241经由在层叠方向上延伸的层间连接导体703而与绝缘性基材103的线圈用导体203的内周端231连接。
在绝缘性基材105的背面(绝缘性基材106侧的面)形成线圈用导体 205、线圈用的连接导体405、及层间连接用的辅助导体500。在层叠方向上观察的情况下,线圈用的连接导体405、及层间连接用的辅助导体500 为矩形。在层叠方向上观察的情况下,线圈用的连接导体405与绝缘性基材104的线圈用的连接导体404重叠。线圈用的连接导体405经由在层叠方向上延伸的层间连接导体704而与绝缘性基材104的线圈用的连接导体 404连接。在层叠方向上观察的情况下,层间连接用的辅助导体500与绝缘性基材104的层间连接用的辅助导体500重叠。
线圈用导体205为线状导体。在层叠方向上观察的情况下,线圈用导体205是在中央具有给定面积的导体非形成部(开口部)的卷绕形。在层叠方向上观察的情况下,线圈用导体205具有与线圈用导体201、202、 203、204重叠的部分。在层叠方向上观察的情况下,线圈用导体205的导体非形成部具有与线圈用导体201、202、203、204的导体非形成部重叠的部分。
线圈用导体205的外周端252与线圈用的连接导体405连接。
在绝缘性基材106的背面(绝缘性基材107侧的面)形成线圈用导体 206、线圈用的连接导体406、及层间连接用的辅助导体500。在层叠方向上观察的情况下,线圈用的连接导体406、及层间连接用的辅助导体500 为矩形。在层叠方向上观察的情况下,线圈用的连接导体406与绝缘性基材105的线圈用的连接导体405重叠。在层叠方向上观察的情况下,层间连接用的辅助导体500与绝缘性基材105的层间连接用的辅助导体500 重叠。
线圈用导体206为线状导体。在层叠方向上观察的情况下,线圈用导体206是在中央具有给定面积的导体非形成部(开口部)的卷绕形。在层叠方向上观察的情况下,线圈用导体206具有与线圈用导体201、202、 203、204、205重叠的部分。在层叠方向上观察的情况下,线圈用导体206 的导体非形成部具有与线圈用导体201、202、203、204、205的导体非形成部重叠的部分。
线圈用导体206的外周端262与线圈用的连接导体406连接。线圈用导体206的内周端261经由在层叠方向上延伸的层间连接导体705而与绝缘性基材105的线圈用导体205的内周端251连接。
在绝缘性基材107的背面(绝缘性基材108侧的面)形成线圈用导体 207、线圈用的连接导体407、及层间连接用的辅助导体500。在层叠方向上观察的情况下,线圈用的连接导体407、及层间连接用的辅助导体500 为矩形。在层叠方向上观察的情况下,线圈用的连接导体407与绝缘性基材106的线圈用的连接导体406重叠。线圈用的连接导体407经由在层叠方向上延伸的层间连接导体706而与绝缘性基材106的线圈用的连接导体 406连接。在层叠方向上观察的情况下,层间连接用的辅助导体500与绝缘性基材106的层间连接用的辅助导体500重叠。
线圈用导体207为线状导体。在层叠方向上观察的情况下,线圈用导体207是在中央具有给定面积的导体非形成部(开口部)的卷绕形。在层叠方向上观察的情况下,线圈用导体207具有与线圈用导体201、202、 203、204、205、206重叠的部分。在层叠方向上观察的情况下,线圈用导体207的导体非形成部具有与线圈用导体201、202、203、204、205、 206的导体非形成部重叠的部分。
线圈用导体207的外周端272与线圈用的连接导体407连接。
在层叠体100的第2主面12、即绝缘性基材108的背面形成线圈用导体208、及层间连接用的辅助导体500。在层叠方向上观察的情况下,层间连接用的辅助导体500为矩形。在层叠方向上观察的情况下,层间连接用的辅助导体500与绝缘性基材107的层间连接用的辅助导体500重叠。
线圈用导体208为线状导体。在层叠方向上观察的情况下,线圈用导体208是在中央具有给定面积的导体非形成部(开口部)的卷绕形。在层叠方向上观察的情况下,线圈用导体208具有与线圈用导体201、202、 203、204、205、206、207重叠的部分。在层叠方向上观察的情况下,线圈用导体208的导体非形成部具有与线圈用导体201、202、203、204、 205、206、207的导体非形成部重叠的部分。
线圈用导体208的内周端281经由在层叠方向上延伸的层间连接导体 707而与绝缘性基材107的线圈用导体207的内周端271连接。线圈用导体208的外周端282与层间连接用的辅助导体500连接。绝缘性基材102、 103、104、105、106、107、108的各个层间连接用的辅助导体500经由在层叠方向上延伸的层间连接导体770而与绝缘性基材101的安装用导体301连接。
根据该结构,在电路基板10形成线圈轴的方向与层叠方向平行的线圈。构成该线圈的多个线圈用导体201、202、203、204、205、206、207、 208(以下,在将这些合并进行说明的情况下称为201-208。)之内的多个线圈用导体202、203、204、205、206、207被内置于层叠体100。此时,在层叠方向上观察的情况下,多个线圈用导体201-208具有相互重合的区域。再有,在层叠方向上观察的情况下,多个线圈用导体201-208 各自的导体非形成部(开口部)具有至少一部分相互重合的区域。这些多个线圈用导体201-208相互重合的区域、及多个线圈用导体201-208 各自的导体非形成部(开口部)相互重合的区域是本实用新型的“重复区域”,是图2、图3、图4的由双点划线规定的区域。多个线圈用导体201 -208之中至少一部分相互重合的任意地被选择的两个线圈用导体分别对应于本实用新型的“第1元件用导体”及“第2元件用导体”。
在第1辅助绝缘性基材111设置多个孔611、612、613。在层叠方向上观察的情况下,孔611被设置为将多个线圈用导体201-208及这些多个线圈用导体201-208各自的导体非形成部的重复区域包含在内。孔612 形成为将安装用导体302、及多个线圈用的连接导体402、403、404、405、 406、407重叠的区域包含在内。孔613形成为将安装用导体301、及多个层间连接用的辅助导体500重叠的区域包含在内。
在第2辅助绝缘性基材112设置多个孔621、622、623。在层叠方向上观察的情况下,孔621被设置为将多个线圈用导体201-208及这些多个线圈用导体201-208各自的导体非形成部的重复区域包含在内。孔622 形成为将安装用导体302、及多个线圈用的连接导体402、403、404、405、 406、407重叠的区域包含在内。孔623形成为将安装用导体301、及多个层间连接用的辅助导体500重叠的区域包含在内。换言之,在层叠方向上观察的情况下,孔621与孔611重叠,孔612与孔622重叠,孔613与孔 623重叠。另外,孔611与孔621、孔612与孔622、孔613与孔623没有必要完全重叠。
通过采用这种结构,从而在多个线圈用导体201-208在层叠方向上重叠的区域内,并未配置第1辅助绝缘性基材111与第2辅助绝缘性基材 112。相反,在未与多个线圈用导体201-208、连接导体402、403、404、 405、406、407、辅助导体500重叠的区域、即未与这些各种导体图案重叠的区域内,配置第1辅助绝缘性基材111与第2辅助绝缘性基材112。因此,第1辅助绝缘性基材111与第2辅助绝缘性基材112补充多个线圈用导体201-208等重叠所引起的这些各种导体图案的相应的厚度的一部分及全部,由此层叠体100的变形得以抑制。再有,第1辅助绝缘性基材 111与第2辅助绝缘性基材112能够从线圈的外周侧按压线圈用导体201 -208,多个线圈用导体201-208的位置偏离得以抑制。
此时,多个孔611、622只要为包含多个线圈用导体201-208重叠的区域的上述重复区域收纳于内的形状即可。因此,多个线圈用导体201- 208重叠的区域和多个孔611、622的定位变得容易起来。由此,能够更可靠且容易地抑制多个线圈用导体201-208的位置偏离。
进而,第1辅助绝缘性基材111被配置于绝缘性基材102与绝缘性基材103之间,第2辅助绝缘性基材112被配置于绝缘性基材106与绝缘性基材107之间。根据该结构,第1辅助绝缘性基材111被配置于将层叠体 100在层叠方向(厚度方向)上三等分而得的第1主面11侧的1/3的区域(第1区域)RgS(参照图4。)内。第2辅助绝缘性基材112被配置于在层叠方向(厚度方向)上将层叠体100三等分而得的第2主面12侧的1/3的区域(第2区域)RgB(参照图4。)内。
由此,在层叠方向上,第1辅助绝缘性基材111配置于比层叠体100 的第2主面12更靠第1主面11的近旁的位置。在层叠方向上,第2辅助绝缘性基材112被配置于比层叠体的第1主面11更靠第2主面12的近旁的位置。
在被加热冲压之际,越是接近于第1主面11及第2主面12各自的绝缘性基材,层叠体100就越易于变形。然而,通过如层叠体100那样对第 1辅助绝缘性基材111及第2辅助绝缘性基材112的配置位置进行规定,从而能更有效地抑制该变形。由此,能够更有效地抑制多个线圈用导体 201-208的位置偏离。
另外,形成于层叠体100的内部的元件未限于线圈,也可以是电容器等的其他无源元件。然而,作为元件、尤其在将多个线圈用导体201-208 重叠来形成线圈的构造中,因位置偏离而导致相互重叠的线圈导体间的寄生电容的值变化,产生线圈特性的变化(劣化)。因而,通过具备本实施方式所示的层叠体100的结构,从而能抑制多个线圈用导体201-208的位置偏离,能够可靠地实现所期望的线圈特性。再有,在将多个线圈用导体201-208重叠来形成线圈的构造中,产生位置偏离引起的多个线圈用导体201-202间的短路的可能性容易升高。然而,通过具备本实施方式所示的层叠体100的结构,从而不易产生多个线圈用导体201-208的位置偏离,能够抑制短路的产生。
再者,在本实施方式的结构中,使绝缘性基材中的导体图案的形成面在层叠方向的中央翻转。由此,将层叠体100在层叠方向(厚度方向)上三等分而得的中央的1/3的区域(第3区域)RgC(参照图4。)中的导体密度要比第1主面11侧的区域(第1区域)RgS中的导体密度、及第2主面12侧的区域(第2区域)RgB中的导体密度低。在这种结构中,中央区域(第3区域)RgC处的导体图案造成的绝缘性基材的变形不易产生。由此,能够抑制层叠体100的较大的变形。再有,通过抑制层叠体 100的较大的变形,从而能够抑制形成于层叠体100内的多个层间连接导体的断线。
此外,在本实施方式的结构中,在层叠方向上观察的情况下,在与安装用导体301及安装用导体302重叠的位置也分别设置孔612、622及孔 613、623。由此,可抑制安装用导体301及安装用导体302的位置偏离。再有,可抑制安装用导体301及安装用导体302的位置处的第1主面11 侧的凹凸。还有,能够抑制与安装用导体301及安装用导体302重叠的位置所形成的多个层间连接导体的断线。
再有,在本实施方式的结构中,在第1辅助绝缘性基材111与第2 辅助绝缘性基材112并未全部形成导体图案。由此,如在第1辅助绝缘性基材或第2辅助绝缘性基材形成有平面导体的情况那样,需要考虑构成周边电路的导体图案之间产生的电容、在上述平面导体产生的涡电流来进行设计。因而,易于设计抑制层叠体内的导体图案的位置偏离的结构。另外,也可以在第1辅助绝缘性基材111与第2辅助绝缘性基材112形成层间连接导体。该情况下,也易于设计抑制层叠体内的导体图案的位置偏离的结构。
该电路基板10能够经过以下所示的制造工序来形成。
首先,准备多个绝缘性基材101-108和第1辅助绝缘性基材111及第2辅助绝缘性基材112。多个绝缘性基材101-108分别在单面形成导体。该导体例如由铜箔等的金属箔构成。在第1辅助绝缘性基材111及第 2辅助绝缘性基材112并未形成导体。多个绝缘性基材101-108由热可塑性树脂构成。第1辅助绝缘性基材111及第2辅助绝缘性基材112也优选是与多个绝缘性基材101-108相同的主材料。
针对多个绝缘性基材101-108各自实施图案化处理,形成多个线圈用导体201-208、安装用导体301、安装用导体302、连接导体402、403、 404、405、406、407、辅助导体500等的导体图案。
在第1辅助绝缘性基材111设置孔611、612、613,在第2辅助绝缘性基材112设置孔621、622、623。
将多个绝缘性基材101-108、和第1辅助绝缘性基材111及第2辅助绝缘性基材112层叠。此时,第1辅助绝缘性基材111配置于绝缘性基材102与绝缘性基材103之间,第2辅助绝缘性基材112配置于绝缘性基材106与绝缘性基材107之间。再有,进行层叠,以使得第1辅助绝缘性基材111的孔611与第2辅助绝缘性基材112的孔612将多个线圈用导体 201-208及这些多个线圈用导体201-208各自的导体非形成部的重复区域包含在内。在该层叠状态中,多个绝缘性基材101-108和第1辅助绝缘性基材111及第2辅助绝缘性基材112一并被加热冲压。另外,层间连接导体701-707、770是通过在分别形成层间连接导体701-707、770 的绝缘性基材101-108设置贯通孔并将导电性膏填充于这些贯通孔内使其固化而形成的。而且,形成层间连接导体701-707、770的导电性膏是通过该加热冲压之际的热而被固化的。
通过采用这种制造方法,从而能够容易地制造导体图案的位置偏离不易产生的电路基板10。
接着,参照附图来说明本实用新型的第2实施方式涉及的电路基板。图5是本实用新型的第2实施方式涉及的电路基板的分解立体图,是表示表面侧的一半构造的图。图6是本实用新型的第2实施方式涉及的电路基板的分解立体图,是表示背面侧的一半构造的图。图7是本实用新型的第 2实施方式涉及的电路基板的剖视图。
本实施方式涉及的电路基板10A相对于第1实施方式涉及的电路基板10,在层叠方向上的第1辅助绝缘性基材111及第2辅助绝缘性基材 112的配置位置上不同。
如图5、图7所示,在层叠方向上,第1辅助绝缘性基材111被配置于绝缘性基材101与绝缘性基材102之间。换言之,第1辅助绝缘性基材111与形成层叠体100A的第1主面11的绝缘性基材101抵接。
如图6、图7所示,在层叠方向上,第2辅助绝缘性基材112被配置于绝缘性基材107与绝缘性基材108之间。换言之,第2辅助绝缘性基材 112与形成层叠体100A的第2主面12的绝缘性基材108抵接。
通过采取该结构,从而与第1实施方式涉及的电路基板10相比较,第1辅助绝缘性基材111更接近第1主面11。由此,能够抑制易于变形的绝缘性基材101的变形、并更有效地抑制线圈用导体201、202的位置偏离。再有,在第1主面11未形成第1辅助绝缘性基材111,由此能够抑制第1主面11的凹凸。
在本结构中,与第1实施方式涉及的电路基板10相比较,第2辅助绝缘性基材112更接近第2主面12。由此,能够抑制易于变形的绝缘性基材102的变形、并更有效地抑制线圈用导体207、208的位置偏离。再有,在第2主面12未形成第2辅助绝缘性基材112,由此能够抑制第2 主面12的凹凸。
接着,参照附图来说明本实用新型的第3实施方式涉及的电路基板。图8是本实用新型的第3实施方式涉及的电路基板的剖视图。
本实施方式涉及的电路基板10B相对于第2实施方式涉及的电路基板10A,在第1辅助绝缘性基材111B与第2辅助绝缘性基材112的厚度上不同。
第1辅助绝缘性基材111B的厚度要比第2辅助绝缘性基材112的厚度薄。
通过采取本结构,从而能够抑制作为安装面的第1主面11的凹凸。由此,在将电路基板10B安装于外部的基板时,能够容易且可靠地将电路基板10B安装于外部的基板。
接下来,参照附图来说明本实用新型的第4实施方式涉及的电路基板。图9是构成本实用新型的第4实施方式涉及的电路基板的多个绝缘性基材层叠前的俯视图。图10(A)是第4实施方式涉及的电路基板10C 的、多个绝缘性基材层叠前的剖视图,图10(B)是电路基板10C的剖视图。图10(A)、图10(B)中,将电路基板10C的安装面作为图的上部来描绘。图9中的X-X表示上述剖面的位置。
电路基板10C具备:形成有安装用导体301、302的绝缘性基材101;形成有线圈用导体201的绝缘性基材102;形成有线圈用导体202的绝缘性基材103;形成有线圈用导体203的绝缘性基材104;和形成有线圈用导体204的绝缘性基材105。再有,电路基板10C具备形成有孔611的第 1辅助绝缘性基材111、及形成有孔621的第2辅助绝缘性基材112。
上述多个绝缘性基材101-105、第1辅助绝缘性基材111及第2辅助绝缘性基材112由液晶聚合物、热可塑性聚酰亚胺等的热可塑性树脂构成。再有,上述各导体是铜箔等的金属箔被图案化所得的部件。
在绝缘性基材102,在被线圈用导体201包围的范围的内侧形成多个虚设导体801。再有,在绝缘性基材105,在被线圈用导体204包围的范围的内侧形成多个虚设导体802。虚设导体801、802并未与其他导体图案导通。
上述虚设导体801、802形成于线圈用导体201、204的重复区域以外的位置。再有,虚设导体801、802并不是闭合的环状的连续图案,具有不连续位置。
第1辅助绝缘性基材111及第2辅助绝缘性基材112的作用效果和第 1~第3实施方式所示出的作用效果同样。
上述虚设导体801、802抑制多个绝缘性基材被层叠之际的树脂偏向的流动。由于能抑制绝缘性基材102、105及相邻于这些的绝缘性基材的树脂流动,故尤其能抑制线圈用导体201、204的偏离。
再有,虚设导体801、802是不连续的,由此即便因线圈用导体201 -204中有电流流动而产生的磁通与虚设导体801、802相交,也能抑制虚设导体801、802中流动的涡电流。
接着,参照附图来说明本实用新型的第5实施方式涉及的电路基板。图11是构成本实用新型的第5实施方式涉及的电路基板的多个绝缘性基材层叠前的俯视图。图12(A)是第5实施方式涉及的电路基板10D的、多个绝缘性基材层叠前的剖视图,图12(B)是电路基板10D的剖视图。在图12(A)、图12(B)中,将电路基板10D的安装面作为图的上部来描绘。图11中的X-X表示上述剖面的位置。
和图9、图10(A)、图10(B)示出的例子相比,形成于绝缘性基材103、104的导体图案不同。本实施方式中,在绝缘性基材103,在层叠方向上观察的情况下,沿着线圈用导体202的外周、且沿着线圈用导体 202形成虚设导体811。同样地,在绝缘性基材104,在层叠方向上观察的情况下,沿着线圈用导体203的外周、且沿着线圈用导体203形成虚设导体812。虚设导体811、812并未与其他导体图案导通。再有,虚设导体811、812是至少两列的图案。虽然在各列的多个部位分布有不连续部,但内侧列的不连续部与外侧列的不连续部是分离开的。即,不连续位置位于在两列并不相邻的位置。其他结构和第4实施方式示出的结构相同。
根据本实施方式,由于虚设导体811、812遍及比较宽的范围地分散配置,故能有效地抑制树脂流动及伴随于此的导体图案的偏离。再有,能抑制以虚设导体811、812的不连续位置为起点的较大的树脂流动。
其中,上述虚设导体的例子也可以是3列以上。
接下来,参照附图来说明本实用新型的第6实施方式涉及的电路基板。图13是构成本实用新型的第6实施方式涉及的电路基板的多个绝缘性基材层叠前的俯视图。图14(A)是第6实施方式涉及的电路基板10E 的、多个绝缘性基材层叠前的剖视图,图14(B)是电路基板10E的剖视图。图14(A)、图14(B)中,将电路基板10E的安装面作为图的上部来描绘。图13中的X-X表示上述剖面的位置。
电路基板10E具备:形成有安装用导体301、302的绝缘性基材101;形成有线圈用导体201的绝缘性基材102;和形成有线圈用导体202的绝缘性基材103。再有,电路基板10E具备形成有孔611的第1辅助绝缘性基材111、及形成有孔621的第2辅助绝缘性基材112。电路基板10E还具备:形成有空腔形成用的开口901的绝缘性基材104;及开口、导体图案均未形成的绝缘性基材105。
在绝缘性基材104的开口901的周围(在层叠方向观察到的、空腔的周围)形成虚设导体813。虚设导体813为至少两列的图案,不连续位置位于两列中并不相邻的位置。其他结构和第4、第5实施方式示出的结构相同。
如图14(A)、图14(B)所示,部件20被容纳于通过开口901而在层叠体内形成的空腔中。
根据本实施方式,通过虚设导体813,能有效地抑制空腔周围的树脂流动。再有,形成有空腔用的开口901的绝缘性基材104的伸长得以抑制,能维持空腔的形状。
上述部件20例如为半导体芯片部件等,由与绝缘性基材101-105 及辅助绝缘性基材111、112不同的材料构成。再有,该部件未限于电子部件,也可以是例如磁性体板等的构件。
另外,上述的各实施方式中,虽然示出在第1辅助绝缘性基材111 及第2辅助绝缘性基材112设置孔的形态,但也可以是凹部。
再有,在上述的说明中,示出在第1辅助绝缘性基材111及第2辅助绝缘性基材112并未形成导体图案的形态。然而,也可以在第1辅助绝缘性基材111及第2辅助绝缘性基材112仅形成层间连接导体,而没有形成层间连接导体以外的导体图案。还有,也可以第1辅助绝缘性基材111 及第2辅助绝缘性基材112的至少一方在与孔不同的区域具备辅助用导体。辅助用导体即便是用于获得厚度及强度的虚设导体,也可以是被内置在层叠体的其他电路元件或该其他电路元件用的层间连接导体。
另外,在上述的说明中,虽然示出将形成有导体图案的多个绝缘性基材101-108和第1辅助绝缘性基材111及第2辅助绝缘性基材112设为热可塑性树脂的形态,但第1辅助绝缘性基材111及第2辅助绝缘性基材 112未限于热可塑性树脂。其中,通过将第1辅助绝缘性基材111及第2 辅助绝缘性基材112设为热可塑性树脂,从而能够使与多个绝缘性基材101-108同样的变形产生,易使第1主面与第2主面的平坦度提高。
此外,在上述的说明中,示出第1辅助绝缘性基材111B的厚度比第 2辅助绝缘性基材112的厚度薄的情况。然而,通过使第1辅助绝缘性基材的厚度与第2辅助绝缘性基材的厚度相异,从而能够根据层叠体中的导体图案的配置状态、第1主面与第2主面所要求的平坦度等,适当地设定第1辅助绝缘性基材的厚度与第2辅助绝缘性基材的厚度。
-符号说明-
10、10A、10B:电路基板
11:第1主面
12:第2主面
20:部件
100、100A:层叠体
101、102、103、104、105、106、107、108:绝缘性基材
111、111B:第1辅助绝缘性基材
112:第2辅助绝缘性基材
201:线圈用导体(元件用导体)
201、202、203、204、205、206、207、208:线圈用导体(元件用导体)
211、221、230241、251、261、271、281:内周端
212、222、232、242、252、262、272、282:外周端
301、302:安装用导体
402、403、404、405、406、407:连接导体
500:辅助导体
611、612、613、621、622、623:孔
701、702、703、704、705、706、707、770:层间连接导体
801、802、811、812、813:虚设导体
901:开口。

Claims (14)

1.一种电路基板,具备层叠体,该层叠体包括:
多个绝缘性基材,包括形成有元件用导体的绝缘性基材且分别由热可塑性树脂构成;
第1辅助绝缘性基材及第2辅助绝缘性基材,分别设置有凹部或孔,
所述多个绝缘性基材、所述第1辅助绝缘性基材及所述第2辅助绝缘性基材在层叠方向上被层叠,
所述元件用导体包括分别形成在所述多个绝缘性基材中的不同的绝缘性基材的第1元件用导体及第2元件用导体,
在所述层叠方向上观察的情况下,所述层叠体具有所述第1元件用导体与所述第2元件用导体在至少一部分重叠的重复区域,
在所述层叠方向上观察的情况下,所述重复区域位于所述凹部或孔内,
所述层叠体在所述层叠方向的一端具有第1主面、在所述层叠方向的另一端具有第2主面,且不具备所述第1辅助绝缘性基材及所述第2辅助绝缘性基材以外的辅助绝缘性基材,
所述第1辅助绝缘性基材被配置于第1区域内,所述第1区域是所述层叠体的所述层叠方向上的距所述第1主面为1/3的范围,
所述第2辅助绝缘性基材被配置于第2区域内,所述第2区域是所述层叠体的所述层叠方向上的距所述第2主面为1/3的范围。
2.根据权利要求1所述的电路基板,其中,
所述第1辅助绝缘性基材抵接于所述多个绝缘性基材之中形成所述第1主面的绝缘性基材。
3.根据权利要求1或2所述的电路基板,其中,
所述第2辅助绝缘性基材抵接于所述多个绝缘性基材之中形成所述第2主面的绝缘性基材。
4.根据权利要求1或2所述的电路基板,其中,
所述层叠体中的被所述第1区域与所述第2区域夹持的第3区域的导体密度小于所述第1区域的导体密度及所述第2区域的导体密度。
5.根据权利要求1或2所述的电路基板,其中,
所述第1辅助绝缘性基材的厚度与所述第2辅助绝缘性基材的厚度不同。
6.根据权利要求5所述的电路基板,其中,
在所述第1主面形成有连接所述元件用导体的安装用导体,
所述第1辅助绝缘性基材比所述第2辅助绝缘性基材薄。
7.根据权利要求1或2所述的电路基板,其中,
所述第1辅助绝缘性基材及所述第2辅助绝缘性基材由热可塑性树脂构成。
8.根据权利要求1或2所述的电路基板,其中,
所述元件用导体包括在所述层叠方向上延伸的层间连接导体、及与该层间连接导体导通的线圈用导体,通过所述层间连接导体及所述线圈用导体来构成将所述层叠方向作为线圈轴的方向的线圈。
9.根据权利要求1或2所述的电路基板,其中,
所述第1辅助绝缘性基材及所述第2辅助绝缘性基材的主材料和所述多个绝缘性基材的主材料相同。
10.根据权利要求1或2所述的电路基板,其中,
所述第1辅助绝缘性基材或所述第2辅助绝缘性基材在与所述凹部或孔不同的区域具备辅助用导体。
11.根据权利要求1或2所述的电路基板,其中,
在所述第1辅助绝缘性基材及所述第2辅助绝缘性基材没有形成导体,或者
在所述第1辅助绝缘性基材及所述第2辅助绝缘性基材没有形成层间连接导体以外的导体,该层间连接导体在所述层叠方向上对在所述多个绝缘性基材分别形成的导体图案进行连接。
12.根据权利要求1或2所述的电路基板,其中,
在所述多个绝缘性基材之中的多个或单个的绝缘性基材、且所述重复区域以外的位置,设置有具有不连续位置的多个虚设导体。
13.根据权利要求12所述的电路基板,其中,
所述虚设导体在所述层叠方向上观察的情况下被配置于沿着所述元件用导体的位置、且是沿着所述元件用导体的至少两列的图案,
所述虚设导体的所述不连续位置是在所述两列中不相邻的位置。
14.根据权利要求12所述的电路基板,其中,
所述层叠体在内部具有空腔,
所述电路基板还具备被设置在所述空腔内且由与所述绝缘性基材不同的材料构成的部件,
所述虚设导体在所述层叠方向上观察的情况下被配置于所述空腔的周围。
CN201790000429.8U 2016-03-15 2017-03-07 电路基板 Active CN208273381U (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016050974 2016-03-15
JP2016-050974 2016-03-15
JP2017-024558 2017-02-14
JP2017024558 2017-02-14
PCT/JP2017/008873 WO2017159437A1 (ja) 2016-03-15 2017-03-07 回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN208273381U true CN208273381U (zh) 2018-12-21

Family

ID=59852111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201790000429.8U Active CN208273381U (zh) 2016-03-15 2017-03-07 电路基板

Country Status (2)

Country Link
CN (1) CN208273381U (zh)
WO (1) WO2017159437A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121801A1 (ja) * 2018-12-11 2020-06-18 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881676B1 (ko) * 2005-10-03 2009-02-06 가부시키가이샤 무라타 세이사쿠쇼 적층 코일
JP5245645B2 (ja) * 2008-08-25 2013-07-24 株式会社村田製作所 積層型コイル部品の製造方法
JP5636842B2 (ja) * 2010-09-24 2014-12-10 株式会社村田製作所 多層アンテナの製造方法
JP5967028B2 (ja) * 2012-08-09 2016-08-10 株式会社村田製作所 アンテナ装置、無線通信装置およびアンテナ装置の製造方法

Also Published As

Publication number Publication date
WO2017159437A1 (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
CN106328339B (zh) 线圈部件
CN207250269U (zh) 线圈内置多层基板
JP6206577B2 (ja) 積層コイル素子およびその製造方法
KR101255953B1 (ko) 적층형 공진 코일의 제조 방법
JP2015019108A (ja) チップ型コイル部品
JP6048509B2 (ja) 積層型インダクタ素子
JP2013106030A (ja) 積層セラミック電子部品及びその製造方法
JP2013125819A (ja) 積層型インダクタ素子およびその製造方法
CN107305807A (zh) 电子部件
CN208819684U (zh) 多层基板
CN208273381U (zh) 电路基板
US9204545B2 (en) Multilayer substrate
JP5831633B2 (ja) 積層型素子およびその製造方法
CN206602721U (zh) 元器件内置多层基板
US20010054472A1 (en) Manufacturing method for a laminated ceramic electronic component
CN104427737B (zh) 多层印刷电路板和制造该印刷电路板的方法
JP2007005694A (ja) 積層コンデンサ
JP5893371B2 (ja) 積層セラミックコンデンサ及びその製造方法
CN107305806A (zh) 电子部件
KR101018100B1 (ko) 다층 세라믹 기판, 다중 전극을 갖는 도전성 비아 형성 방법 및 이를 이용한 다층 세라믹 기판의 제조방법
CN110351949B (zh) 具磁感应线圈及软板的增层载板结构
JP2013135109A (ja) コモンモードノイズフィルタ
WO2018047486A1 (ja) 積層トロイダルコイルおよびその製造方法
JP2012138534A (ja) 積層型電子部品
JP2012151243A (ja) 多層セラミック基板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant