JP2013125819A - 積層型インダクタ素子およびその製造方法 - Google Patents

Abstract

【課題】工程を増やすことなく空隙と同様の機能を有する構成を備えた積層型インダクタ素子およびその製造方法を提供する。
【解決手段】導体パターン２１で挟まれている磁性体フェライト層１３は、他の磁性体フェライト層よりも薄くなっている。そのため、磁性体フェライト層１３には、焼成によりクラック７１が発生する。このクラック７１が発生することで、各層にかかる応力が緩和され、素子全体としての反りや割れ等を防止することができる。また、積層型インダクタ素子は、２つの導体パターン２１を２つのビアホール５１で電気的に接続し、同電位としている。２つの導体パターン２１は、同じ配線パターンであり、これら２つの導体パターン２１により１巻のコイル導体が形成されるようになっているため、仮にクラックによって上下のコイル導体同士が電気的に接触したとしても、クラック７１によって２つの導体パターン２１がコイルショートになることはない。
【選択図】 図１

Description

この発明は、複数のセラミックグリーンシートに導体パターンを形成して積層してなる積層型インダクタ素子およびその製造方法に関するものである。

従来、磁性体材料からなるセラミックグリーンシートに導体パターンを印刷し、積層してなるインダクタ素子が知られている。積層型インダクタ部品をＤＣ−ＤＣコンバータ用チョークコイル等に用いる場合、大きなインダクタンス値が求められる。従来は、直流重畳特性を向上させることを目的として、あるいは、磁性体材料の熱収縮率の違いに起因する応力緩和を図ることを目的として、積層体内部に空隙を設けることが提案されている（例えば特許文献１を参照）。

特開平４−６５８０７号公報

しかし、空隙を設けるためには、焼成時に消失するカーボンペーストを塗布することが必須となり、余分な工程が必要になる。

そこで、この発明は、工程を増やすことなく空隙と同様の機能を有する構成を備えた積層型インダクタ素子およびその製造方法を提供することを目的とする。

本発明の積層型インダクタ素子は、磁性体を含む複数層が積層されてなる積層体と、該積層体の層間に設けられたコイル導体を、前記積層体の積層方向に接続したインダクタと、を有する積層型インダクタ素子であって、前記積層体の積層方向において、前記コイル導体同士の間隔が他より狭い箇所が少なくとも１箇所設けられ、当該箇所の上下にあるコイル導体が同電位となるように電気的に接続されていることを特徴とする。

このような積層型インダクタ素子を焼成すると、セラミックグリーンシートとコイル導体の熱膨張係数の差によって応力が発生する。そして、コイル導体同士の間隔が他より狭い箇所が少なくとも１箇所設けられているため、この箇所において多くのクラックが生じる。このクラックにより応力が緩和され、空隙と同様の機能を有する。さらに、この箇所の上下にあるコイル導体は同電位となっているため、仮にクラックによって上下のコイル導体同士が電気的に接触したとしても、コイルショートとなることはない。

また、コイル導体は、銀を含む導電性ペーストからなり、銀粒子の平均粒径が１μｍ以下の微粉であることが好ましい。金属粒子を微粒化し、平均粒径が１μｍ以下となると融点が低下する。したがって、セラミックグリーンシートとコイル導体において、焼成の際の昇温時に熱収縮の差が生じるため、確実にクラックを生じさせることができる。

また、コイル導体にガラスが添加されている態様も可能である。低融点の材料を添加することでも、セラミックグリーンシートとコイル導体において、焼成の際の昇温時に熱収縮の差が生じるため、確実にクラックを生じさせることができる。

この発明によれば、工程を増やすことなく空隙と同様の機能を有する構成を実現することができる。

積層型インダクタ素子を模式的に表した断面図である。 積層型インダクタ素子の特性比較図である。 積層型インダクタ素子の製造工程を示した図である。

図１は、本発明の実施形態に係る積層型インダクタ素子を模式的に表した断面図である。図１に示す断面図は、紙面上側を積層型インダクタ素子の上面側とし、紙面下側を積層型インダクタ素子の下面側とする。なお、本実施形態では、全て磁性体のセラミックグリーンシートが積層される積層型インダクタ素子として説明するが、実際には、積層型インダクタ素子は、磁性体および非磁性体のセラミックグリーンシートが積層されてなる。

積層型インダクタ素子は、最外層のうち上面側から下面側に向かって順に、６つの磁性体フェライト層１１乃至磁性体フェライト層１６が配置された積層体からなる。

積層型インダクタ素子を構成する一部のセラミックグリーンシート上には、内部配線が形成されている。同図においては、磁性体フェライト層１２、磁性体フェライト層１５および磁性体フェライト層１６の上面に導電性ペーストからなる導体パターン３１が形成されている。また、磁性体フェライト層１３および磁性体フェライト層１４の上面に、同じく導電性ペーストからなる導体パターン２１が形成されている。

導体パターン２１および導体パターン３１は、ビアホール５１により積層方向に電気的に接続される。ビアホール５１は、各セラミックグリーンシートについて、所定位置にパンチ孔を開け、このパンチ孔に導電性ペーストを充填することによって形成される。

このようにして、磁性体フェライト層を挟んでらせん状に配線が施されることによりコイル導体が形成され、積層体がインダクタとして機能する。ただし、磁性体フェライト層１３および磁性体フェライト層１４の上面に形成された２つの導体パターン２１は、同じ配線パターンであり、これら２つの導体パターン２１により１巻のコイル導体が形成されるようになっている。

なお、図１の例では、導体パターン３１は、磁性体フェライト層１２、磁性体フェライト層１５および磁性体フェライト層１６の上面に形成される例を示しているが、磁性体フェライト層１１、磁性体フェライト層１４、および磁性体フェライト層１５の下面に形成されていてもよい。また、導体パターン２１は、磁性体フェライト層１３および磁性体フェライト層１４の上面ではなく、磁性体フェライト層１２および磁性体フェライト層１３の下面に形成されていてもよい。

なお、磁性体フェライト層と非磁性体フェライト層を積層する場合、相対的に熱収縮率の高い磁性体フェライト層を、相対的に熱収縮率の低い非磁性体フェライト層で挟みこむことで、焼成により素子全体を圧縮して強度を向上させることが好ましい。例えば、磁性体フェライト層として、鉄、ニッケル、亜鉛、および銅を含むフェライトを用い、非磁性体フェライト層として、鉄、亜鉛、および銅を含むフェライトを用いる。

また、導体パターン２１および導体パターン３１は、磁性体フェライト層および非磁性体フェライト層のセラミックグリーンシートよりも熱膨張係数が高い材料（例えば銀）が主成分である。熱膨張係数の低い材料であるセラミックグリーンシートが、熱膨張係数の高い材料である導体パターンで挟みこまれるため、焼成時には、セラミックグリーンシートに引張応力が発生する。

そして、本実施形態における積層型インダクタ素子は、積層体の積層方向において、コイル導体同士の間隔が他より狭い箇所が少なくとも１箇所設けられている。つまり、導体パターン２１で挟まれている磁性体フェライト層１３は、他の磁性体フェライト層よりも薄くなっている。そのため、磁性体フェライト層１３には、焼成によりクラック７１が発生する。このクラック７１が発生することで、各層にかかる応力が緩和され、素子全体としての反りや割れ等を防止することができる。

上述したように、クラック７１は、焼成の際の降温時に生じる収縮差による引張応力によって発生する。したがって、クラック７１は、主として、面方向に発生する。ただし、クラック７１は、フェライト内のポアやビアホール５１に沿って積層方向に発生する場合もある。

そこで、本実施形態の積層型インダクタ素子は、２つの導体パターン２１を２つのビアホール５１で電気的に接続し、同電位としている。また、２つの導体パターン２１は、同じ配線パターンであり、これら２つの導体パターン２１により１巻のコイル導体が形成されるようになっているため、仮にクラックによって上下のコイル導体同士が電気的に接触したとしても、クラック７１によって２つの導体パターン２１がコイルショートになることはない。

なお、磁性体フェライト層１３は、他の磁性体フェライト層に対してセラミックグリーンシートの枚数を減らすことで薄くしてもよいし、薄いセラミックグリーンシートを用いることで薄くしてもよい。

また、導体パターン２１および導体パターン３１は、銀を含む導電性ペーストからなり、銀粒子の平均粒径が１μｍ以下の微粉であることが好ましい。磁性体フェライト層や非磁性体フェライト層は、焼結開始温度が約７００℃〜８００℃程度であるのに対し、従来の粒径（例えば１μｍ以上）の銀を含む導電性ペーストでは、焼結開始温度が６００℃〜７００℃程度であるため、焼成の際の昇温時の収縮差が少ない。これに対し、平均粒径が１μｍ以下の金属ナノ粒子を含む導電性ペーストである場合、融点がさらに低下する。したがって、焼成の際の昇温時にも大きな収縮差が生じるため、確実にクラック７１を発生させることができる。ただし、粒径は、小さくなるほど融点の低下も大きくなるが、粒径が小さくなるほど高価となるため、コストを考慮して焼結開始温度の差が２００〜４００℃程度となるように導電性ペーストの組成を決定することが好ましい。

また、導電性ペーストに低融点ガラスを添加する態様も可能である。低融点ガラスを添加した場合も導電性ペーストとしての融点が低下するため、焼成の際の昇温時に熱収縮の差が生じる。したがって、この場合も、焼成の際の昇温時にクラックを生じさせることができる。ただし、添加量が大きくなるほど抵抗値も大きくなるため、添加量は、最大でも５ｗｔ％程度とすることが望ましい。

以上のようにして発生させたクラック７１は、焼成時の層間の収縮差により発生する応力によって真っ先に発生することで、他の層にかかる応力を緩和し、従来の空隙と同様の機能を有する。図２は、積層型インダクタ素子の特性比較図である。図２に示すように、空隙のない積層型インダクタ素子に対し、空隙のある積層型インダクタ素子は、高い効率を示すが、本実施形態で示したクラック７１を発生させる積層型インダクタ素子も、空隙のある積層型インダクタ素子と同様の効率を示す。

このように、本実施形態の積層型インダクタ素子は、焼成時に消失して空隙となるカーボンペースト等の材料を予め塗布する必要なく、空隙と同様の機能を有する構成を実現することができる。

次に、積層型インダクタ素子の製造工程について説明する。積層型インダクタ素子は、以下の工程により製造される。図３は、積層型インダクタ素子の製造工程を示す図である。図３においては、説明のため、磁性体フェライト層１２、磁性体フェライト層１３、および磁性体フェライト層１４を積層する部分のみ示すが、実際には他にも多数のセラミックグリーンシートが積層される。また、１つの積層体には同時に多数のコイルが形成されるが、図３では、説明のために１つの積層体に１つのコイルを形成する例を示す。

まず、磁性体フェライト層または非磁性体層フェライト層となるべきセラミックグリーンシートを用意する。そして、図３（Ａ）に示すように、各セラミックグリーンシートについて、ビアホール５１となる箇所にパンチ孔を開ける。パンチ孔の形状は、円形状に限らず、矩形や半円形等、他の形状であってもよい。

そして、図３（Ｂ）に示すように、各セラミックグリーンシートのパンチ孔に導電性ペーストを充填し、ビアホール５１を形成する。その後、図３（Ｃ）に示すように、導電性ペーストが塗布され、導体パターン２１および導体パターン３１等の内部配線が形成される。なお、ビアホール５１は、導体パターン２１および導体パターン３１を形成した後に形成することも可能である。

ただし、上述したように、２つの導体パターン２１は、同じ配線パターンであり、これら２つの導体パターン２１により１巻のコイル導体が形成されるようになっている。２つの導体パターン２１を接続するビアホール５１はさらに多数設けられていてもよい。

次に、各セラミックグリーンシートが積層される。図３（Ｃ）の例では、上面側から順に、磁性体フェライト層１２、磁性体フェライト層１３、および磁性体フェライト層１４がそれぞれ積層され、仮圧着が行われる。これにより、焼成前のマザー積層体が形成される。

そして、焼成がなされる。これにより、焼成されたマザー積層体が得られる。この焼成時に、磁性体フェライト層１３にクラック７１が生じる。

１１，１２，１３，１４，１５，１６…磁性体フェライト層
２１，３１…導体パターン
５１…ビアホール
７１…クラック

Claims (4)

1. 磁性体を含む複数層が積層されてなる積層体と、
   該積層体の層間に設けられたコイル導体を、前記積層体の積層方向に接続したインダクタと、
   を有する積層型インダクタ素子であって、
   前記積層体の積層方向において、前記コイル導体同士の間隔が他より狭い箇所が少なくとも１箇所設けられ、当該箇所の上下にあるコイル導体が同電位となるように電気的に接続されていることを特徴とする積層型インダクタ素子。
2. 前記コイル導体は、銀を含む導電性ペーストからなり、銀粒子の平均粒径が１μｍ以下の微粉であることを特徴とする請求項１に記載の積層型インダクタ素子。
3. 前記コイル導体は、ガラスが添加されていることを特徴とする請求項１または請求項２に記載の積層型インダクタ素子。
4. 磁性体を含む複数のセラミックグリーンシートを用意する工程と、
   前記複数のセラミックグリーンシートのうち、少なくとも一部に孔を形成し、当該孔に導電性ペーストを充填する工程と、
   前記複数のセラミックグリーンシートのうち、少なくとも一部にコイル導体を形成する工程と、
   前記複数のセラミックグリーンシートを積層し、前記コイル導体間が積層方向において電気的に接続され、インダクタとして機能する積層体を得る工程と、
   前記積層体を焼成して、積層型インダクタ素子を得る工程と、
   を有し、
   少なくとも１層の前記セラミックグリーンシートが、他の層よりも厚みが薄く、かつその上下にある前記コイル導体が、電気的に同電位となるように接続されていることを特徴とする積層型インダクタ素子の製造方法。

Images