JP2004039957A - 積層インダクタ - Google Patents
積層インダクタ Download PDFInfo
- Publication number
- JP2004039957A JP2004039957A JP2002196977A JP2002196977A JP2004039957A JP 2004039957 A JP2004039957 A JP 2004039957A JP 2002196977 A JP2002196977 A JP 2002196977A JP 2002196977 A JP2002196977 A JP 2002196977A JP 2004039957 A JP2004039957 A JP 2004039957A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- multilayer inductor
- length
- external electrode
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
【解決手段】導体層2の単位長さ当たりの実表面長を1≦(実表面長/単位長さ)≦1.3の範囲に設定することにより、導体層2の表面平滑性を向上させてコイル部分の実質的な表面長を短くしてあるので、表皮効果によって電流がコイル部分の表面に集中して流れる場合でも抵抗値を減少させてQ値低下を抑制することができる。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、螺旋状コイルがチップに内蔵された積層インダクタに関する。
【0002】
【従来の技術】
積層インダクタは、複数のコイル用導体層が磁性体層を介して積層され、且つ、磁性体層に設けられたスルーホール導体によって複数のコイル用導体層が螺旋状に接続された構造を有するチップを備えている。このチップには外部電極が対を成すように形成されていて、複数のコイル用導体層及びスルーホール導体から成るコイル部分の一端は引出部分を介して一方の外部電極に接続され、且つ、コイル部分の他端は別の引出部分を介して他方の外部電極に接続されている。
【0003】
【発明が解決しようとする課題】
積層インダクタの品質を表すQ値はコイル部分を流れる周波数の影響を受けること、具体的にはコイル部分を流れる電流の周波数に比例してQ値は増加するがその増加を妨げる損失があることが知られている。
【0004】
この損失の原因の1つとしては表皮効果、即ち、周波数が高くなるにつれてコイル部分を流れる電流がその表面に集中する現象が関係していると考えられる。つまり、コイル部分の表面及びその近傍部分の導体抵抗が高いと表皮効果を生じたときに電流が流れ難くなり、結果的に直流抵抗が増加してQ値が低下してしまう。
【0005】
本発明は前記事情に鑑みて創作されたもので、その目的とするところは、高周波数域の電流がコイル部分を流れる場合でも表皮効果を原因としたQ値低下を抑制できる積層インダクタを提供することにある。
【0006】
【課題を解決するための手段】
前記目的を達成するため、本発明は、複数のコイル用導体層が磁性体層を介して積層され、且つ、磁性体層に設けられたスルーホール導体によって複数のコイル用導体層が螺旋状に接続された構造を有するチップを備え、複数のコイル用導体層及びスルーホール導体から成るコイル部分の一端が引出部分を介して対を成す一方の外部電極に接続され、且つ、コイル部分の他端が別の引出部分を介して他方の外部電極に接続された積層インダクタであって、コイル用導体層の単位長さ当たりの実表面長が1≦(実表面長/単位長さ)≦1.3の範囲にある、ことをその特徴とする。
【0007】
この積層インダクタによれば、コイル用導体層の単位長さ当たりの実表面長を1≦(実表面長/単位長さ)≦1.3の範囲に設定することにより、コイル導体層の表面平滑性を向上させてコイル部分の実質的な表面長を短くしてあるので、表皮効果によって電流が導体層の表面に集中して流れる場合でも抵抗値が減少されるのでQ値低下を抑制することができる。
【0008】
また、本発明は、複数のコイル用導体層が磁性体層を介して積層され、且つ、磁性体層に設けられたスルーホール導体によって複数のコイル用導体層が螺旋状に接続された構造を有するチップを備え、複数のコイル用導体層及びスルーホール導体から成るコイル部分の一端が引出部分を介して対を成す一方の外部電極に接続され、且つ、コイル部分の他端が別の引出部分を介して他方の外部電極に接続された積層インダクタであって、コイル用導体層の単位断面積当たりの有効断面積が0.9≦(有効断面積/単位断面積)≦1.0の範囲にある、ことをその特徴とする。
【0009】
この積層インダクタによれば、コイル用導体層の単位断面積当たりの有効断面積を0.9≦(有効断面積/単位断面積)≦1.0の範囲に設定することにより、コイル用導体層の緻密性を向上させてコイル部分の表面及びその近傍部分に電流が流れ易くしてあるので、表皮効果によって電流が導体層の表面に集中して流れる場合でも抵抗値を減少させてQ値低下を抑制することができる。
【0010】
本発明の前記目的とそれ以外の目的と、構成特徴と、作用効果は、以下の説明と添付図面によって明らかとなる。
【0011】
【発明の実施の形態】
図1は本発明の一実施形態を示す積層インダクタの横断面図、図2は図1のA−A線断面図、図3は図1に示したチップの層構成を示す斜視図、図4(A)はコイル用導体層の表面状態を示す断面図、図4(B)は図4(A)に対する比較例を示す断面図、図5は周波数とQ値との関係を示す図であり、図1及び図2における符号1はチップ、2はコイル用導体層(以下単に導体層と言う)、3は磁性体層、4はスルーホール導体、5は外部電極である。
【0012】
チップ1はNi−Cu−Zn系フェライト等の磁性体材料を主成分とする磁性体セラミックスから長さ>幅=高さの寸法関係を有する直方体形状に形成されていて、Ag等の金属からコ字形に形成された多数(図中は11個)の導体層2が磁性体層3を介して積層された構造を有する。
【0013】
また、導体層2間の磁性体層3にはスルーホールにAg等の金属を埋め込んで構成されたスルーホール導体4が設けられていて、多数の導体層2はこのスルーホール導体4によって螺旋状に接続されてコイル部分(符号なし)を構成している。
【0014】
さらに、図中の最も上側の導体層2と最も下側の導体層2には引出部分2aがそれぞれ設けられていて、各々端縁はチップ1の積層方向と直交する方向で相対する2つの面(長さ方向の2つの端面)で露出している。
【0015】
外部電極5はAg等の金属から成り、チップ1の前記2つの面に隣接する4つの面の端部に回り込むように形成されている(回り込み部分5a参照)。一方の外部電極5は一方の引出部分2aを通じてコイル部分の一端に接続され、他方の外部電極5は他方の引出部分2aを通じてコイル部分の他端に接続されている。
【0016】
前記のチップ1は、図3に示すようなグリーンシートS1〜S7を所定の順序で積層し圧着したものを焼成することにより形成されている。
【0017】
グリーンシートS1は、Ni−Cu−Zn系フェライト等から成るセラミック粉末と有機バインダと有機溶剤と各種添加剤とを適当な重量割合で混合,混練して得たスラリーを所定厚さで塗工し乾燥して形成されている。
【0018】
グリーンシートS3〜S6は、前記グリーンシートS1にレーザ加工やパンチング等によってスルーホールSHを形成し、Ag等から成る金属粉末と有機バインダと有機溶剤と各種添加剤とを適当な重量割合で混合,混練して得た導体ペーストを所定厚さでコ字状に印刷し乾燥して未焼成導体層C2〜C5を形成したものであり、スルーホールSHには印刷ペーストの一部が充填されている。
【0019】
グリーンシートS2は、前記グリーンシートS1に前記同様の導体ペーストをコ字状に印刷し乾燥してグリーンシートS6と類似の未焼成導体層C1を形成したものであり、未焼成導体層C1の端部には一方の引出部分2aとなる延長部C1aが設けられている。
【0020】
グリーンシートS7は、前記グリーンシートS1にレーザ加工やパンチング等によってスルーホールSHを形成し、前記同様の導体ペーストをコ字状に印刷し乾燥してグリーンシートS4と類似の未焼成導体層C6を形成したものであり、未焼成導体層C6の端部には他方の引出部分2aとなる延長部C6aが設けられ、スルーホールSHには印刷ペーストの一部が充填されている。
【0021】
また、外部電極5は、焼成後のチップ1の長さ方向の両端部それぞれに前記同様の導体ペーストを塗布しこれを焼き付けることにより形成されている。
【0022】
ところで、前記積層インダクタのコイル部分を流れる電流はその周波数が高くなるにつれてコイル部分の表面、即ち、導体層2の表面に集中する。この表皮効果を生じるような高周波数域では、導体層2の表面が平滑でないと電流が流れる長さが実質的に長くなるために抵抗値が増加してQ値が低下してしまう。
【0023】
このQ値低下を抑制するため、前記の積層インダクタの導体層2では、導体層2の単位長さ当たりの実表面長を1≦(実表面長/単位長さ)≦1.3の範囲に設定して、導体層2の表面平滑性を向上させてある。ちなみに、この関係式における「実表面長」とは、導体層2を所定の直線ラインで切断したときの単位長さ当たりの表面長さをその起伏に沿って実測した値である。
【0024】
図3(A)に示すように導体層2の表面起伏が小さい場合には「実表面長/単位長さ」の値は1に近くなり、表皮効果を生じる高周波数域では電流が流れる長さが実質的に短くなるため、抵抗値が減少してQ値低下が抑制される。これに対し、図3(B)に示すようにコイル導体層2の表面起伏が大きい場合には「実表面長/単位長さ」の値は大きくなり、表皮効果を生じる高周波数域では電流が流れる長さが実質的に長くなるため、抵抗値が増加してQ値は低下する。
【0025】
図4は「実表面長/単位長さ」の値が前記範囲内の1.2である場合(実線参照)と「実表面長/単位長さ」の値が前記範囲外の1.5である場合(破線参照)における周波数とQ値との関係を示すもので、同図から分かるように、「実表面長/単位長さ」の値が前記範囲内の1.2である場合には「実表面長/単位長さ」の値が前記範囲外の1.5である場合よりも高周波数域で高いQ値が得られる。
【0026】
先に述べた表面平滑性を向上させる方法としては、未焼成導体層を形成する時に、印刷後の導体ペーストの表面或いは乾燥後の導体ペーストの表面を適当な器具、例えば平坦面を有する押圧器具等によって均して起伏を無くす方法が採用できる。
【0027】
また、このような器具による平滑化処理をしなくとも所期の表面平滑性が得られるような導体ペーストを使用する方法が採用できる。この場合には、導体ペーストに含まれる金属粉末としてその粒径が0.1〜1.0μmの範囲内にあり、且つ、タップ密度が4〜10g/cm3 の範囲内にあるものを使用し、未焼成導体層を焼結してもその表面に起伏が現れないようにすることが望ましい。
【0028】
さらに、図3に示すようなグリーンシートS1〜S7を積層し圧着するときにグリーンシートの表面凹凸によって未焼成導体層の表面平滑性が損なわれる恐れがあることから、表面が平滑なグリーンシートが得られるようなスラリーを使用する方法が採用できる。この場合には、スラリーに含まれるセラミック粉末としてその粒径が0.1〜2.5μmの範囲内にあるものを使用し、グリーンシートの表面に起伏が現れないようにすることが望ましい。
【0029】
勿論、表面平滑性を向上させる前記の方法は適宜組み合わせて採用しても構わない。
【0030】
Q値低下を抑制する他の方策としては、先に述べた表面平滑性向上の他に、導体層2の緻密性向上が挙げられる。表皮効果を生じるような高周波数域では、導体層2の表面及びその近傍部分が密でないと電流が流れる部分が実質的に狭くなるために抵抗値が増加してQ値が低下してしまうので、導体層2の緻密性を確保すればこのQ値低下を抑制することできる。
【0031】
この場合には、導体層2の単位断面積当たりの有効断面積を0.9≦(有効断面積/単位断面積)≦1.0の範囲に設定して、導体層2の緻密性を向上させればよい。ちなみに、この関係式における「有効断面積」とは、導体層2を所定の直線ラインで切断したときの単位断面積当たりの断面積から空隙面積を減じた値、換言すれば、電流が流れる金属部分のみの断面積を実測した値である。
【0032】
導体層2の断面に空隙が少ない場合には「有効断面積/単位断面積」の値は1に近くなり、表皮効果を生じる高周波数域では電流が流れる部分が実質的に広くなるため、抵抗値が減少してQ値低下が抑制される。これに対し、導体層2の断面に空隙が多く存する場合には「有効断面積/単位断面積」の値は小さくなり、表皮効果を生じる高周波数域では電流が流れる部分が実質的に狭くなるため、抵抗値が増加してQ値は低下する。勿論、先に述べた表面平滑性向上の方策を併用すれば、より効果的にQ値低下を抑制することができる。
【0033】
Q値低下を抑制するさらに他の方策としては、先に述べた表面平滑性向上と緻密性向上の他に、浮遊容量減少が挙げられる。図1及び2に示した積層インダクタでは、コイル部分と外部電極5との間に浮遊容量が発生したり、積層インダクタを基板に実装した時にランドとコイル部分との間に浮遊容量が発生すると、高周波数域でのQ値が低下してしまうので、前記浮遊容量を減少すればこのQ値低下を抑制することができる。
【0034】
コイル部分と外部電極5との間の浮遊容量を減少するには、図6に示すように、積層インダクタの図中下面を実装側の面としたときに、各外部電極5の実装側の面に存する回り込み部分5aの長さEbを反対側の面に存する回り込み部分5bの長さEaよりも長くすればよい。ちなみに、この外部電極5は、チップ1の長さ方向両端部にディップ法によって長さEaの回り込み部分5bが得られるように導体ペーストを塗布してから、チップ1の実装側の面に印刷法によってEb−Ea分の導体ペーストを印刷する方法によって形成することができる。この場合には、図6のように反対側の面に存する回り込み部分5bとコイル部分とを積層方向と直交する方向に離すようにすれば、同部分で発生する浮遊容量をより効果的に減少できる。
【0035】
図7は前記外部電極5の回り込み部分5bの長さEaが50μm,150μm,250μm,350μm,400μmの場合における周波数とQ値との関係を示すもので、同図から分かるように、反対側の面に存する回り込み部分5bの長さを短くするにつれて高周波数域で高いQ値が得られる。
【0036】
また、ランド6とコイル部分との間の浮遊容量を減少するには、図8に示すように、積層インダクタの図中下面を実装側の面としたときに、各外部電極5の実装側の面に存する回り込み部分5aとコイル部分との積層方向の間隔Tdを、反対側の面に存する回り込み部分とコイル部分との積層方向の間隔Tuよりも大きくすればよい。
【0037】
図9は前記間隔TdとTuをTd>Tuとした場合(実線参照)と前記間隔TdとTuをTd=Tuとした場合における周波数とQ値との関係を示すもので、同図から分かるように、Td>Tuとした場合にはTd=Tuとした場合よりも高周波数域で高いQ値が得られる。
【0038】
さらに、コイル部分と外部電極5との間の浮遊容量を減少するには、図10に示すように、各外部電極5の回り込み部分5aとコイル部分とが積層方向と直交する方向に離れるように、導体層2の形状を小さくするか或いは回り込み部分5aの長さを小さくすることによって両者の間に隔たりCLを設けるようにしてもよい。
【0039】
以上の説明では、外部電極5がチップ1の積層方向と直交する方向で相対する2つの面に隣接する4つの面の端部に回り込むように形成されたものを積層インダクタとして例示したが、先に述べた表面平滑性向上と緻密性向上の方策は、図11に示すような積層インダクタ、即ち、外部電極15がチップ11の積層方向で相対する2つの面に隣接する4つの面の端部に回り込むように形成された積層インダクタにも適用でき同様の作用効果を得ることができる。
【0040】
図11における符号11はチップ、12はコイル用導体層(以下単に導体層と言う)、13は磁性体層、14はスルーホール導体、15は外部電極である。
【0041】
チップ11はNi−Cu−Zn系フェライト等の磁性体材料を主成分とする磁性体セラミックスから長さ>幅=高さの寸法関係を有する直方体形状に形成されていて、Ag等の金属からコ字形に形成された多数(図中は12個)の導体層12が磁性体層13を介して積層された構造を有する。
【0042】
また、導体層12間の磁性体層13にはスルーホールにAg等の金属を埋め込んで構成されたスルーホール導体14が設けられていて、多数の導体層12はこのスルーホール導体14によって螺旋状に接続されてコイル部分(符号なし)を構成している。
【0043】
さらに、図中の最も左側の導体層12と最も右側の導体層12には複数のスルーホール導体14を直線状に接続して構成された引出部分12aの一端がそれぞれ接続され、各引出部分12aの他端はチップ1の積層方向で相対する2つの面(長さ方向の2つの端面)で露出している。
【0044】
外部電極15はAg等の金属から成り、チップ11の前記2つの面に隣接する4つの面の端部に回り込むように形成されている(回り込み部分15a参照)。一方の外部電極15は一方の引出部分12aを通じてコイル部分の一端に接続され、他方の外部電極15は他方の引出部分12aを通じてコイル部分の他端に接続されている。
【0045】
前記のチップ11は、図12に示すようなグリーンシートS11〜S15を所定の順序で積層し圧着したものを焼成することにより形成されている。
【0046】
グリーンシートS11は、Ni−Cu−Zn系フェライト等から成るセラミック粉末と有機バインダと有機溶剤と各種添加剤とを適当な重量割合で混合,混練して得たスラリーを所定厚さで塗工し乾燥して形成された基礎グリーンシートにレーザ加工やパンチング等によってスルーホールSHを形成し、Ag等から成る金属粉末と有機バインダと有機溶剤と各種添加剤とを適当な重量割合で混合,混練して得た導体ペーストを所定厚さで矩形状或いは円形状に印刷し乾燥して未焼成導体層C11を形成したものであり、スルーホールSHには印刷ペーストの一部が充填されている。
【0047】
グリーンシートS12〜S15は、前記基礎グリーンシートにレーザ加工やパンチング等によってスルーホールSHを形成し、前記同様の導体ペーストを所定厚さでコ字状に印刷し乾燥して未焼成導体層C12〜C15を形成したものであり、スルーホールSHには印刷ペーストの一部が充填されている。
【0048】
また、外部電極15は、焼成後のチップ11の長さ方向の両端部それぞれに前記同様の導体ペーストを塗布しこれを焼き付けることにより形成されている。
【0049】
図11に示した積層インダクタにおいて、Q値低下を抑制するさらに他の方策としては、先に述べた表面平滑性向上と緻密性向上の他に、浮遊容量減少が挙げられる。図11に示した積層インダクタでは、コイル部分と外部電極15との間に浮遊容量が発生したり、引出部分12aと外部電極15との間に浮遊容量が発生すると、高周波でのQ値が低下してしまうので、前記浮遊容量を減少すればこのQ値低下を抑制することができる。
【0050】
コイル部分と外部電極15との間の浮遊容量を減少するには、図11に示すように、各外部電極5の回り込み部分15aとコイル部分とが積層方向と直交する方向に離れるように、導体層2の形状を小さくするか或いは回り込み部分5aの長さを小さくすることによって両者の間に隔たりを設けるようにすればよい。
【0051】
また、引出部分12aと外部電極15との間の浮遊容量を減少するには、引出部分12aを積層方向中心或いはその近傍に位置させるようにして、引出部分12aと外部電極15との間に隔たりを設けるようにすればよい。
【0052】
このように、前述の積層インダクタによれば、導体層2,12の単位長さ当たりの実表面長を1≦(実表面長/単位長さ)≦1.3の範囲に設定することにより、導体層2,12の表面平滑性を向上させてコイル部分の実質的な表面長を短くしてあるので、表皮効果によって電流がコイル部分の表面に集中して流れる場合でも抵抗値を減少させてQ値低下を抑制することができる。
【0053】
また、前述の積層インダクタによれば、導体層2,12の単位断面積当たりの有効断面積を0.9≦(有効断面積/単位断面積)≦1.0の範囲に設定することにより、導体層2,12の緻密性を向上させてコイル部分の表面及びその近傍部分に電流が流れ易くしてあるので、表皮効果によって電流がコイル部分の表面に集中して流れる場合でも抵抗値を減少させてQ値低下を抑制することができる。
【0054】
さらに、前述の積層インダクタによれば、コイル部分と外部電極5,15との間等に発生する浮遊容量を減少させることにより、浮遊容量の影響によって高周波数域でQ値が低下することを抑制することができる。
【0055】
【発明の効果】
以上詳述したように、本発明によれば、高周波数域の電流がコイル部分を流れる場合でも表皮効果を原因としたQ値低下を抑制することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示す積層インダクタの横断面図
【図2】図1のA−A線断面図
【図3】図1に示したチップの層構成を示す斜視図
【図4】コイル用導体層の表面状態を示す断面図と、その比較例を示す断面図
【図5】周波数とQ値との関係を示す図
【図6】図1に示した積層インダクタの変形例を示す図
【図7】図6に示した回り込み部分の長さに係る周波数とQ値との関係を示す図
【図8】図1に示した積層インダクタの他の変形例を示す図
【図9】図8に示した回り込み部分とコイル部分との間隔に係る周波数とQ値との関係を示す図
【図10】図1に示した積層インダクタのさらに他の変形例を示す図
【図11】本発明の他の実施形態を示す積層インダクタの横断面図
【図12】図11に示したチップの層構成を示す斜視図
【符号の説明】
1…チップ、2…コイル用導体層、2a…引出部分、3…磁性体層、4…スルーホール導体、5…外部電極、5a,5b…外部電極の回り込み部分、6…ランド、11…チップ、12…コイル用導体層、12a…引出部分、13…磁性体層、14…スルーホール導体、15…外部電極、15a…外部電極の回り込み部分。
Claims (11)
- 複数のコイル用導体層が磁性体層を介して積層され、且つ、磁性体層に設けられたスルーホール導体によって複数のコイル用導体層が螺旋状に接続された構造を有するチップを備え、複数のコイル用導体層及びスルーホール導体から成るコイル部分の一端が引出部分を介して対を成す一方の外部電極に接続され、且つ、コイル部分の他端が別の引出部分を介して他方の外部電極に接続された積層インダクタであって、
コイル用導体層の単位長さ当たりの実表面長が1≦(実表面長/単位長さ)≦1.3の範囲にある、
ことを特徴とする積層インダクタ。 - 複数のコイル用導体層が磁性体層を介して積層され、且つ、磁性体層に設けられたスルーホール導体によって複数のコイル用導体層が螺旋状に接続された構造を有するチップを備え、複数のコイル用導体層及びスルーホール導体から成るコイル部分の一端が引出部分を介して対を成す一方の外部電極に接続され、且つ、コイル部分の他端が別の引出部分を介して他方の外部電極に接続された積層インダクタであって、
コイル用導体層の単位断面積当たりの有効断面積が0.9≦(有効断面積/単位断面積)≦1.0の範囲にある、
ことを特徴とする積層インダクタ。 - コイル用導体層は金属粉末とバインダと溶媒とを少なくとも含む導体ペーストを塗布して得た未焼成コイル用導体層の焼結物から成り、導体ペーストに含まれる金属粉末はその粒径が0.1〜1.0μmの範囲内にあり、且つ、タップ密度が4〜10g/cm3 の範囲内にある、
ことを特徴とする請求項1または2に記載の積層インダクタ。 - 磁性体層はセラミック粉末とバインダと溶媒とを少なくとも含むスラリーを塗布して得た未焼成磁性体層の焼結物から成り、スラリーに含まれるセラミック粉末はその粒径が0.1〜2.5μmの範囲内にある、
ことを特徴とする請求項1〜3の何れか1項に記載の積層インダクタ。 - チップは直方体形状を成し、外部電極はチップの積層方向と直交する方向で相対する2つの面に隣接する4つの面の端部に回り込むように形成されている、
ことを特徴とする請求項1〜4の何れか1項に記載の積層インダクタ。 - 各外部電極の実装側の面に存する回り込み部分の長さは反対側の面に存する回り込み部分の長さよりも長い、
ことを特徴とする請求項5に記載の積層インダクタ。 - 反対側の面に存する回り込み部分とコイル部分とは積層方向と直交する方向において離れている、
ことを特徴とする請求項6に記載の積層インダクタ。 - 各外部電極の実装側の面に存する回り込み部分とコイル部分との積層方向における間隔は、反対側の面に存する回り込み部分とコイル部分との積層方向における間隔よりも大きい、
ことを特徴とする請求項5〜7の何れか1項に記載の積層インダクタ。 - 各外部電極の回り込み部分とコイル部分とは積層方向と直交する方向において離れている、
ことを特徴とする請求項5,7または8に記載の積層インダクタ。 - チップは直方体形状を成し、チップの積層方向で相対する2つの面には隣接する4つの面の端部に回り込むように外部電極が形成されている、
ことを特徴とする請求項1〜4の何れか1項に記載の積層インダクタ。 - 各外部電極の回り込み部分とコイル部分とは積層方向において離れている、
ことを特徴とする請求項10に記載の積層インダクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002196977A JP2004039957A (ja) | 2002-07-05 | 2002-07-05 | 積層インダクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002196977A JP2004039957A (ja) | 2002-07-05 | 2002-07-05 | 積層インダクタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004039957A true JP2004039957A (ja) | 2004-02-05 |
Family
ID=31704865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002196977A Pending JP2004039957A (ja) | 2002-07-05 | 2002-07-05 | 積層インダクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004039957A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024677A (ja) * | 2004-07-07 | 2006-01-26 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
JP2010165964A (ja) * | 2009-01-19 | 2010-07-29 | Murata Mfg Co Ltd | 積層コイル部品およびその製造方法 |
WO2013035515A1 (ja) * | 2011-09-07 | 2013-03-14 | Tdk株式会社 | 積層型コイル部品 |
WO2013035516A1 (ja) * | 2011-09-07 | 2013-03-14 | Tdk株式会社 | 積層型コイル部品 |
JP2013058538A (ja) * | 2011-09-07 | 2013-03-28 | Tdk Corp | 積層型コイル部品 |
JP2013183008A (ja) * | 2012-03-01 | 2013-09-12 | Tdk Corp | 積層型コイル部品 |
JP2013183007A (ja) * | 2012-03-01 | 2013-09-12 | Tdk Corp | 積層型コイル部品 |
US8736413B2 (en) | 2011-12-14 | 2014-05-27 | Murata Manufacturing Co., Ltd. | Laminated type inductor element and manufacturing method therefor |
KR101442404B1 (ko) * | 2013-03-29 | 2014-09-17 | 삼성전기주식회사 | 인덕터 및 그 제조 방법 |
-
2002
- 2002-07-05 JP JP2002196977A patent/JP2004039957A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024677A (ja) * | 2004-07-07 | 2006-01-26 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
JP2010165964A (ja) * | 2009-01-19 | 2010-07-29 | Murata Mfg Co Ltd | 積層コイル部品およびその製造方法 |
CN103827992A (zh) * | 2011-09-07 | 2014-05-28 | Tdk株式会社 | 层叠型线圈部件 |
WO2013035516A1 (ja) * | 2011-09-07 | 2013-03-14 | Tdk株式会社 | 積層型コイル部品 |
JP2013058538A (ja) * | 2011-09-07 | 2013-03-28 | Tdk Corp | 積層型コイル部品 |
JP2013058539A (ja) * | 2011-09-07 | 2013-03-28 | Tdk Corp | 積層型コイル部品 |
WO2013035515A1 (ja) * | 2011-09-07 | 2013-03-14 | Tdk株式会社 | 積層型コイル部品 |
CN103827991A (zh) * | 2011-09-07 | 2014-05-28 | Tdk株式会社 | 层叠型线圈部件 |
US8736413B2 (en) | 2011-12-14 | 2014-05-27 | Murata Manufacturing Co., Ltd. | Laminated type inductor element and manufacturing method therefor |
JP2013183008A (ja) * | 2012-03-01 | 2013-09-12 | Tdk Corp | 積層型コイル部品 |
JP2013183007A (ja) * | 2012-03-01 | 2013-09-12 | Tdk Corp | 積層型コイル部品 |
KR101442404B1 (ko) * | 2013-03-29 | 2014-09-17 | 삼성전기주식회사 | 인덕터 및 그 제조 방법 |
CN104078204A (zh) * | 2013-03-29 | 2014-10-01 | 三星电机株式会社 | 电感器和用于制造其的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6459351B1 (en) | Multilayer component having inductive impedance | |
US6515568B1 (en) | Multilayer component having inductive impedance | |
JP5281090B2 (ja) | 積層インダクタ、その製造方法、及び積層チョークコイル | |
US20080218301A1 (en) | Multilayer coil component and method of manufacturing the same | |
JP2007096926A (ja) | 積層型フィルタ | |
JPWO2009136661A1 (ja) | 積層インダクタおよびその製造方法 | |
JP2005038904A (ja) | 積層セラミック電子部品およびその製造方法 | |
WO2005024863A1 (ja) | 積層コイル部品及びその製造方法 | |
JP2004039957A (ja) | 積層インダクタ | |
JPH07201570A (ja) | 厚膜積層インダクタ | |
JP4783842B2 (ja) | 多層セラミック基板 | |
JP2007305830A (ja) | 電子部品の製造方法、電子部品、及び電子機器 | |
JP2001118728A (ja) | 積層インダクタアレイ | |
JP2005150137A (ja) | コモンモードノイズフィルタ | |
JPH1197256A (ja) | 積層型チップインダクタ | |
JP2011192737A (ja) | 電子部品及びその製造方法 | |
WO2011048873A1 (ja) | 積層インダクタ | |
JP4479353B2 (ja) | 積層型電子部品 | |
JPH08186024A (ja) | 積層インダクタ | |
JP2004342963A (ja) | 積層型電子部品 | |
KR101963267B1 (ko) | 적층 인덕터 및 그 실장기판 | |
JP2000091152A (ja) | 積層電子部品とその製造方法 | |
JPH08124746A (ja) | 積層インダクタ | |
JP2005294637A (ja) | 積層コイルアレイ | |
JPH09180938A (ja) | 積層インダクタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080304 |
|
A02 | Decision of refusal |
Effective date: 20080507 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A521 | Written amendment |
Effective date: 20080627 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20080718 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20080808 Free format text: JAPANESE INTERMEDIATE CODE: A912 |