JP2005072267A - 積層型インダクタ - Google Patents

積層型インダクタ Download PDF

Info

Publication number
JP2005072267A
JP2005072267A JP2003300352A JP2003300352A JP2005072267A JP 2005072267 A JP2005072267 A JP 2005072267A JP 2003300352 A JP2003300352 A JP 2003300352A JP 2003300352 A JP2003300352 A JP 2003300352A JP 2005072267 A JP2005072267 A JP 2005072267A
Authority
JP
Japan
Prior art keywords
conductor
conductor pattern
magnetic
coiled
multilayer inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003300352A
Other languages
English (en)
Inventor
Takashi Endo
貴志 遠藤
Hidekazu Sato
英和 佐藤
Toru Okawa
透 大川
Minoru Sato
稔 佐藤
Osami Kumagai
修美 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003300352A priority Critical patent/JP2005072267A/ja
Publication of JP2005072267A publication Critical patent/JP2005072267A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】 磁性体シートの磁性体部に生じた応力に起因するインダクタンス値の変化を防止し、コイル状導体の両端側に位置する導体パターンにおいては、端子電極との接続状態が良好であると共に磁性体部との間の空隙が低減された積層型インダクタを提供すること。
【解決手段】 積層型インダクタ1は、コイル状導体5が内設された素子2と、素子2の側面に形成され、コイル状導体5の両端部に接続された一対の端子電極3,3とを有している。コイル状導体5の両端側には、それ以外の部位を構成する導体パターン6の縮率より小さい縮率を有する導体パターン6によって構成された低縮率領域が設けられている。そして、低縮率領域を構成する導体パターン6の縮率と、それ以外の部位を構成する導体パターン6の縮率との差は10〜22%となっている。
【選択図】 図2

Description

本発明は、積層型インダクタに関する。
一般に、積層型インダクタは、コイル状導体を構成する導体パターンが形成された複数の磁性体シートを積層した積層体を有し、各導体パターンが磁性体シートに形成されたビアホールを介して相互に接続されることによって構成されている。また、上記導体パターンのうち、コイル状導体の両端側に位置し入出力端に相当する導体パターンは、磁性体シートの縁部まで引き出された状態に形成されている(以下、この導体パターンを「端部導体」という。)。そして、この端部導体は、磁性体シートの縁部まで引き出された部分において、磁性体シートが積層されてなる積層体の端面に形成された銀等からなる端子電極に接続されている(例えば、特許文献1参照。)。
特開2003−109820号公報
このような積層型インダクタでは、外部の温度変化や磁気の影響により磁性体シートの磁性体部が膨張・収縮して変形しようとする。しかし、磁性体部の変形は導体パターンによって規制され磁性体部には応力が発生する。すると、この応力によって磁性体部から磁界が発生し、この磁界によってインダクタンスの値が変化してしまう虞がある。
しかし、積層型インダクタでは、磁性体シートを積層した積層体を形成した後、または積層体の端面に端子電極用の導体ペーストを塗布した後に焼成が行われることによって、積層体の導体パターンおよび磁性体部が焼成時の加熱によって収縮する。このとき、導体パターンの縮率は磁性体部の縮率よりも大きいため、磁性体部に比べて導体パターンの方がより収縮し、導体パターンと磁性体部との間に空隙が生じる。従って、磁性体部に応力が発生することはなく、上述したような応力の発生に起因するインダクタンス値の変化を防止でき、電磁気的特性を安定させることができる。
ところが、端部導体は、焼成時の加熱により磁性体シートの縁部から内部へと引き込むように収縮してしまう。これにより、端部導体と端子電極との接触面積の減少、更には端部導体が端子電極から離隔するといった事態を引き起こす虞がある。また、端部導体と磁性体部との間に生じた空隙に、例えば水分が滞留して、磁気特性の低下やショートなどを引き起こす可能性がある。
そこで、磁性体部に生じた応力に起因するインダクタンス値の変化を防止するという課題と、端部導体と端子電極との接続状態を良好にすると共に、端部導体と磁性体部との間に生じる空隙を低減するという課題との双方を同時に解決することが求められている。
上記特許文献1では、端部導体の縮率を10%以下とし、それ以外の導体パターンの縮率を10%以上とすることにより、端部導体については磁性体部との間の空隙を少なくし、それ以外の導体パターンについては磁性体部との間にある程度の空隙が形成されるようにしている。
しかしながら、磁性体材料は特性によって縮率が異なるため、特許文献1に記載の発明では様々な縮率の磁性体に適合させることが困難であり、必ずしも好ましい結果を得ることはできない。
本発明は、上記従来技術の有する課題に鑑みてなされたものであり、磁性体シートの磁性体部に生じた応力に起因するインダクタンス値の変化を防止し、コイル状導体の両端側に位置する導体パターンにおいては、端子電極との接続状態が良好であると共に磁性体部との間の空隙が低減された積層型インダクタを提供することを目的とする。
本発明は、コイル状導体を構成する導体パターンが表面に形成された複数の磁性体シートが積層された積層体と、積層体の側面に形成され、コイル状導体の両端側に位置する導体パターンに接続された一対の端子電極と、を備え、コイル状導体の両端側には、それ以外の部位を構成する導体パターンの縮率より小さい縮率を有する導体パターンによって構成された低縮率領域が設けられており、低縮率領域を構成する導体パターンの縮率と、それ以外の部位を構成する導体パターンの縮率との差が10〜22%であることを特徴とするものである。
本発明の積層型インダクタによれば、積層型インダクタの製造の過程で焼成を行ったときに、コイル状導体の両端側に位置する低縮率領域を構成する導体パターンについては収縮が抑制され、それ以外の導体パターンについては磁性体シートの磁性体部との間に空隙が形成されるような導体パターンの縮率を特性によって異なる磁性体シートの縮率に合わせて選定することができる。このため、コイル状導体の両端側の導電パターンについては、端子電極との接触状態の悪化や磁性体部との間での空隙の発生といった事態を防止することができ、コイル状導体のそれ以外の部分については、磁性体部での応力の発生を防止することができる。
積層体の最外層に位置する磁性体シートに形成された導電パターンは、低縮率領域を構成していることが好ましい。これにより、各磁性体シートに対して同じ縮率の導体パターンを形成すればよいので製造が容易となる。
低縮率領域を構成する導体パターンは、磁性体シートにおける一対の端子電極が形成された側面同士の間隔の1/4以下の長さであることが好ましい。これにより、コイル状導体の両端側に位置する導体パターンの収縮量が小さくなるため、上記収縮率の差をより確実に10〜22%とすることができる。
また、低縮率領域を構成する導体パターンの縮率は、10%より大きいことが好ましい。これにより、導体パターンの収縮量が小さいために磁性体シートの磁性体部に応力が生じクラックが発生してしまうという事態を防止することができる。
本発明によれば、コイル状導体の両端側に、それ以外の部位を構成する導体パターンの縮率より小さい縮率を有する導体パターンによって構成された低縮率領域を設け、この低縮率領域を構成する導体パターンの縮率と、それ以外の部位を構成する導体パターンの縮率との差を10〜22%としたため、特性によって異なる磁性体シートの縮率に合わせて導体パターンの縮率を選定することができる。従って、磁性体シートの磁性体部に生じた応力に起因するインダクタンス値の変化を防止し、コイル状導体の両端側に位置する導体パターンにおいては、端子電極との接続状態が良好であると共に磁性体部との間の空隙が低減された積層型インダクタを提供することができる。
以下、添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。
図1は、本発明の実施形態に係る積層型インダクタを示す斜視図であり、図2は、図1に示す積層型インダクタの断面図である。積層型インダクタ1は、直方体形状の素子2と、この素子2の長手方向の両端部に形成された1対の端子電極3,3とを備えている。素子2は、磁性材料からなる素子本体部4と、該素子本体部4の内部に形成されたコイル状導体5とから構成されている。コイル状導体5の両端側に位置する始端部5a及び終端部5bは、素子本体部4の縁部まで引き出されており、それぞれ端子電極3,3に接続されている。なお、ここでいう始端部5a及び終端部5bとは、コイル状導体5の端部のみならずその周辺の部位も含まれ、後述する低縮率領域を構成している。
図3は、素子2の分解斜視図である。図3に示すように、素子2は、コイル状導体5を構成する導体パターン6が形成された複数の磁性体グリーンシート(磁性体シート)7と、積層した磁性体グリーンシート7の上下に積層され、導体パターン6が形成されていない複数の磁性体グリーンシート8とによって構成されている。
磁性体グリーンシート7,8は、例えばフェライト粉末等の磁性体粉末をバインダーで結着させてシート状に形成したものが用いられる。磁性体グリーンシート7,8の厚さは、例えば20μm程度である。
また、導体パターン6の形成には、例えば銀粉をバインダーで混練して形成した導体ペーストが用いられる。この導体パターン6は、磁性体グリーンシート7が積層したときに接続されてコイル状となるように磁性体グリーンシート7上に形成されている。本実施形態に係る素子2では、コイル状導体5の始端部5a及び終端部5bに位置する導体パターン6は、磁性体グリーンシート7の一対の端子電極3,3を結ぶ側辺に対し略平行で、且つ、磁性体グリーンシート7の縁部まで引き出され磁性体グリーンシート7の端面に露出した状態に形成されている。また、それ以外の導体パターン6は、各磁性体グリーンシート7に対してコイル状導体5の1/2ターン分が形成されている。コイル状導体5の始端部5a及び終端部5bに位置する導体パターン6の長さ(図2に示すX)は、磁性体グリーンシート7における上記した一対の端子電極3,3が形成された側面同士の間隔の(図2に示すY)の1/4以下となっている。
以上のような複数の磁性体グリーンシート7に形成された導体パターン6は、各磁性体グリーンシート7に形成されたスルーホール9を介して相互に接続されることによってコイル状をなし、上述したコイル状導体5を構成する。また、コイル状導体5の始端部5a及び終端部5bに位置する導体パターン6は、磁性体グリーンシート7の縁部において端子電極3,3にそれぞれ接続されている(図2参照)。
次に、上記の積層型インダクタ1の製造方法について説明する。
まず、Ni−Cu−Zn系フェライト、Ni−Cu−Zn−Mg系フェライト、Ni−Cu系フェライト等の磁性体を用い、公知の手法により複数枚の磁性体グリーンシート7,8を作製する。
次に、磁性体グリーンシート7の所定の位置に、レーザー加工等によってスルーホール9を形成する。そして、上述した導体ペーストを用いて、例えばスクリーン印刷により、磁性体グリーンシート7上に導体パターン6を形成し、その後乾燥させる。
このとき、コイル状導体5の始端部5a及び終端部5bに位置する導体パターン6と、それ以外の導体パターン6とでは、異なる平均粒径の銀粉を使用し、それぞれの導体パターン6の縮率を異なる値にする。そして、コイル状導体5の両端側に、それ以外の部位を構成する導体パターン6の縮率より小さい縮率を有する導体パターン6から構成される低縮率領域を形成する。そして、この低縮率領域を構成する導体パターン6の縮率と、コイル状導体5のそれ以外の部位を構成する導体パターン6の縮率との差を10〜22%とする。つまり、コイル状導体5の始端部5a及び終端部5bを低縮率領域とし、この始端部5a及び終端部5bに位置する導体パターン6の縮率から、それ以外の導体パターン6の縮率を引いた値が、−10〜−22%となるようにする。
本実施形態では、導体パターン6が形成された磁性体グリーンシート7のみで構成された積層体の最外層に位置する磁性体グリーンシート7に、コイル状導体5の始端部5a及び終端部5bに位置する導体パターン6を形成している。そして、この最外層に形成された導体パターン6の縮率が、それ以外の層に位置する磁性体グリーンシート7に形成された導体パターン6の縮率よりも小さくなるようにしている。更にこのとき、コイル状導体5の始端部5a及び終端部5bに位置する導体パターン6の縮率を、10%よりも大きくする。例えば、後述する実施例1のように、コイル状導体5の始端部5a及び終端部5bに位置する導体パターン6については、平均粒径が0.3μmの銀粉を使用して縮率を29.8%とし、それ以外の導体パターンについては、平均粒径が1.1μmの銀粉を使用して縮率を14.9%とする。
次に、磁性体グリーンシート8と、導体パターン6が形成された磁性体グリーンシート7とを積層・圧着する。この場合、まず、複数枚の磁性体グリーンシート8を積層し、その磁性体グリーンシート8の上に複数枚の磁性体グリーンシート7を積層し、更にその磁性体グリーンシート7の上に複数枚の磁性体グリーンシート8を積層する。つまり、積層された複数枚の磁性体グリーンシート7(積層体)を、複数枚の磁性体グリーンシート8によって上下から挟んだ状態とする。これにより、磁性体グリーンシート7の導体パターン6が保護される。なお、圧着の際に磁性体グリーンシート7,8に加える圧力は、例えば、650〜1000Kg/cm2程度とするのが好ましい。
磁性体グリーンシート7のスルーホール9は、隣り合う導体パターン6の端部同士が重なる場所に形成されており、導体パターン6が磁性体グリーンシート7の積層によりスルーホール9を介して螺旋状に接続されるようになっている。
次に、積層した磁性体グリーンシート7,8を所定の形状・大きさに切断し、所定の温度で焼成する。積層した磁性体グリーンシート7,8は、一般に端子電極3,3の形成された位置が特定しやすいように直方体とし、例えば、焼成後に直方体の長手方向の長さが1.0mm、直方体の幅と高さが0.5mm程度となるように切断する。この場合、コイル状導体5の始端部5a及び終端部5bに位置し磁性体グリーンシート7の端面に露出した導体パターン6が直方体の長手方向の端面に位置するように切断する。また、焼成の温度は、例えば、870℃程度とする。
次に、磁性体グリーンシート7,8が積層されてなる積層体の導体パターン6が露出した端面に、銀を主成分とする導体ペーストを塗布して焼き付け、更に電気めっきを施すことによって端子電極3,3を形成する。以上により、本実施形態に係る積層型インダクタ1が完成する。なお、電気めっきは、銅とニッケルと錫、ニッケルと錫、ニッケルと金、ニッケルと銀などを用いて行うのが好ましい。
従来の積層型インダクタでは、図4の(a)に示すように、製造の過程で焼成を行った場合、コイル状導体5の始端部5a及び終端部5bに位置する導体パターン6が、素子本体部(磁性体グリーンシート7の磁性体部)4の縁部から内部へと引き込むように収縮してしまう(図4では、コイル状導体の終端部5bを示している。)。このため、導体パターン6と端子電極3との接触状態が悪化してしまう。また、導体パターン6と素子本体部4との間に空隙が生じ、例えばこの空隙に水分が滞留して磁気特性の低下を引き起こす可能性がある。
また、空隙が内部に水分を滞留したままの状態で電気めっきによりシールドされると、プリント基板上への積層型インダクタの実装に際し、半田の溶解温度である183℃以上でリフローすると、空隙に滞留した水分が熱膨張して気化し、電気めっき被膜が破壊されてしまう。更に、空隙に滞留した水分の気化により、溶融した半田が飛散する虞がある。この飛散した半田が近傍の電気部品の端子に達して急冷された場合、半田によるショートとなって回路動作を不能にする原因となってしまう。
しかし、上述した本実施形態に係る積層型インダクタ1では、コイル状導体5の低縮率領域、すなわち始端部5a及び終端部5bに位置する導体パターン6の縮率をそれ以外の導体パターン6の縮率よりも小さくしているため、焼成を行った際、図4(b)に示すように、コイル状導体5の始端部5a及び終端部5bに位置する導体パターン6については収縮が抑制される。また、それ以外の導体パターン6については素子本体部4との間に空隙を形成させることができる。これにより、コイル状導体5の始端部5a及び終端部5bについては、端子電極3,3との接触状態の悪化や磁性体部との間での空隙の発生といった事態を確実に防止し、コイル状導体5のそれ以外の部分については、磁性体部での応力の発生を確実に防止できる。そして、コイル状導体5の始端部5a及び終端部5bに位置する導体パターン6の縮率から、それ以外の導体パターン6の縮率を引いた値を−10〜−22%とし、それぞれの縮率を相対的に変化するようにしているため、磁性体グリーンシート7の磁性体部の縮率が特性によって異なる場合にも適合させることができる。従って、より信頼性の高い積層型インダクタ1を実現することができる。なお、上述した本発明の効果をより確実に奏する積層型インダクタ1を得るためには、コイル状導体5の低縮率領域、すなわち始端部5a及び終端部5bを構成する導体パターン6の縮率と、それ以外の部位を構成する導体パターン6の縮率との差を12〜20%とするのが望ましい。
また、本実施形態の積層型インダクタ1では、コイル状導体5の始端部5a及び終端部5bに位置する導体パターン6の長さを、磁性体グリーンシート7の長手方向、すなわち磁性体グリーンシート7の端子電極3,3が形成された端面同士の間隔の1/4以下としている。これにより、コイル状導体5の始端部5a及び終端部5bに位置する導体パターン6の収縮する絶対量が小さくなるため、積層型インダクタ1の製造に際し、上記収縮率の差を10〜22%とするのが容易となる。
更に、本実施形態の積層型インダクタ1では、コイル状導体5の始端部5a及び終端部5bに位置し低縮率領域を構成している導体パターン6の縮率を10%より大きくしている。これにより、導体パターン6の収縮量が小さいために素子本体部4に応力が発生してクラックが生じてしまう(図5参照。)という事態を防止することができる。
ところで、従来、銀等の導体パターン6の主成分に所定量のパラジウム(Pd)を加えて導体パターン6を形成することによって、コイル状導体5の始端部5a及び終端部5bに位置する導体パターン6およびそれ以外の導体パターン6を所望の縮率に調整する積層型インダクタが知られている。しかしながら、この方法では、パラジウムが高価であるために積層型インダクタ1の製造コストが高くなってしまう。上記本実施形態に係る方法によれば、銀粉の平均粒径を変えることによって導体パターン6の縮率を変化させているため、製造コストを低く抑えることができる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、焼成前の積層した磁性体グリーンシート7,8の端面に、銀を主成分とする端子電極用の導体ペーストを塗布してから、この端子電極用の導体ペーストと共に所定の温度で焼成をするようにしてもよい。また、本発明は、インダクタに限らずチップビーズに適用しても同様の効果を得ることができる。
以下、表1及び表2を参照して本発明の積層型インダクタの実施例について説明する。なお、以下の実施例1,2では、コイル状導体の両端側に位置する始端部及び終端部に位置し低縮率領域を構成する導体パターンを「端部導体」と呼び、それ以外の導体パターンを「内部導体」と呼ぶことにする。
(実施例1)
まず、表1を参照して本発明の積層型インダクタの実施例1について説明する。
本実施例では、本発明に係る積層型インダクタ(表1では、「実施例」と記す)と、従来の積層型インダクタ(表1では、「比較例」と記す)とについて、端部導体と端子電極が断線した個数と、端部導体と素子本体部との空隙に滞留した水分が気化することにより、溶融した半田が飛散した個数とを調べた。
本実施例の積層型インダクタでは、端部導体については、平均粒径が1.1μmの銀粉を用いて縮率を14.9%とし、内部導体については、平均粒径が0.3μmの銀粉を用いて縮率を29.8%とした。従って、本実施例の積層型インダクタは、端部導体の縮率から内部導体の縮率を引いた縮率差は、−14.9%となっている。一方、比較例の積層型インダクタは、端部導体及び内部導体共に29.8%で縮率差が0%のものを使用した。これらの積層型インダクタについて、端部導体と端子電極が断線した個数と溶融した半田が飛散した個数とを調べた結果を表1に示す。
Figure 2005072267
表1に示すように、本実施例に係る積層型インダクタでは、半田が飛散した個数、端部導体と端子電極が断線した個数共に20000個中0個であった。一方、比較例に係る積層型インダクタでは、半田が飛散した個数が20000個中26個、端部導体と端子電極が断線した個数が20000個中94個発生したことが確認された。
(実施例2)
次に、表2を参照して本発明の積層型インダクタの実施例2について説明する。
本実施例では、端部導体の縮率から内部導体の縮率を引いた値(縮率差)が、−7%,−10%,−12%,−15%,−20%,−22%、−25%の積層型インダクタをそれぞれ20000個製造し、各縮率差において、端部導体と端子電極が断線した積層型インダクタの個数と、端部導体の近傍の素子本体部にクラックが生じた積層型インダクタの個数とを調べた。その結果を表2に示す。
Figure 2005072267
表2に示すように、縮率差が−7%のとき、端部導体と端子電極が断線した積層型インダクタは20000個中0個であったが、素子本体部にクラックが生じた積層型インダクタは20000個中184個も発生していた。また、縮率差が−25%のとき、素子本体部にクラックが生じた積層型インダクタは20000個中0個であったが、端部導体と端子電極が断線した積層型インダクタは、20000個中241個も発生していた。
一方、縮率差が−10%のときでは、端部導体と端子電極が断線した積層型インダクタは20000個中0個、素子本体部にクラックが生じた積層型インダクタは20000個中4個であり、縮率差が−22%のときでは、断線した積層型インダクタは20000個中5個、素子本体部にクラックが生じた積層型インダクタは20000個中0個であった。
そして、縮率差が−12%,−15%,−20%のときでは、端部導体と端子電極とが断線した積層型インダクタ及び素子本体部にクラックが生じた積層型インダクタは共に皆無であった。
以上の結果により、端部導体の縮率から内部導体の縮率を引いた縮率差は、−10〜−22%であるのが好ましく、更には、−12〜−20%とするのがより好ましいことが確認された。
本発明の実施形態に係る積層型インダクタを示す斜視図である。 図1に示す積層型インダクタの断面図である。 図2に示す素子の分解斜視図である。 図4(a)は、従来の積層型インダクタにおける図2に示す領域Aの拡大図であり、図4(b)は、本発明に係る積層型インダクタにおける図2に示す領域Aの拡大図である。 従来の積層型インダクタにおける図2に示す領域Aの拡大図である。
符号の説明
1…積層型インダクタ、2…素子、3…端子電極、4…素子本体部、5…コイル状導体、5a…始端部(低縮率領域)、5b…終端部(低縮率領域)、6…導体パターン、7,8…磁性体グリーンシート(磁性体シート)、9…スルーホール。

Claims (4)

  1. コイル状導体を構成する導体パターンが表面に形成された複数の磁性体シートが積層された積層体と、
    前記積層体の側面に形成され、前記コイル状導体の両端側に位置する前記導体パターンに接続された一対の端子電極と、を備え、
    前記コイル状導体の両端側には、それ以外の部位を構成する前記導体パターンの縮率より小さい縮率を有する前記導体パターンによって構成された低縮率領域が設けられており、
    前記低縮率領域を構成する前記導体パターンの縮率と、前記それ以外の部位を構成する前記導体パターンの縮率との差が10〜22%であることを特徴とする積層型インダクタ。
  2. 前記積層体の最外層に位置する前記磁性体シートに形成された前記導電パターンは、前記低縮率領域を構成していることを特徴とする請求項1記載の積層型インダクタ。
  3. 前記低縮率領域を構成する前記導体パターンは、前記磁性体シートにおける前記一対の端子電極が形成された側面同士の間隔の1/4以下の長さであることを特徴とする請求項1または2記載の積層型インダクタ。
  4. 前記低縮率領域を構成する前記導体パターンの縮率は、10%より大きいことを特徴とする請求項1〜3いずれか一項記載の積層型インダクタ。

JP2003300352A 2003-08-25 2003-08-25 積層型インダクタ Pending JP2005072267A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003300352A JP2005072267A (ja) 2003-08-25 2003-08-25 積層型インダクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003300352A JP2005072267A (ja) 2003-08-25 2003-08-25 積層型インダクタ

Publications (1)

Publication Number Publication Date
JP2005072267A true JP2005072267A (ja) 2005-03-17

Family

ID=34405311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003300352A Pending JP2005072267A (ja) 2003-08-25 2003-08-25 積層型インダクタ

Country Status (1)

Country Link
JP (1) JP2005072267A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165278A (zh) * 2011-12-14 2013-06-19 株式会社村田制作所 层叠型电感元件及其制造方法
JP2019186520A (ja) * 2018-04-02 2019-10-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. コイル部品
CN111524692A (zh) * 2019-02-04 2020-08-11 株式会社村田制作所 层叠线圈部件以及制造方法
US20210202162A1 (en) * 2019-12-27 2021-07-01 Murata Manufacturing Co., Ltd. Multilayer coil component

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165278A (zh) * 2011-12-14 2013-06-19 株式会社村田制作所 层叠型电感元件及其制造方法
US8736413B2 (en) 2011-12-14 2014-05-27 Murata Manufacturing Co., Ltd. Laminated type inductor element and manufacturing method therefor
JP2019186520A (ja) * 2018-04-02 2019-10-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. コイル部品
US11437183B2 (en) 2018-04-02 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Coil component
CN111524692A (zh) * 2019-02-04 2020-08-11 株式会社村田制作所 层叠线圈部件以及制造方法
JP2020126914A (ja) * 2019-02-04 2020-08-20 株式会社村田製作所 コイル部品
JP7099345B2 (ja) 2019-02-04 2022-07-12 株式会社村田製作所 コイル部品
US11551852B2 (en) 2019-02-04 2023-01-10 Murata Manufacturing Co., Ltd. Coil component
CN111524692B (zh) * 2019-02-04 2023-10-03 株式会社村田制作所 层叠线圈部件以及制造方法
US20210202162A1 (en) * 2019-12-27 2021-07-01 Murata Manufacturing Co., Ltd. Multilayer coil component
US11961655B2 (en) * 2019-12-27 2024-04-16 Murata Manufacturing Co., Ltd. Multilayer coil component

Similar Documents

Publication Publication Date Title
US9251943B2 (en) Multilayer type inductor and method of manufacturing the same
US7106161B2 (en) Coil component
JP3856047B2 (ja) 積層セラミック電子部品およびその製造方法
JP5008926B2 (ja) 積層型インダクタ及び積層型インダクタのインダクタンス調整方法
KR100552010B1 (ko) 적층전자부품 및 그 제조방법
JP5835355B2 (ja) コイル部品
JP2018006411A (ja) 積層コイル部品
US20180211765A1 (en) Thin inductor
JP6303368B2 (ja) 電子部品及びその製造方法
JP3594031B1 (ja) 積層セラミック電子部品、積層コイル部品および積層セラミック電子部品の製造方法
WO2012144103A1 (ja) 積層型インダクタ素子及び製造方法
JP4272183B2 (ja) 積層型電子部品
JP2005072267A (ja) 積層型インダクタ
JP4461814B2 (ja) 積層セラミック電子部品の製造方法
JP2018125455A (ja) 積層コイル部品
JP2005167029A (ja) 積層型インダクタ
JP4185452B2 (ja) 積層型電子部品
JP2005223280A (ja) チップ型電子部品及びその製造方法
JP2006147790A (ja) インダクタ部品
JP4216856B2 (ja) 積層型電子部品
JP2020088290A (ja) インダクタンス素子及び電子機器
JP4325357B2 (ja) 積層コイル部品および積層コイル部品の製造方法
JP2016171160A (ja) 積層インピーダンス素子
JP2005317775A (ja) 積層型電子部品
US20200075217A1 (en) Ceramic multilayer body

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20060814

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219