JP6048509B2 - 積層型インダクタ素子 - Google Patents

積層型インダクタ素子 Download PDF

Info

Publication number
JP6048509B2
JP6048509B2 JP2014544346A JP2014544346A JP6048509B2 JP 6048509 B2 JP6048509 B2 JP 6048509B2 JP 2014544346 A JP2014544346 A JP 2014544346A JP 2014544346 A JP2014544346 A JP 2014544346A JP 6048509 B2 JP6048509 B2 JP 6048509B2
Authority
JP
Japan
Prior art keywords
magnetic
electrode
nonmagnetic
layer
face electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014544346A
Other languages
English (en)
Other versions
JPWO2014069050A1 (ja
Inventor
横山 智哉
智哉 横山
繁利 林
繁利 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2014069050A1 publication Critical patent/JPWO2014069050A1/ja
Application granted granted Critical
Publication of JP6048509B2 publication Critical patent/JP6048509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F3/00Cores, Yokes, or armatures
    • H01F3/10Composite arrangements of magnetic circuits
    • H01F3/14Constrictions; Gaps, e.g. air-gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

この発明は、複数のセラミックグリーンシートに導体パターンを形成して積層してなる積層型インダクタ素子に関するものである。
従来、磁性体材料からなるセラミックグリーンシートに導体パターンを印刷し、積層してなる積層型インダクタ素子が知られている。
積層型インダクタ素子をDC−DCコンバータ用チョークコイル等に用いる場合、大きなインダクタンス値が求められる。また、直流抵抗成分が低く、直流重畳特性が高いことが求められる。
負荷電流の低い領域でのインダクタンス値低下を抑制するためには、磁性体/磁性体と電極材料間の熱膨張係数差により生じる応力を緩和することが望ましい。このためには、積層体内部に空隙を設けることが提案されている(例えば特許文献1を参照)。
直流抵抗成分を低くするためには、導体パターンの線幅を太くする、あるいは厚みを厚くする、等が考えられる。ただし、線幅を太くすると、面積を必要とするため、実装面積に制約があることを考慮すると、厚みを厚くすることが好ましい。
また、直流重畳特性を高くするためには、積層基板の内部に非磁性体層を挟むことが考えられる(例えば特許文献2を参照)。
特開平4−65807号公報 特開2000−182834号公報
しかし、導電パターンの厚みを厚くしたり、応力緩和を行うために導電パターン上に空隙を設けるためのたとえばカーボンペーストなどを設けたりすると、導体パターンや空隙を設ける材料の厚みによって磁性体基板を積層する際に段差が生じる。したがって、導体パターンの縁近傍に圧着時の圧力がかかりにくくなり、焼成後に当該導体パターンがセラミックから剥がれるデラミネーション(層間剥離)が起きる可能性があった。
また、非磁性体層を挟む場合、非磁性体からなるセラミックグリーンシートを用意する必要があり、積層基板全体の厚みが増すという課題がある。また、多くの非磁性体層を挟むと、負荷電流の低い領域でのインダクタンス値が下がり過ぎる、という課題もある。
そこで、この発明は、非磁性体層を挟む層数を減らし、直流重畳特性を向上させることができる積層型インダクタ素子を提供することを目的とする。
本発明の積層型インダクタ素子は、複数の磁性体基板が積層されてなる磁性体層と、複数の非磁性体基板が積層されてなり、最外層に配置される非磁性体層と、前記積層される基板間に設けられたコイルを、積層方向に接続したインダクタと、を備えている。そして、積層型インダクタ素子は、前記磁性体層において、前記素子本体の端面に設けられた端面電極と前記コイルの外周縁部との間に非磁性体が形成されていることを特徴とする。
このように、コイルの外周縁部と端面電極との隙間に非磁性体(非磁性体ペースト)を塗布することにより、当該非磁性体ペーストが塗布された箇所が非磁性体フェライト層を挟み込む場合と同じ機能を有することになる。したがって、非磁性体フェライト層をさらに挟み込む必要もなく、直流重畳特性を向上させることができる。また、非磁性体ペーストを塗布する層の数を変更することにより、磁気抵抗を変更することができるため、インダクタとしての直流重畳特性を制御することもできる。さらに、非磁性体ペーストは、コイルの外周縁部と端面電極との間の段差をなくすことになるため、圧着時に当該箇所にも圧力がかかり、デラミネーションの発生を抑えることができる。
なお、コイルは、前記端面電極に隣接する箇所の線幅が、他の箇所よりも狭く、前記磁性体は、当該狭い箇所の外周縁部と前記端面電極との間に形成されていることが好ましい。
例えば、コイルの外周縁部のうち端面電極に隣接する箇所を、平面視して内側に向かって凹ませる。これにより、コイルの全体としてはできるだけ線幅を広くして直流抵抗成分を下げながら、端面電極とコイルが接触することを防止する。そして、当該凹み箇所に非磁性体ペーストが塗布されるため、非磁性体用の形成箇所を別途設ける必要なく、当該コイルの外周縁部と端面電極との間に非磁性体を形成することができる。
なお、非磁性体層は、素子本体の中間層にも配置されている態様としてもよい。
この発明によれば、焼成後にコイルパターンがセラミックから剥がれるデラミネーションの発生を抑えることができる。また、非磁性ペーストを塗布する層数を制御することによって、磁気抵抗をコントロールすることができ、コイルとしての直流重畳特性を制御することができる。
DC−DCコンバータの縦断面図である。 DC−DCコンバータの平面図である。 磁性体基板製造工程を示す図である。
図1は、本発明の積層基板を備えたDC−DCコンバータモジュールの縦断面構造を模式的に表した図である。
積層基板は、複数のセラミックグリーンシートを積層した積層体からなる。積層基板は、最外層のうち表面(上面)側から裏面(下面)側に向かって順に、非磁性体フェライト層11、磁性体フェライト層12、非磁性体フェライト層13、磁性体フェライト層14、および非磁性体フェライト層15が配置されている。
図2(A)は、DC−DCコンバータモジュールの部品搭載状態における最上面(第1層目)の平面図であり、図2(B)は搭載部品を省略した場合の最上面の平面図である。図2(C)は、磁性体フェライト層12のうち、導体パターン31が形成された磁性体基板の平面図である。図2(D)は、その下層に配置された磁性体基板の平面図であり、図2(E)は、さらにその下層に配置された磁性体基板の平面図である。
図1および図2(B)に示すように、積層基板の積層方向の最上面には、複数の部品実装用の電極が形成されている。図1および図2(B)においては、制御IC51の入力端子55と接続される電極21A、制御IC51のグランド端子56と接続される電極21B、制御IC51の出力端子57と接続される電極21C、および出力側コンデンサ52の端子に接続される電極21Dを示す。
積層基板の積層方向の最下面には、当該DC−DCコンバータが実装される、実装基板側のランド電極等と接続されるための各種電極が形成されている。図1においては、入力電極25および出力電極26を示す。
図1、および図2(A)〜図2(E)に示すように、積層基板の端面には、端面電極75、端面電極76、端面電極95、および端面電極96が形成されている。
図1および図2(B)に示すように、電極21Aは、ビアホールや内部配線を介して端面電極75と電気的に接続されている。電極21Bは、ビアホールや内部配線を介して端面電極95と電気的に接続されている。また、電極21Dは、ビアホールや内部配線を介して端面電極76と電気的に接続されている。
また、図1に示すように、端面電極75は、入力電極25と電気的に接続され、端面電極76は、出力電極26と電気的に接続されている。これにより、電極21Aは、入力電極25と電気的に接続される。電極21Dは、出力電極26と電気的に接続される。端面電極95および端面電極96は、最上面の各種電極(例えば部品搭載用の電極21B)を最下面のグランド用電極(不図示)に接続する。
導体パターン31は、ビアホールにより層間接続されることにより、磁性体フェライト層12、非磁性体フェライト層13、および磁性体フェライト層14を挟んで螺旋状に配線されている。これによりコイル導体が形成され、積層基板がインダクタとして機能し、制御IC51や各種コンデンサ等の電子部品を搭載することにより、DC−DCコンバータモジュールとして機能する。
例えば、降圧型のDC−DCコンバータである場合、制御IC51の出力端子57に導体パターン31が接続される。そして、導体パターン31の出力側は、出力側コンデンサ52に接続され、出力側コンデンサ52および導体パターン31の出力側は、端面電極76等の各種配線を介して出力電極26に接続される。
なお、中間層である非磁性体フェライト層13は、磁気的には磁性体フェライト層12および磁性体フェライト層14間に空隙が存在する場合と等価であるように機能し、インダクタとしての直流重畳特性を向上させるものである。ただし、本発明においては、必須の構成要素ではない。
最外層の非磁性体フェライト層11および非磁性体フェライト層15は、磁性体フェライト層12および磁性体フェライト層14の上面側および下面側をそれぞれ被覆する機能を有する。また、相対的に熱収縮率の高い磁性体フェライト層12および磁性体フェライト層14を、相対的に熱収縮率の低い非磁性体フェライト層11および非磁性体フェライト層15で挟みこむことで、焼成により素子全体を圧縮して強度を向上させるために設けられている。
そして、図2(C)〜図2(E)に示すように、本実施形態の導体パターン31は、外周縁部のうち端面電極75、端面電極76、端面電極95、および端面電極96に隣接する箇所が、平面視して内側に向かって凹んでいる。すなわち、これらの箇所については、線幅が狭くなっている。これにより、導体パターン31の全体としてはできるだけ線幅を広くして導体パターン31自体の直流抵抗成分を下げながら、各端面電極と導体パターン31が接触することを防止することができる。ただし、このように導体パターン31の一部の線幅を狭くすることは、本発明において必須の構成要素ではない。
そして、図2(C)乃至図2(E)に示すように、導体パターン31の当該線幅が狭くなっている箇所の外周縁部と、端面電極との間には、非磁性体ペースト35が形成されている。
本実施形態の積層基板は、このように、導体パターン31と端面電極との隙間に非磁性体ペースト35を形成することにより、当該非磁性体ペースト35が形成された箇所が非磁性体フェライト層13を挿入する場合と同じ機能を有することになる。したがって、上述した非磁性体フェライト層13をなくす、あるいは非磁性体フェライト層の枚数を減らすことができ、積層基板として低背化を実現することができる。また、さらなる非磁性体基板を追加することなく、直流重畳特性を向上させることができる。
なお、非磁性体ペースト35は、全ての層の導体パターン31に形成されている必要はない。特に、非磁性体ペースト35を形成する層の数を変更することにより、磁気抵抗を変更することができるため、厚みを変更することなく、インダクタとしての直流重畳特性を制御することもできる。
さらに、非磁性体ペースト35は、導体パターン31の外周縁部と端面電極との間に存在していた段差をなくすことになるため、圧着時に当該箇所に圧力がかかり、デラミネーションの発生を抑えることができる。
なお、非磁性体ペースト35と端面電極は、接触させる必要はなく、例えばわずかに隙間が空いていてもよい。特に、積層基板の製造時に、端面電極と隙間を空けて非磁性体ペースト35を印刷すると、印刷時の滲みにより当該非磁性体ペースト35が端面電極に接触する程度に近接する、あるいは接触することになる。
次に、上記積層基板の製造方法について説明する。図3は、積層基板の製造工程のうち、磁性体基板について示した図である。
まず、図3(A)に示すように、磁性体基板のセラミックグリーンシート(マザーシート)を複数、用意する。そして、図3(B)に示すように、個片化後に各積層基板の端面となる位置にパンチ等で矩形状の孔を開ける。
そして、図3(C)に示すように、図3(B)で開けた孔に導電性材料を埋めるとともに、内部配線(導体パターン31)を形成する。
その後、図3(D)に示すように、各導体パターンの外周縁部と端面電極との間に、非磁性体ペースト35を印刷により形成する。本実施形態では、導体パターン31の内側に向かって凹んでいる箇所を非磁性体ペースト35で埋める例を示しているが、当該凹んでいる箇所を全て埋める必要はない。例えば、上述したように、端面電極と隙間を空けて非磁性体ペースト35を印刷してもよい。
その後、図3(E)に示すように、複数の磁性体基板を積層し、圧着する。なお、図示はしていないが、このとき、最外層および内層に非磁性体基板が配置される。このようにして、マザー積層体を得る。
最後に、図3(F)に示すように、図3(B)で先に開けた矩形状の孔とは異なる方向(直交する方向)にパンチ等でさらに矩形状の孔を開ける。なお、図3(B)の工程で開ける孔の形状、および図3(F)の工程で開ける孔の形状は、矩形に限らず、楕円や円形等、どのような形状であってもよい。
これにより、図3(F)の工程で開けた矩形状の孔がスルーホールとなり、図3(B)の工程で開けた矩形状の孔(導電性材料が埋められたもの)が端面電極となる。
そして、このマザー積層体を焼成して、後にブレイクすることで、本発明の積層基板が得られる。
11,13,15…非磁性体フェライト層
12,14…磁性体フェライト層
21A,21B,21C,21D…電極
25…入力電極
26…出力電極
31…導体パターン
35…非磁性体ペースト
75,76,95,96…端面電極

Claims (2)

  1. 複数の磁性体基板が積層されてなる磁性体層と、
    複数の非磁性体基板が積層されてなり、最外層に配置される非磁性体層と、
    前記積層される基板間に設けられたコイルを、積層方向に接続したインダクタと、
    を備えた積層型インダクタ素子であって、
    前記磁性体層において、前記素子本体の端面に設けられた端面電極と前記コイルの外周縁部との間に非磁性体が形成され
    前記コイルは、前記端面電極に隣接する箇所の線幅が、他の箇所よりも狭く、
    前記非磁性体は、当該狭い箇所の外周縁部と前記端面電極との間に形成されていることを特徴とする記載の積層型インダクタ素子。
  2. 前記非磁性体層は、素子本体の中間層にも配置されていることを特徴とする請求項1に記載の積層型インダクタ素子。
JP2014544346A 2012-11-01 2013-07-19 積層型インダクタ素子 Active JP6048509B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012242156 2012-11-01
JP2012242156 2012-11-01
PCT/JP2013/069587 WO2014069050A1 (ja) 2012-11-01 2013-07-19 積層型インダクタ素子

Publications (2)

Publication Number Publication Date
JPWO2014069050A1 JPWO2014069050A1 (ja) 2016-09-08
JP6048509B2 true JP6048509B2 (ja) 2016-12-21

Family

ID=50626976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014544346A Active JP6048509B2 (ja) 2012-11-01 2013-07-19 積層型インダクタ素子

Country Status (4)

Country Link
US (1) US9601253B2 (ja)
JP (1) JP6048509B2 (ja)
CN (1) CN104756207B (ja)
WO (1) WO2014069050A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119843B2 (ja) * 2013-03-25 2017-04-26 株式会社村田製作所 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体
JP6313094B2 (ja) * 2014-04-01 2018-04-18 Fdk株式会社 積層インダクタ
JP2016149427A (ja) * 2015-02-12 2016-08-18 Tdk株式会社 積層インピーダンス素子及び積層インピーダンス素子の製造方法
CN111952293B (zh) * 2019-05-15 2022-07-01 台达电子企业管理(上海)有限公司 功率模块及其制造方法
US12058814B2 (en) 2016-03-03 2024-08-06 Delta Electronics (Shanghai) Co., Ltd. Power module and manufacturing method thereof
US11277067B2 (en) 2016-03-03 2022-03-15 Delta Electronics, Inc. Power module and manufacturing method thereof
JP2020061410A (ja) * 2018-10-05 2020-04-16 株式会社村田製作所 積層型電子部品
JP6919641B2 (ja) 2018-10-05 2021-08-18 株式会社村田製作所 積層型電子部品

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2987176B2 (ja) 1990-07-06 1999-12-06 ティーディーケイ株式会社 積層型インダクタおよび積層型インダクタの製造方法
JP2000182834A (ja) 1998-12-10 2000-06-30 Tokin Corp 積層型インダクタンス素子及びその製造方法
JP3621300B2 (ja) * 1999-08-03 2005-02-16 太陽誘電株式会社 電源回路用積層インダクタ
JP2003229311A (ja) * 2002-01-31 2003-08-15 Tdk Corp コイル封入圧粉磁芯およびその製造方法、コイルおよびその製造方法
KR100745496B1 (ko) * 2005-01-07 2007-08-02 가부시키가이샤 무라타 세이사쿠쇼 적층 코일
DE602006018521D1 (de) * 2005-12-23 2011-01-05 Murata Manufacturing Co Hren dafür
JP4827087B2 (ja) * 2006-04-11 2011-11-30 Fdk株式会社 積層インダクタ
CN102057452A (zh) * 2008-06-12 2011-05-11 株式会社村田制作所 电子元器件
JP5281090B2 (ja) * 2008-07-30 2013-09-04 太陽誘電株式会社 積層インダクタ、その製造方法、及び積層チョークコイル
CN102804292B (zh) * 2009-06-24 2014-10-22 株式会社村田制作所 电子元器件及其制造方法
JP2011091269A (ja) * 2009-10-23 2011-05-06 Taiyo Yuden Co Ltd 積層インダクタ
EP2698798B1 (en) * 2011-04-11 2018-04-25 Murata Manufacturing Co., Ltd. Laminated inductor element and method of manufacturing same
WO2012144103A1 (ja) * 2011-04-19 2012-10-26 株式会社村田製作所 積層型インダクタ素子及び製造方法

Also Published As

Publication number Publication date
JPWO2014069050A1 (ja) 2016-09-08
CN104756207B (zh) 2017-04-05
WO2014069050A1 (ja) 2014-05-08
CN104756207A (zh) 2015-07-01
US9601253B2 (en) 2017-03-21
US20150206643A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
JP6048509B2 (ja) 積層型インダクタ素子
US9520223B2 (en) Inductor and method for manufacturing the same
US8159322B2 (en) Laminated coil
KR100664999B1 (ko) 적층코일부품 및 그 제조방법
US6730183B2 (en) Laminated ceramic electronic components and manufacturing method therefor
US8736413B2 (en) Laminated type inductor element and manufacturing method therefor
US8810352B2 (en) Laminated inductor element and manufacturing method thereof
US9953757B2 (en) Laminated coil component and manufacturing method for the same
WO2012144103A1 (ja) 積層型インダクタ素子及び製造方法
US9204545B2 (en) Multilayer substrate
JP3554784B2 (ja) 積層セラミック電子部品及びその製造方法
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
JP4356300B2 (ja) 積層型lc複合部品
JP5935506B2 (ja) 積層基板およびその製造方法
JP5691821B2 (ja) 積層型インダクタ素子の製造方法
US6627021B2 (en) Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor
JP2001307937A (ja) 積層セラミック電子部品の製造方法
WO2014030471A1 (ja) 積層基板およびその製造方法
WO2014122813A1 (ja) 積層型インダクタ素子およびdc-dcコンバータモジュール
KR20130123632A (ko) 적층 인덕터 및 그 제조방법
KR20150009283A (ko) 칩 인덕터, 칩 인덕터용 내부전극 제조 방법 및 이를 이용한 칩 인덕터 제조 방법
JP2000058324A (ja) 積層型コイル部品
JP2005311223A (ja) 積層セラミック電子部品の製造方法
WO2005043566A1 (ja) 積層型磁性部品及びその製造方法並びに積層型磁性部品用積層体の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161107

R150 Certificate of patent or registration of utility model

Ref document number: 6048509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150