JP6119843B2 - 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体 - Google Patents

積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体 Download PDF

Info

Publication number
JP6119843B2
JP6119843B2 JP2015507943A JP2015507943A JP6119843B2 JP 6119843 B2 JP6119843 B2 JP 6119843B2 JP 2015507943 A JP2015507943 A JP 2015507943A JP 2015507943 A JP2015507943 A JP 2015507943A JP 6119843 B2 JP6119843 B2 JP 6119843B2
Authority
JP
Japan
Prior art keywords
nonmagnetic
layer
magnetic
laminate
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015507943A
Other languages
English (en)
Other versions
JPWO2014155811A1 (ja
Inventor
横山 智哉
智哉 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2014155811A1 publication Critical patent/JPWO2014155811A1/ja
Application granted granted Critical
Publication of JP6119843B2 publication Critical patent/JP6119843B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

この発明は、磁性体層内にインダクタを形成する積層型インダクタ素子の製造方法に関するものである。
従来、磁性体を含む複数のセラミックシートにコイルパターンを印刷し、当該複数のセラミックシートを積層して、積層体の磁性体層内にインダクタを形成することが知られている(特許文献1を参照。)。特許文献1に示す積層体の最外層及び中間層は、配線引き回しのため又は磁気飽和防止のための非磁性体層であり、非磁性体を含むセラミックシートが積層されることにより形成される。積層体は、最外層に形成された切込み溝に沿って分割(以下、個片化と称す。)されると、複数の積層型インダクタ素子となる。
近年、電子機器の小型化のために、積層方向の高さが低い、すなわち厚みが薄い積層型インダクタ素子が求められている。よって、個片化する前の積層体の厚みは、薄いことが望ましい。
しかし、積層体は、厚みを薄くすると割れやすくなり、例えば個片化前の積層体の搬送によっても割れてしまうことがある。そこで、材料間の線膨張係数差で生じる応力により割れを進行させにくくする目的で非磁性体層を中間層に数多く形成すると、積層体は、割れに対して強くなる。
特開2012−243787号公報
しかし、非磁性体層の数を増やすと、積層型インダクタ素子の磁気特性、例えば軽負荷時のインダクタンス値などは、低下してしまう。
そこで、この発明は、積層体の厚みが薄くても割れにくく、かつ磁気特性が維持された積層型インダクタ素子の製造方法、当該製造方法で製造された積層型インダクタ素子、及び積層体を提供することを目的とする。
本発明の積層型インダクタ素子の製造方法は、複数の個基板が連なった集合基板状態において、磁性体基板を含む複数の基板にコイルパターン及び内部配線を形成する第1の工程と、前記基板を積層して積層体を形成するとともに、前記積層体の最外層及び中間層に、非磁性体基板を積層してなる非磁性体層を配置し、前記コイルパターンを積層方向に接続してインダクタを形成する第2の工程と、前記積層体の最外層の表面の少なくとも一方に複数の実装用電極を形成する第3の工程と、前記積層体の最外層にある非磁性体層に切込み溝を形成する第4の工程と、前記積層体を焼成する第5の工程と、前記切込み溝に沿って前記積層体を個片化する第6の工程と、を有する。
そして、本発明の積層型インダクタ素子の製造方法は、前記第1の工程と前記第2の工程との間に、前記磁性体基板の一部において、個片化する際の分割線を少なくとも跨ぐように非磁性体ペーストを塗布する第7の工程と、を設けたことを特徴とする。
第7の工程は、一部の磁性体基板の分割線を跨ぐように非磁性体ペーストを塗布し、当該磁性体基板を積層してなる磁性体層を形成する。分割線とは、積層体の平面視において切込み溝と重複する線である。積層体は、第6の工程により分割線で個片化される。
磁性体基板の線膨張係数は、非磁性体ペーストの線膨張係数、及び非磁性体基板の線膨張係数よりも大きい。よって、磁性体層は、積層体の焼成時に、非磁性体層よりも膨張し、積層体が常温に冷却された時に、非磁性体層より収縮するため、引張応力が発生する。個片化時にダイヤモンドを刃先に用いたスクライバによって先行クラックを生じさせた際、磁性体層に発生する割れ(クラック)は、この引張応力により進行する。しかし、引張応力は、非磁性体層に発生していないため、当該非磁性体層で割れ(クラック)の進行が止まる。
本発明の積層型インダクタ素子の製造方法は、任意の位置の磁性体層における分割線を少なくとも跨ぐように、非磁性体を形成する。本発明の積層型インダクタ素子の製造方法は、積層体が薄い場合、例えば最外層の面のいずれかの面に近い位置に非磁性体を形成する。すると、積層体は、クラックの進行が積層体の表層で止まるため、割れにくくなる。
また、積層体は、非磁性体ペーストを塗布する磁性体基板を増やせば増やすほど、割れに対して強くなる。
また、積層型インダクタ素子の分割線は、積層体の平面視において、コイルパターンの外側に位置するため、非磁性体は、積層体の平面視においてコイルパターンの外側に形成される。よって、本発明の積層型インダクタ素子の製造方法は、積層型インダクタ素子の磁気特性が低下することを防止できる。
以上のように、本発明の製造によれば、積層体は、厚みが薄くても割れにくく、かつ積層型インダクタ素子の磁気特性は、低下しにくい。
また、前記第7の工程は、前記磁性体基板の一部において、個片化する際の分割線を少なくとも跨ぐように複数のビアホールを形成する第8の工程と、前記複数のビアホールそれぞれに非磁性体ペーストを充填する第9の工程と、からなってもよい。
ビアホールに非磁性体ペーストを充填すると、非磁性体は、磁性体基板に非磁性体ペーストを塗布するのみよりも、より厚くなる。よって、積層体は、さらに割れにくくなる。
また、前記第7の工程は、前記分割線のすべてに対して前記非磁性体ペーストを塗布する工程であっても構わない。
本発明は、積層型インダクタ素子の製造方法に限らず、当該方法によって製造された積層型インダクタ素子、または積層体であっても構わない。
この発明によれば、クラックの進行を止める非磁性体を形成するので、積層体は、分割線で割れにくくなり、かつ積層型インダクタ素子は磁気特性を維持することができる。
積層体20の上面図 積層体20の下面図 積層体20のA−A断面図 積層型インダクタ素子21A〜21Dの製造方法の工程順序を示す図である。 磁性セラミックシート1の平面図(上面図) 磁性セラミックシート1の平面図(上面図) 積層体20の上面図 積層体20のB−B断面図 積層体20の上面図 積層体20の下面図 積層体20のC−C断面図 積層体20のC−C断面図 変形例に係る非磁性体ペーストの塗布工程を含む積層型インダクタ素子21A〜21Dの製造方法のフローチャート 変形例に係る非磁性体ペーストの塗布工程に用いられる磁性セラミックシート1の平面図 変形例に係る非磁性体ペーストの塗布工程に用いられる磁性セラミックシート1の平面図 非磁性体ペーストの塗布工程に用いられる磁性セラミックシート1の平面図(上面図) 非磁性体ペーストの塗布工程に用いられる磁性セラミックシート1の平面図(上面図) 非磁性体ペーストの塗布工程に用いられる磁性セラミックシート1の平面図(上面図)
図1A、図1B、図1C、図2、図3A、図3B、図3C、図3D、図3E、図3F、図3G、及び図3Hを参照して、本実施形態に係る積層型インダクタ素子21A〜21Dの製造方法を説明する。
図1A、図1B、及び図1Cは、それぞれ積層体20を示す図である。図2は、積層型インダクタ素子21A〜21Dの製造方法の工程順序を示す図である。図3A、図3B、図3C、図3D、図3E、図3F、図3G、及び図3Hは、それぞれ積層型インダクタ素子21A〜21Dの製造方法の各工程を説明するための模式図である。
まず、図1A、図1B、及び図1Cを用いて積層体20の構成について説明する。図1Aは、積層体20の上面図である。図1Bは、積層体20の下面図である。図1Cは、積層体20のA−A断面図である。図1Cにおいて、Z方向の面を積層体20の上面とし、−Z方向の面を積層体20の下面とし、X方向の面を右側面とし、−X方向の面を左側面とする。
積層体20は、図1A、図1B、及び図1Cに示すように、高さ方向(−Z方向、Z方向)に短い直方体形状である。実際の積層体20は、図1A、図1B、及び図1Cに示す直方体よりも高さが低いが、本実施形態は、説明のために実際の積層体20よりも高さを高く記載している。
積層体20は、図1Cに示すように上面が非磁性体層12からなり、下面が非磁性体層13からなる。積層体20の中間層は、磁性体層11A、非磁性体層14、及び磁性体層11Bからなる。磁性体層11Aは、非磁性体層12及び非磁性体層14に挟まれている。磁性体層11Bは、非磁性体層14及び非磁性体層13に挟まれている。
16個の実装用電極15は、積層体20の上面にそれぞれ形成されている。切込み溝16は、積層体20の下面に形成される。切込み溝16は、図1Bに示すように、非磁性体層13の中心点Cを通り、かつX軸又はY軸に平行に形成される。
インダクタ10Aは、磁性体層11A及び磁性体層11Bの中に形成される。インダクタ10B〜10Dも、インダクタ10Aと同様に、磁性体層11A及び磁性体層11Bの中にそれぞれ形成される。非磁性体3Aは、磁性体層11Aの中であって、かつインダクタ10A及びインダクタ10Bの間に形成される。非磁性体3Bは、磁性体層11Bの中であって、かつインダクタ10A及びインダクタ10Bの間に形成される。非磁性体3A及び非磁性体3Bは、切り込み溝16から上面方向にそれぞれ配置されている。
積層体20は、切り込み溝16に沿って分割されると、積層型インダクタ素子21A〜21Dとなる。
次に、図2、図3A、図3B、図3C、図3D、図3E、図3F、図3G、及び図3Hを用いて積層型インダクタ素子21A〜21Dの製造方法の各工程を説明する。図3A及び図3Bは、磁性セラミックシート1の平面図(上面図)である。図3C及び図3Eは、積層体20の上面図であり、図3Fは、積層体20の下面図である。図3Dは、図3Cの積層体20のB−B断面図である。図3G及び図3Hは、図3Fの積層体20のC−C断面図である。
まず、この実施形態の製造方法では、磁性体を含む略正方形状の磁性セラミックシート1にコイルパターン2A〜2Dを形成する(S10)。コイルパターン2A〜2Dは、導電性ペースト(例えば主成分として銀を含むペースト)を磁性セラミックシート1上に塗布することにより、それぞれ形成される。この例では、コイルパターン2A〜2Dは、図3Aに示すように、例えば磁性セラミックシート1の四隅に形成される。コイルパターン2Aは、磁性セラミックシート1の−X方向かつ+Y方向の位置に、コイルパターン2Bは、磁性セラミックシート1の+X方向かつ+Y方向の位置に、コイルパターン2Cは、磁性セラミックシート1の−X方向かつ−Y方向の位置に、コイルパターン2Dは、磁性セラミックシート1の+X方向かつ−Y方向の位置に、それぞれ形成される。ステップS10に示す工程は、複数(例えば5枚)の磁性セラミックシート1に対して実施される。
そして、次の工程では、コイルパターン2A〜2Dが形成された磁性セラミックシート1の分割線上に非磁性体を含有する非磁性体ペーストを塗布する(S20)。分割線とは、積層型インダクタ素子21A〜21Dを個片化するために積層体20を分割する線である。分割線は、磁性セラミックシート1の中心点Cを通り、かつX軸又はY軸に平行である。非磁性体ペーストは、分割線の上に塗布される。例えば、非磁性体3Aは、図3Bに示すように、分割線上の全てに形成される。ステップS20に示す工程は、例えば2枚の磁性セラミックシート1に対して実施され、図3Bに示す磁性セラミックシート1とは別の磁性セラミックシート1に非磁性体3Bを形成する。
次に、コイルパターン2A〜2Dが形成された複数の磁性セラミックシート1と、複数の非磁性体を含む非磁性セラミックシートとを、積層して圧着する(S30)。すると、積層体20は、形成される。
磁性体層11A及び磁性体層11Bは、複数の磁性セラミックシート1がそれぞれ積層されてなる。非磁性体層12、非磁性体層13及び非磁性体層14は、非磁性セラミックシートがそれぞれ積層されてなる。
インダクタ10Aは、複数の磁性セラミックシート1に形成されたコイルパターン2Aがそれぞれ不図示のビアホールによって積層方向に電気的に接続されることにより、形成される。インダクタ10B〜10Dも、インダクタ10Aと同様に、コイルパターン2B〜2Dがそれぞれ積層方向に電気的に接続されることにより、それぞれ形成される。
そして、次の工程では、積層体20の上面に実装用電極15を複数形成する(S40)。実装用電極15は、非磁性体層12の上面に例えば銀ペーストが塗布されることにより形成される。実装用電極15は、不図示のビアホール及び積層体20の内部配線によってインダクタ10A〜10Dに接続される。なお、図3Eにおいて、実装用電極15は、16個形成されているが、実際の積層体20には、より多く形成される。
次に、ダイシング加工により、積層体20の下面(非磁性体層13の下面)に切り込み溝16を形成する(S50)。切り込み溝16は、図3Fに示すように、積層体20の下面の中心点Cを通り、かつX軸又はY軸に平行に形成される。すなわち、切込み溝16は、分割線上の全てに形成される。
切込み溝16を形成した後、次の工程では、積層体20を焼成する(S60)。
そして、焼成された積層体20にダイヤモンドスクライバ100で先行クラックを形成する(S70)。ダイヤモンドスクライバ100は、図3Hに示すように、X軸を回転軸として回転し、積層体20を上面から見たときに、切り込み溝16(分割線)に一致するように、位置が調整される。そして、ダイヤモンドスクライバ100は、積層体20の上面(非磁性体層12の上面)を、積層体20の下方向に押圧する。すると、先行クラック101は、ダイヤモンドスクライバ100と非磁性体層12との接点から非磁性体3Aの上面(Z方向の面)まで積層体20まで形成される。
磁性セラミックシート1は、非磁性体ペーストの線膨張係数、及び非磁性セラミックシートの線膨張係数よりも大きい線膨張係数を有する。よって、磁性体層11Aは、積層体20の焼成時に、非磁性体層12及び非磁性体層14よりも膨張し、積層体20が常温に冷却された時に、非磁性体層12及び非磁性体層14より収縮する。すると、磁性体層11Aは、非磁性体層12及び非磁性体層14に引っ張られるため、引張応力が発生する。一方、非磁性体3Aに発生する引張応力は、磁性体層11Aに発生する引張応力より小さい。よって、先行クラック101は、磁性体層11A内を下面方向に進むが、非磁性体3Aで進行が止まる。
最後に、切り込み溝16及び先行クラック101に沿って、例えば手動で積層体20を分割し(個片化)、積層型インダクタ素子21A〜21Dを取り出す(S80)。
以上の工程によって、積層型インダクタ素子21A〜21Dは、製造される。積層型インダクタ素子21A〜21Dは、焼成(S60)後、個片化(S80)前に、複数の実装用電極15にIC等が搭載されると、それぞれ電子部品モジュールとなる。
本実施形態の積層型インダクタ素子21A〜21Dの製造方法は、先行クラック101の進行を非磁性体3Aの上面で止める。すなわち、本実施形態の積層型インダクタ素子21A〜21Dの製造方法は、先行クラック101の進行を非磁性体層14で止める場合に比べて、より浅い位置で進行を止める。よって、積層体20は、先行クラック101が進行していない層の厚みが厚いため、割れにくくなる。
さらに、積層体20は、非磁性体3Aから下面方向に非磁性体3Bを備える。非磁性体3Bも、非磁性体3Aと同様に、磁性体層11Bの線膨張係数よりも小さい線膨張係数を有する。よって、先行クラック101は、仮に非磁性体層14を貫通してしまっても、非磁性体3Bの上面で進行が止まる。
なお、非磁性体3A及び非磁性体3Bは、積層体20の平面視において、切込み溝16から上面方向に形成されている。よって、積層体20は、先行クラック101だけでなく、切込み溝16から発生した上面方向に進行する割れに対しても強い。
また、積層型インダクタ素子21Aは、非磁性体3A及び非磁性体3Bを右側面(XY平面)に備える。すなわち、非磁性体3A及び非磁性体3Bは、インダクタ10Aの外周にそれぞれ配置されている。積層型インダクタ素子21B〜21Dにおいても、非磁性体3A及び非磁性体3Bは、積層型インダクタ素子21B〜21Dの各側面にのみそれぞれ配置される。よって、積層型インダクタ素子21A〜21Dは、インダクタ10A〜10Dの巻径内の非磁性体の層数が増えないため、それぞれ磁気特性が低下しにくい。
以上のように、本実施形態の積層型インダクタ素子21A〜21Dの製造方法は、積層体20が薄くても、割れに対して強くすることができる。
なお、以上の実施形態では、非磁性体3A及び非磁性体3Bは、2枚の磁性セラミックシート1に対してそれぞれ形成されていたが、2枚に限らず、コイルパターン2A〜2Dを形成した磁性セラミックシート1の全てに対して形成されてもよい。非磁性体3A又は非磁性体3Bを形成する磁性セラミックシート1の枚数が増えれば増えるほど、積層体20は、割れにくくなる。
また、非磁性体3Aの位置(形成される層)は、図3Hに示す位置に限らない。例えば、先行クラック101は、非磁性体3Aを上層に形成すればするほど、浅くなる。その結果、積層体20は、手動で分割されるために、大きな力を必要とする。よって、手動で積層体20を分割するための力は、非磁性体3Aの位置を変更することにより、調節差可能である。
また、非磁性体3A及び非磁性体3Bが形成された位置は、少なくとも分割線を跨げばよく、分割線上だけに限らない。
なお、ステップS70に示す工程によって、ダイヤモンドスクライバ100で先行クラック101を形成せず、V字型の溝をダイシング加工で形成する態様であってもよいが、ステップS70ではなく、ステップS50での切込み溝と同時に形成する必要がある。この場合、V字型の溝は、積層体20の平面視において、切込み溝16に重複するように形成される。
また、最初にステップS20に示す工程を実施し、次に、ステップS10に示す工程を行う工程順序であっても構わない。また、ステップS40に示す工程は、ステップS10乃至ステップS30のいずれかに示す工程の前に実施されてもよい。
本実施形態は、積層体20から4つの積層型インダクタ素子21A〜21Dを個片化する例であったが、4つに限らず、より多くの積層型インダクタ素子21A〜21Dを個片化することも可能である。また、磁性セラミックシート1は、略正方形状に限らず、長方形状であってもよい。
次に、図4A、図4B、及び図4Cを用いて、変形例に係る非磁性体ペーストの塗布工程について説明する。図4Aは、変形例に係る非磁性体ペーストの塗布工程を含む積層型インダクタ素子21A〜21Dの製造方法のフローチャートである。図4B及び図4Cは、変形例に係る非磁性体ペーストの塗布工程に用いられる磁性セラミックシート1の平面図である。
図4Aに示すフローチャートは、図2に示すフローチャートと、ステップS20を実施せず、ステップS21及びステップS22を実施する点で相違する。すなわち、図4Aに示す変形例に係る非磁性体ペーストの塗布工程は、複数のビアホール4を形成して、非磁性体ペーストを充填する。
まず、図4Bに示すように、磁性セラミックシート1にコイルパターン2A〜2Dが形成されると(S10)、図4Cに示すように、分割線に沿って、複数のビアホール4が形成される(S21)。そして、非磁性体は、複数のビアホール4に非磁性体ペーストがそれぞれ充填されることにより形成される(S22)。
ビアホール4内部に充填されて形成された非磁性体は、磁性セラミックシート1にビアホール4を形成することなく非磁性体ペーストを塗布しただけの場合に比べて、より厚く形成される。よって、積層体20は、引張応力が小さい非磁性体3A及び非磁性体3Bの厚みが増すため、先行クラック101の進行を止めやすくなる。なお、ステップS21及びステップS22に示す工程は、それぞれステップS10に示す工程前に実施されてもよい。
次に、図5A、図5B、及び図5Cを用いて、変形例に係る非磁性体ペーストの塗布パターンを説明する。図5A、図5B、及び図5Cは、それぞれ非磁性体ペーストの塗布工程に用いられる磁性セラミックシート1の平面図(上面図)である。
非磁性体ペーストは、図5Aの点線に示す端面電極位置5を除いて、分割線上に塗布されてもよい。すると、非磁性体3Cは、端面電極位置5を除いた位置に複数形成される。積層体20の焼成後個片化前に、端面電極は、端面電極位置5にパンチ等で孔が開けられた後、メッキされることにより積層型インダクタ素子21A〜21Dの側面に形成される。
非磁性体ペーストが塗布されてなる非磁性体3Cは、磁性セラミックシート1からなる磁性体層11A及び磁性体層11Bよりも脆い。図5Aに示す塗布パターンに係る製造方法は、パンチで孔が開けられる位置に、磁性体層11A及び磁性体層11Bが存在するため、端面電極を崩すことなく形成できる。
また、非磁性体ペーストは、図5Bに示すように、磁性セラミックシート1の中心点、及び各辺の中央に塗布されてもよい。非磁性体3Dは、図5Bに示す塗布パターンでは、分割線上に複数形成されるため、積層体20が分割線で割れることを防ぐことができる。さらに、図5Bに示す塗布パターンに係る製造方法は、非磁性体ペーストの塗布量を少なくすることができる。
また、非磁性体ペーストは、図5Cに示すように、中心位置6を避けて分割線に沿って塗布されてもよい。図5Cに示す塗布パターンに係る製造方法は、非磁性体3Eを分割線が交差する中心位置6を避けて形成する。よって、この塗布パターンに係る製造方法は、中心位置6の周辺に非磁性体3Eが集中することにより、中心位置6のみが割れに対して強くなりすぎることを避けることができる。
なお、図5A、図5B、及び図5Cは、塗布パターンの変形例であるが、図4Cに示すように、ビアホール4を図5A、図5B、及び図5Cに示す塗布パターンに従って形成し、ビアホール4を非磁性体ペーストで埋める態様であっても構わない。
1…磁性セラミックシート
2A〜2D…コイルパターン
3A、3B…非磁性体
4…ビアホール
5…端面電極位置
6…中心位置
10A〜10D…インダクタ
11A、11B…磁性体層
12、13、14…非磁性体層
15…実装用電極
16…切り込み溝
20…積層体
21A〜21D…各積層型インダクタ素子
100…ダイヤモンドスクライバ
101…先行クラック

Claims (5)

  1. 複数の個基板が連なった集合基板状態において、磁性体基板を含む複数の基板にコイルパターン及び内部配線を形成する第1の工程と、
    前記基板を積層して積層体を形成するとともに、前記積層体の最外層及び中間層に、非磁性体基板を積層してなる非磁性体層を配置し、前記コイルパターンを積層方向に接続してインダクタを形成する第2の工程と、
    前記積層体の最外層の表面の少なくとも一方に複数の実装用電極を形成する第3の工程と、
    前記積層体の最外層にある非磁性体層に切込み溝を形成する第4の工程と、
    前記積層体を焼成する第5の工程と、
    前記切込み溝に沿って前記積層体を個片化する第6の工程と、
    を有する積層型インダクタ素子の製造方法であって、
    前記第1の工程と前記第2の工程との間に、
    前記磁性体基板の複数の基板の一部基板においてのみ、個片化する際の分割線を少なくとも跨ぐように非磁性体ペーストを塗布する第7の工程と、
    を設けたことを特徴とする積層型インダクタ素子の製造方法。
  2. 前記第7の工程は、
    前記磁性体基板の一部において、個片化する際の分割線を少なくとも跨ぐように複数のビアホールを形成する第8の工程と、
    前記複数のビアホールそれぞれに非磁性体ペーストを充填する第9の工程と、
    からなることを特徴とする請求項1に記載の積層型インダクタ素子の製造方法。
  3. 前記第7の工程は、前記分割線のすべてに対して前記非磁性体ペーストを塗布する工程である
    ことを特徴とする請求項1又は請求項2に記載の積層型インダクタ素子の製造方法。
  4. 磁性体基板を含む複数の基板上にコイル導体を形成し、前記複数の基板を積層して前記コイル導体を積層方向に接続してインダクタが形成される積層体であって、
    前記積層体の最外層及び中間層に非磁性体基板を積層してなる非磁性体層が配置され、
    前記積層体平面視において、前記インダクタを複数異なる位置に備え、最外層及び中間層の非磁性体層とは異なる層であって、前記磁性体基板の複数の基板の一部基板においてのみ、非磁性体が個片化する際の分割線を少なくとも跨ぐように形成された
    ことを特徴とする積層体。
  5. 磁性体基板を含む複数の基板上にコイル導体を形成し、前記複数の基板を積層して前記コイル導体を積層方向に接続してインダクタが形成される積層体であって、
    前記積層体の最外層及び中間層に非磁性体基板を積層してなる非磁性体層が配置され、
    前記積層体は、平面視において、前記インダクタを複数異なる位置に備え、最外層及び中間層の非磁性体層とは異なる層に、前記複数の基板のうち一部の基板に形成されたビアホールに充填された非磁性体が個片化する際の分割線を少なくとも跨ぐように位置することを特徴とする積層体。
JP2015507943A 2013-03-25 2013-11-08 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体 Active JP6119843B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013062912 2013-03-25
JP2013062912 2013-03-25
PCT/JP2013/080187 WO2014155811A1 (ja) 2013-03-25 2013-11-08 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体

Publications (2)

Publication Number Publication Date
JPWO2014155811A1 JPWO2014155811A1 (ja) 2017-02-16
JP6119843B2 true JP6119843B2 (ja) 2017-04-26

Family

ID=51622848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015507943A Active JP6119843B2 (ja) 2013-03-25 2013-11-08 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体

Country Status (2)

Country Link
JP (1) JP6119843B2 (ja)
WO (1) WO2014155811A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7482353B2 (ja) 2021-03-30 2024-05-14 パナソニックIpマネジメント株式会社 インダクタの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147666B2 (ja) * 1994-07-21 2001-03-19 株式会社村田製作所 積層電子部品およびその製造方法
JP2003338411A (ja) * 2002-05-21 2003-11-28 Fdk Corp 積層チップインダクタおよびその製造方法
JP5921074B2 (ja) * 2011-03-17 2016-05-24 株式会社村田製作所 積層基板の製造方法
CN103443879B (zh) * 2011-04-11 2016-01-20 株式会社村田制作所 层叠型电感元件及其制造方法
CN104756207B (zh) * 2012-11-01 2017-04-05 株式会社村田制作所 层叠型电感元件

Also Published As

Publication number Publication date
JPWO2014155811A1 (ja) 2017-02-16
WO2014155811A1 (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
JP5921074B2 (ja) 積層基板の製造方法
US9129733B2 (en) Laminated inductor element and manufacturing method thereof
JP6863458B2 (ja) 積層型電子部品
JP5807650B2 (ja) 積層コイル及びその製造方法
KR20150014390A (ko) 적층 코일
JP2007109977A (ja) セラミック基板の製造方法
JP5831633B2 (ja) 積層型素子およびその製造方法
JP6119843B2 (ja) 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体
JP4502130B2 (ja) 積層電子部品の製造方法
JP6195085B2 (ja) 積層電子部品
WO2016158743A1 (ja) マザーの圧電素子及び積層型圧電素子並びに積層型圧電素子の製造方法
JP2012142483A (ja) セラミック基板の製造方法およびセラミック焼結積層体
JP5459298B2 (ja) 積層型インダクタ素子の製造方法
JP2016219691A (ja) 積層セラミック電子部品の製造方法
JP5278782B2 (ja) 集合基板の製造方法
JP2014003044A (ja) 積層基板およびその製造方法
WO2014155810A1 (ja) 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体
WO2015033788A1 (ja) 積層電子部品の製造方法
JP2009099698A (ja) 積層型コイル部品
JP6132027B2 (ja) 積層型インダクタ素子の製造方法、および積層型インダクタ素子
JP3189995U (ja) 積層型アンテナ素子
JP2012015177A (ja) セラミック多層基板
JP2012227451A (ja) 電子部品モジュール、その製造方法、およびdc−dcコンバータ
JP2009200404A (ja) セラミック配線板の製造方法
TWI481319B (zh) The manufacturing method of electronic component module

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R150 Certificate of patent or registration of utility model

Ref document number: 6119843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150