JP2012227451A - 電子部品モジュール、その製造方法、およびdc−dcコンバータ - Google Patents
電子部品モジュール、その製造方法、およびdc−dcコンバータ Download PDFInfo
- Publication number
- JP2012227451A JP2012227451A JP2011095583A JP2011095583A JP2012227451A JP 2012227451 A JP2012227451 A JP 2012227451A JP 2011095583 A JP2011095583 A JP 2011095583A JP 2011095583 A JP2011095583 A JP 2011095583A JP 2012227451 A JP2012227451 A JP 2012227451A
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- electronic component
- component module
- hole
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】チップ側面にスルーホールを設ける場合において、樹脂等の絶縁体が充填されたとしてもマザーシートをチップ毎に分割することができる電子部品モジュールを提供する。
【解決手段】スルーホール内に充填された絶縁体31をレーザでカットして切り込み52を形成する。切り込み52は、積層体の上面からV字型に形成されている。したがって、V字型のブレイク用溝55とともに切れ込み52を外側に、矩形状のブレイク用溝51およびV字型のブレイク用溝57を内側にして曲げることで各チップにブレイクすることができる。チップ毎にブレイクされた電子部品モジュールは、この切れ込み52が形成されていることで、スルーホールの側壁に端面電極41が露出し、さらにこの露出した端面電極41が絶縁体31で覆われた状態となる。
【選択図】 図3
【解決手段】スルーホール内に充填された絶縁体31をレーザでカットして切り込み52を形成する。切り込み52は、積層体の上面からV字型に形成されている。したがって、V字型のブレイク用溝55とともに切れ込み52を外側に、矩形状のブレイク用溝51およびV字型のブレイク用溝57を内側にして曲げることで各チップにブレイクすることができる。チップ毎にブレイクされた電子部品モジュールは、この切れ込み52が形成されていることで、スルーホールの側壁に端面電極41が露出し、さらにこの露出した端面電極41が絶縁体31で覆われた状態となる。
【選択図】 図3
Description
この発明は、複数のセラミックグリーンシートを積層してなる積層体に電子部品を搭載した電子部品モジュールおよびその製造方法に関するものである。
従来、電子部品を多層基板に搭載してなる電子部品モジュールにおいて、金属メッキを施したスルーホールの側面を電極として使用する構造が知られている(例えば特許文献1を参照)。
特許文献1に示した構造では、最終工程において、電子部品を搭載したマザーシートを複数のチップに分割して電子部品モジュールとする。この際、マザーシートは、複数のセラミックグリーンシートを積層した後、焼成することで得られたものであり、ダイサーによる切断ではなく、焼成前のグリーンシート状態の時に溝を切っておき、焼成後に溝部を中心に分割しやすくしている。上記スルーホールは、各チップの境界位置に設けられ、分割後にチップ側面に露出することになる。
電子部品モジュールは、上面に電子部品が搭載されるため、モジュールサイズが小さい場合、電子部品モジュールを電子機器メーカーの製造工程で取り扱う際に、吸着による取り扱いが出来なくなる。そこで、吸着による取り扱いを可能とするために、電子部品モジュールの天面を樹脂等の絶縁体でカバーし、当該上面を平坦化する場合がある。
しかし、上述のような境界位置にスルーホールを設けると、このスルーホールに樹脂等の絶縁体が充填されてしまう。樹脂等の絶縁体は硬いため、このようにスルーホールに絶縁体等が充填されると、マザーシートをチップ毎に分割する際に、絶縁体にダイサー等で溝を切ったとしても、スルーホールに充填された絶縁体までは溝が切れないため、きれいに切断することができない。例えば、分割後のいずれか一方のチップの側壁にのみ絶縁体が付着して他方のチップの側壁には絶縁体が付着しない、という状態になってしまい、チップ毎の均一性がなくなってしまう。
そこで、この発明は、チップ側面にスルーホールを設ける場合において、樹脂等の絶縁体が充填されたとしてもマザーシートをチップ毎に分割することができる電子部品モジュール、およびその製造方法を提供することを目的とする。
本発明の電子部品モジュールは、以下の工程により製造される。
(1)セラミックグリーンシートの厚み方向に電気的に導通するように導電性部材を形成する工程
(2)セラミックグリーンシートの前記導電性部材が形成された部分を含む位置において、前記厚み方向に貫通孔を形成する工程
(3)貫通孔が前記厚み方向に合致するように、複数のセラミックグリーンシートを積層して積層体を形成する工程
(4)積層体の下面に第1の分割用溝を形成する工程
(5)積層体を焼成する工程
(6)積層体の上面に電子部品を搭載する工程
(7)積層体の表面に絶縁体層を形成する工程
(8)貫通孔の中心を結ぶ線上を、前記絶縁体層のみを切削して第2の分割用溝を形成する工程
(9)貫通孔内の絶縁体層をレーザでカットする工程
(10)第1および第2の分割用溝を基準として前記積層体を分割する工程
このように、マザー積層体で絶縁体層で覆った後、各チップの境界となる位置にダイシング等によって第2の分割用溝を形成するとともに、貫通孔(スルーホール)に充填された絶縁体をレーザでカットする。ダイシング等の切削では、スルーホールのような微少な孔に深く切り込みを入れることが困難であるが、本発明では、ダイシングによる切削とは別に、スルーホール内にレーザによる切り込みを入れるため、マザー積層体をチップ毎にブレイクすることが可能となる。チップ毎にブレイクされた電子部品モジュールは、スルーホールの側壁に端面電極が露出し、さらにこの露出した端面電極は絶縁体層で覆われた状態となる。ダイシング等の機械的切削による溝の幅と、レーザによる非接触の切削による切り込みの幅が異なるため、ブレイク後の電子部品モジュールの端面の絶縁体は、段差を有することになる。
(1)セラミックグリーンシートの厚み方向に電気的に導通するように導電性部材を形成する工程
(2)セラミックグリーンシートの前記導電性部材が形成された部分を含む位置において、前記厚み方向に貫通孔を形成する工程
(3)貫通孔が前記厚み方向に合致するように、複数のセラミックグリーンシートを積層して積層体を形成する工程
(4)積層体の下面に第1の分割用溝を形成する工程
(5)積層体を焼成する工程
(6)積層体の上面に電子部品を搭載する工程
(7)積層体の表面に絶縁体層を形成する工程
(8)貫通孔の中心を結ぶ線上を、前記絶縁体層のみを切削して第2の分割用溝を形成する工程
(9)貫通孔内の絶縁体層をレーザでカットする工程
(10)第1および第2の分割用溝を基準として前記積層体を分割する工程
このように、マザー積層体で絶縁体層で覆った後、各チップの境界となる位置にダイシング等によって第2の分割用溝を形成するとともに、貫通孔(スルーホール)に充填された絶縁体をレーザでカットする。ダイシング等の切削では、スルーホールのような微少な孔に深く切り込みを入れることが困難であるが、本発明では、ダイシングによる切削とは別に、スルーホール内にレーザによる切り込みを入れるため、マザー積層体をチップ毎にブレイクすることが可能となる。チップ毎にブレイクされた電子部品モジュールは、スルーホールの側壁に端面電極が露出し、さらにこの露出した端面電極は絶縁体層で覆われた状態となる。ダイシング等の機械的切削による溝の幅と、レーザによる非接触の切削による切り込みの幅が異なるため、ブレイク後の電子部品モジュールの端面の絶縁体は、段差を有することになる。
なお、レーザは、積層体の上面側からでも下面側からでも絶縁体層をカットすることが可能であるが、ダイシングによる第2の分割用溝は、上面側から、レーザは、下面側からカットすることで、よりブレイクしやすくなる。
また、積層体を焼成する工程の前に、積層体の上面側におけるセラミックグリーンシート上の、貫通孔の中心を結ぶ線上に上記第2の分割用溝とは別の第3の分割用溝を形成する工程を行うことが望ましい。この場合、絶縁体層に加えて積層体のセラミックグリーンシート上にもブレイク用の溝が形成されるため、さらにブレイクしやすくなる。
この発明によれば、チップ側面にスルーホールを設ける場合において、樹脂等の絶縁体が充填されたとしてもマザーシートをチップ毎に分割することができる。
図1は、本発明の実施形態に係る電子部品モジュールの上面図であり、図2は、電子部品モジュールの断面図である(図2(A)はA−A断面図、図2(B)はB−B断面図)。なお、図2(A)および図2(B)の断面図は、紙面上側を電子部品モジュールの上面側とし、紙面下側を電子部品モジュールの下面側とする。
電子部品モジュールは、複数のセラミックグリーンシートが積層されてなる積層体の最上面にICやコンデンサ等の電子部品を搭載したものである。積層体は、磁性体(フェライト)層を含み、例えば、積層されるシート間にコイルを設け、積層方向に接続したインダクタを構成することで、当該インダクタをチョークコイルとして用いたDC−DCコンバータを実現することができる。
図1および図2に示す電子部品モジュールは、ブレイク前のマザー積層体を示すものである。マザー積層体の上面は、絶縁体31によって被覆されている。マザー積層体は、図中の破線で示す所定寸法のチップにブレイクされる。マザー積層体の上面には、図1に示す破線(後述のスルーホールの中心を結ぶ線)に沿って、ダイシング加工により矩形状のブレイク用溝51(本発明における第2の分割用溝)が形成されている。ブレイク用溝51は、絶縁体31のみを切削することで形成されている。また、マザー積層体の下面には、図1に示す破線に沿って、図2(B)に示すように、ダイシング加工により、V字型のブレイク用溝55(本発明における第1の分割用溝)が形成されている。さらに、図2(C)に示すように、マザー積層体の上面(セラミックグリーンシート上)には、図1に示す破線に沿って、V字型のブレイク用溝57(本発明における第3の分割用溝)が形成されている。このV字型のブレイク用溝55及びブレイク用溝57は、マザー積層体を焼成する前に、予め設けておく。マザー積層体は、V字型のブレイク用溝55を外側に、矩形状のブレイク用溝51およびV字型のブレイク用溝57を内側にして曲げることで各チップにブレイクされる。
なお、図1および図2においては、説明のために隣接する2つのチップについてブレイク前のマザー積層体を示すが、実際にはさらに多数のチップが並んでいる。
積層体を構成する一部のセラミックグリーンシート上には、回路電極22が形成され、回路電極22に電子部品23が実装されている。
また、図2(A)の断面図(A−A断面図)に示すように、積層体の最下面には、端子電極21(入力電極、出力電極、および接地電極)が形成されている。この端子電極21は、電子部品モジュールが出荷された後、電子機器の製品製造工程において、電子部品モジュールが実装される、実装基板側のランド電極等と接続されるための実装用電極となる。
これらの端子電極21と回路電極22は、端面電極41を介して電気的に接続される。端面電極41は、各チップの境界となる位置に設けられたビアホールの側面が、カットされたことによりスルーホールの側壁から露出したものである。なお、本実施形態においては省略するが、内層に配置されるセラミックグリーンシート上に内部配線を形成し、この内部配線、および端面電極41を介して電気的に接続されるようにしてもよい。
マザー積層体の上面は、絶縁体31によって被覆されている。絶縁体31は、マザー積層体が焼成された後に塗布されることにより、電子部品モジュールを保護するとともに、電子部品モジュールの上面を平坦化する機能を有する。また、絶縁体31は、スルーホール内にも充填されることになる。このスルーホール内に充填される絶縁体31は、端面電極41を被覆し、実装基板側の端子電極21の実装時に塗布されるはんだが端面電極41に濡れ上がることを防止する。
ただし、スルーホール内に絶縁体31が充填されると、ブレイク後のいずれか一方のチップのスルーホールにのみ絶縁体31が付着して他方のチップのスルーホールには絶縁体31が付着しない、という状態になる可能性がある。この場合、チップ毎の均一性がなくなってしまう。また、絶縁体31が付着しないチップについては、実装時に塗布されるはんだがスルーホール側壁の磁性体層や端面電極41に濡れ上がる可能性もある。
そこで、本実施形態に係る電子部品モジュールは、スルーホール内に充填された絶縁体31をレーザでカットして切り込み52を形成する。切り込み52は、積層体の下面から、V字型に形成されている。したがって、上記V字型のブレイク用溝55とともに切れ込み52を外側に、矩形状のブレイク用溝51およびV字型のブレイク用溝57を内側にして曲げることで各チップにブレイクすることができる。チップ毎にブレイクされた電子部品モジュールは、この切れ込み52が形成されていることで、スルーホールの側壁に端面電極41が露出し、さらにこの露出した端面電極41が絶縁体31で覆われた状態となる。また、図4(A)の上面図、図4(B)および図4(B)の断面図に示すように、ダイシング等の機械的切削によるブレイク用溝51の幅と、レーザによる非接触の切り込み52の幅が異なるため、ブレイク後の電子部品モジュールの端面の絶縁体31は、図中の破線のように、段差を有することになる。
なお、レーザは、図5に示すように、積層体の上面側から(ブレイク用溝51に重畳して)スルーホール内の絶縁体31をカットすることも可能である。
また、レーザによる切り込みの深さは、図2や図5に示した例に限らず、さらに深い切り込み(上面から下面まで貫通する深さ)であってもよいし、ブレイク後のチップ毎の均一性を保てる程度に浅くしてもよい。
また、レーザによる切り込みの深さは、図2や図5に示した例に限らず、さらに深い切り込み(上面から下面まで貫通する深さ)であってもよいし、ブレイク後のチップ毎の均一性を保てる程度に浅くしてもよい。
次に、電子部品モジュールの製造工程について説明する。図3は、電子部品モジュールの製造工程を示す図である。電子部品モジュールは、以下に示すようにして形成される。
まず、図3(A)に示すように、電子部品モジュールの各セラミックグリーンシートにパンチ等で貫通孔が開けられる。
次に、図3(B)に示すように、開けられた貫通孔にAg等が含まれる合金(導電性ペースト)が充填される。この充填された導電性ペーストが後に端面電極41となる。なお、この図3(B)に示す工程の後、あるいはセラミックグリーンシートの積層前に端子電極21、回路電極22、および内部配線が形成される。ただし、最上面および最下面に露出する電極は、積層後に形成することも可能である。
次に、図3(C)に示すように、先に開けた矩形状のパンチ孔とは異なる方向(直交する方向)にパンチ等でさらに矩形状の孔を開ける。この矩形状の孔がスルーホールとなる。
そして、各セラミックグリーンシートが積層され、仮圧着された後、図3(D)に示すように、各スルーホールの中心を結ぶ線に沿ってV字型のブレイク用溝57を形成する。なお、このV字型のブレイク用溝57を形成する工程は、必須ではないが、V字型のブレイク用溝57を形成することで、絶縁体31に加えて積層体のセラミックグリーンシート上にもブレイク用の溝が形成されることになるため、さらにブレイクしやすくなる。なお、ブレイク用溝57は、V字型に限らず、矩形状等、他の形状であってもよい。また、図3(A)の貫通孔形成、図3(B)の導電性ペーストの充填、および図3(C)の貫通孔形成は、セラミックグリーンシートを積層した後にまとめて行ってもよい。
そして、図3(E)に示すように、マザー積層体が焼成される。これにより、焼成されたブレイク前のマザー積層体が得られる。
なお、焼成後のマザー積層体の電極表面には、めっきが施される。めっき処理は、マザー積層体をめっき液に浸漬させ、揺動させることによって行われる。
そして、図3(F)に示すように、ICやコンデンサ等の電子部品が搭載された後、図3(G)に示すように、樹脂(絶縁体31)が塗布される。
さらに、図3(H)に示すように、絶縁体31は、ダイシング加工によって、各スルーホールの中心を結ぶ線(上述のV字型のブレイク用溝57と同じ線)に沿って、ブレイク用溝51が形成される。また、図3(I)に示すように、スルーホール内に充填された絶縁体31は、レーザによりカットされることにより、切り込み52が形成される。なお、切り込み52を下面側から形成する場合、ブレイク用溝51よりも先に切り込み52を形成するようにしてもよい。
このようにして製造された電子部品モジュールは、出荷先等でチップ毎にブレイクされ、スルーホールの側壁の一部に端面電極41が露出する。ここで、この端面電極41は、切り込み52が設けられていることにより、ブレイク後も、全てのチップに均一に絶縁体31で被覆された状態となる。
なお、本実施形態においては、矩形状の端面電極41やスルーホールを例示したが、半円状等、他の形状であってもよい。
21…端子電極
22…回路電極
23…電子部品
31…絶縁体
41…端面電極
51,52,57…ブレイク用溝
52…切り込み
22…回路電極
23…電子部品
31…絶縁体
41…端面電極
51,52,57…ブレイク用溝
52…切り込み
Claims (5)
- セラミックグリーンシートの厚み方向に電気的に導通するように導電性部材を形成する工程と、
前記セラミックグリーンシートの前記導電性部材が形成された部分を含む位置において、前記厚み方向に貫通孔を形成する工程と、
前記貫通孔が前記厚み方向に合致するように、複数のセラミックグリーンシートを積層して積層体を形成する工程と、
前記積層体の下面に第1の分割用溝を形成する工程と、
前記積層体を焼成する工程と、
前記積層体の上面に電子部品を搭載する工程と、
前記積層体の表面に絶縁体層を形成する工程と、
前記貫通孔の中心を結ぶ線上を、前記絶縁体層のみを切削して第2の分割用溝を形成する工程と、
前記貫通孔内の絶縁体層をレーザでカットする工程と、
前記第1および第2の分割用溝を基準として前記積層体を分割する工程と、
を備えたことを特徴とする電子部品モジュールの製造方法。 - 前記第2の分割用溝は、前記積層体の上面側から形成され、
前記レーザは、前記積層体の下面側から前記絶縁体層をカットすることを特徴とする請求項1に記載の電子部品モジュールの製造方法。 - 前記積層体を焼成する工程の前に、前記積層体の上面側における前記セラミックグリーンシート上の、前記貫通孔の中心を結ぶ線上に第3の分割用溝を形成する工程を行うことを特徴とする請求項1または請求項2に記載の電子部品モジュールの製造方法。
- 複数のセラミックグリーンシートが積層されてなる積層体と、
前記積層体の端面に設けられた端面電極と、
前記積層体の上面に搭載された電子部品と、
を備えた電子部品モジュールであって、
前記積層体の上面および端面は、絶縁体で被覆され、
前記端面の絶縁体は、段差を有することを特徴とする電子部品モジュール。 - 請求項4に記載の電子部品モジュールにおいて、
前記積層されるシート間に設けられたコイルを積層方向に接続したインダクタと、
前記積層体の底面に電極と、を備え、
前記積層体は、磁性体層を含み、
前記電極は、入力電極、出力電極、および接地電極からなり、
前記インダクタをチョークコイルとして利用したことを特徴とするDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011095583A JP2012227451A (ja) | 2011-04-22 | 2011-04-22 | 電子部品モジュール、その製造方法、およびdc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011095583A JP2012227451A (ja) | 2011-04-22 | 2011-04-22 | 電子部品モジュール、その製造方法、およびdc−dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012227451A true JP2012227451A (ja) | 2012-11-15 |
Family
ID=47277258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011095583A Withdrawn JP2012227451A (ja) | 2011-04-22 | 2011-04-22 | 電子部品モジュール、その製造方法、およびdc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012227451A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016098628A1 (ja) * | 2014-12-17 | 2017-07-06 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
-
2011
- 2011-04-22 JP JP2011095583A patent/JP2012227451A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016098628A1 (ja) * | 2014-12-17 | 2017-07-06 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9129733B2 (en) | Laminated inductor element and manufacturing method thereof | |
JP6648689B2 (ja) | 積層型電子部品の製造方法および積層型電子部品 | |
KR102267242B1 (ko) | 적층형 전자부품 및 적층형 전자부품의 제조 방법 | |
US20160155702A1 (en) | Package structure and manufacturing method thereof | |
JP6648690B2 (ja) | 積層型電子部品の製造方法および積層型電子部品 | |
US10123413B2 (en) | Package substrate and manufacturing method thereof | |
JP5831633B2 (ja) | 積層型素子およびその製造方法 | |
CN108781502B (zh) | 多连片布线基板、布线基板 | |
JP5052398B2 (ja) | 多数個取り配線基板および配線基板ならびに電子装置 | |
JP2006222441A (ja) | コンデンサ、配線基板、デカップリング回路及び高周波回路 | |
US20150155250A1 (en) | Semiconductor package and fabrication method thereof | |
JP2007318035A (ja) | 多数個取り配線基板、電子部品収納用パッケージおよび電子装置 | |
JP2012227451A (ja) | 電子部品モジュール、その製造方法、およびdc−dcコンバータ | |
JP2017120876A (ja) | 積層電子部品及びその製造方法 | |
US20140201992A1 (en) | Circuit board structure having embedded electronic element and fabrication method thereof | |
KR20180025113A (ko) | 인덕터 제조방법 및 인덕터 | |
JP6119843B2 (ja) | 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体 | |
JP5516536B2 (ja) | 電子部品モジュールの製造方法 | |
JP7027713B2 (ja) | 電子部品及びその製造方法 | |
JP5691784B2 (ja) | 多層セラミック基板の製造方法 | |
JP2017120877A (ja) | 積層電子部品及びその製造方法 | |
JP4646825B2 (ja) | 多数個取り配線基板 | |
JP2017037877A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6130278B2 (ja) | 多数個取り配線基板 | |
JP5511603B2 (ja) | 多数個取り配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140701 |