JP6648689B2 - 積層型電子部品の製造方法および積層型電子部品 - Google Patents

積層型電子部品の製造方法および積層型電子部品 Download PDF

Info

Publication number
JP6648689B2
JP6648689B2 JP2016255949A JP2016255949A JP6648689B2 JP 6648689 B2 JP6648689 B2 JP 6648689B2 JP 2016255949 A JP2016255949 A JP 2016255949A JP 2016255949 A JP2016255949 A JP 2016255949A JP 6648689 B2 JP6648689 B2 JP 6648689B2
Authority
JP
Japan
Prior art keywords
laminate
groove
electronic component
multilayer electronic
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016255949A
Other languages
English (en)
Other versions
JP2018107411A (ja
Inventor
薫 立花
薫 立花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016255949A priority Critical patent/JP6648689B2/ja
Priority to US15/840,916 priority patent/US10886061B2/en
Priority to CN201711432498.9A priority patent/CN108305760A/zh
Publication of JP2018107411A publication Critical patent/JP2018107411A/ja
Application granted granted Critical
Publication of JP6648689B2 publication Critical patent/JP6648689B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H01F27/245—Magnetic cores made from sheets, e.g. grain-oriented
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/0206—Manufacturing of magnetic cores by mechanical means
    • H01F41/0233—Manufacturing of magnetic circuits made from sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層型電子部品の製造方法および積層型電子部品に関する。
従来、積層型電子部品としては、特許第３３５１７３８号公報（特許文献１）に記載されたものがある。この積層型電子部品は、積層体と、積層体内に設けられたコイルと、積層体に設けられコイルに電気的に接続された外部電極とを有する。外部電極とコイルとの間に発生する浮遊容量を抑制するために、所定形状の外部電極を積層体の底面の一部に設けている。
特許第３３５１７３８号公報
ところで、前記従来の積層型電子部品を製造しようとすると、外部電極の形成時に、積層体の上面側を保持し、ディップ法により外部電極を形成することが考えられる。ディップ法は、最も容易で低コストである。しかしながら、ディップ法では、積層体の底面の一部に寸法精度の高い外部電極を形成することは困難であるという問題がある。
そこで、本発明の課題は、寸法精度の高い外部電極を積層体の底面に低コストで形成できる積層型電子部品の製造方法および積層型電子部品を提供することにある。
前記課題を解決するため、本発明の積層型電子部品の製造方法は、
複数のセラミック層を含む積層体を形成する工程と、
前記積層体の底面の一部を除去して溝を形成する工程と、
前記積層体を複数のチップ領域に分割して個片化する工程と、
前記溝を形成しかつ個片化した後に、前記積層体の前記底面に外部電極導体層を形成する工程と
を備える。
本発明の積層型電子部品の製造方法によれば、積層体の底面の一部を除去して溝を形成し、積層体を複数のチップ領域に分割して個片化し、その後に、積層体の底面に外部電極導体層を形成するので、所定形状の外部電極を形成できる。これにより、寸法精度の高い外部電極を積層体の底面に低コストで形成できる。
また、積層型電子部品の製造方法の一実施形態では、
前記溝を形成する工程において、前記積層体の前記底面の反対側の面を保持層で保持した状態で、前記溝を形成し、
前記個片化する工程において、前記積層体を前記保持層で保持した状態で、個片化し、
前記外部電極導体層を形成する工程において、前記積層体を前記保持層で保持した状態で、前記積層体の前記底面に前記外部電極導体層を形成する。
前記実施形態によれば、複数のチップがばらばらにならないように積層体を保持層で保持した状態で、溝形成と個片化と外部電極導体層形成とを行うことができる。
また、積層型電子部品の製造方法の一実施形態では、前記溝を形成する工程において、ダイサーブレードを用いて、前記溝を形成する。
前記実施形態によれば、ダイサーブレードを用いることにより、容易に溝を形成することができる。
また、積層型電子部品の製造方法の一実施形態では、前記個片化する工程において、ダイサーブレードを用いて、個片化する。
前記実施形態によれば、個片化する工程では、溝を形成する工程と同様のダイサーブレードを用いることができ、製法を単純化できる。
また、積層型電子部品の製造方法の一実施形態では、前記溝を形成する工程に用いるダイサーブレードと前記個片化する工程に用いるダイサーブレードとを同時に走査する。
前記実施形態によれば、溝形成工程に用いるダイサーブレードと個片化工程に用いるダイサーブレードとを同時に走査するので、製造時間を短縮化できる。
また、積層型電子部品の製造方法の一実施形態では、前記溝を形成する工程を前記個片化する工程よりも前に行う。
前記実施形態によれば、溝を形成する工程を個片化する工程よりも前に行うので、積層体を安定した状態で保持したまま溝を形成することができ、溝を正確な位置に形成することができる。
また、積層型電子部品の製造方法の一実施形態では、
前記個片化する工程に用いるダイサーブレードの走査方向は、２つの方向を含み、
前記２つの方向のうちの１つの方向は、前記溝を形成する工程に用いるダイサーブレードの走査方向と同じ方向である。
前記実施形態によれば、個片化工程におけるダイサーブレードの走査方向の１つの方向は、溝形成工程におけるダイサーブレードの走査方向と同じ方向であるので、積層体の方向を変えることなく、個片化と溝形成とを行うことができる。
また、積層型電子部品の製造方法の一実施形態では、前記溝を形成する工程に用いるダイサーブレードと前記個片化する工程に用いるダイサーブレードとを、前記積層体に設けられた同じカットマークを基準として位置決めし、走査する。
前記実施形態によれば、溝を形成する工程と個片化する工程において、同じカットマークを用いて、ダイサーカットを行うので、カットの位置合わせが容易となる。
また、積層型電子部品の製造方法の一実施形態では、
前記個片化する工程において、前記積層体を分割して前記積層体に分割面を形成し、
前記外部電極導体層を形成する工程の前に、前記積層体の底面と前記積層体の分割面との交差する角部に、切欠溝を形成する工程を有する。
前記実施形態によれば、積層体の底面と積層体の外面（分割面）との交差する角部に切欠溝が形成された積層型電子部品を製造することができる。したがって、積層型電子部品を実装基板に実装する際、積層型電子部品の外部電極をはんだにより実装基板に接合すると、はんだが切欠溝を濡れ上がり、はんだが積層体の外面よりも外側にはみ出ることを低減できる。これにより、積層型電子部品の実装面積を低減できる。
また、積層型電子部品の製造方法の一実施形態では、前記個片化する工程に用いるダイサーブレードの幅Ｗ２は、前記溝を形成する工程に用いるダイサーブレードの幅Ｗ１よりも小さい。
前記実施形態によれば、個片化する工程に用いるダイサーブレードの幅Ｗ２は、溝を形成する工程に用いるダイサーブレードの幅Ｗ１よりも小さいので、個片化の幅を小さくできて、歩留まりを向上できる。
また、積層型電子部品の製造方法の一実施形態では、前記溝を形成する工程に用いるダイサーブレードの幅Ｗ１と前記個片化する工程に用いるダイサーブレードの幅Ｗ２とは、同じである。
前記実施形態によれば、溝を形成する工程に用いるダイサーブレードの幅Ｗ１と個片化する工程に用いるダイサーブレードの幅Ｗ２とは、同じであるので、溝形成工程と個片化工程においてダイサーブレードを共通化できる。
また、積層型電子部品の一実施形態では、
複数のセラミック層を含む積層体と、
前記積層体に設けられた外部電極と
を備え、
前記積層体の底面には、溝が設けられ、
前記外部電極は、前記積層体の前記底面に、設けられている。
前記実施形態によれば、外部電極は、積層体の底面に、設けられているので、積層型電子部品を実装基板に実装する際、積層型電子部品の外部電極をはんだにより実装基板に接合すると、はんだが溝の内面を濡れ上がって、積層型電子部品の接合強度が向上し、積層型電子部品の姿勢が安定する。
また、積層型電子部品の一実施形態では、前記外部電極は、前記積層体の外面の前記底面側および前記溝の内面の前記底面側に延在している。
前記実施形態によれば、外部電極は、積層体の外面の底面側および溝の内面の底面側に延在している。これにより、積層型電子部品を実装基板に実装する際、積層型電子部品の外部電極をはんだにより実装基板に接合すると、はんだが外部電極を伝わって積層体の外面および溝の内面を濡れ上がって、積層型電子部品の接合強度が一層向上する。
また、積層型電子部品の一実施形態では、前記溝の内面は、底面と、側面と、前記底面と前記側面との間の凹曲面の接続部分とを含む。
前記実施形態によれば、接続部分は、凹曲面に形成されているので、接続部分における応力集中を分散して、強度を向上できる。
また、積層型電子部品の一実施形態では、
前記積層体は、前記複数のセラミック層の間に設けられた複数のコイルパターンを有し、
前記複数のコイルパターンは、互いに電気的に接続されて、螺旋状のコイルを構成する。
前記実施形態によれば、積層型電子部品として、インダクタ部品に適用できる。
また、積層型電子部品の一実施形態では、
前記複数のセラミック層の積層方向は、前記底面と直交する方向であり、
前記螺旋状のコイルの軸は、前記底面と直交する。
前記実施形態によれば、積層型電子部品として、いわゆる、縦積層で縦巻きのインダクタ部品に適用できる。
また、積層型電子部品の一実施形態では、
前記複数のセラミック層の積層方向は、前記底面と直交する方向であり、
前記螺旋状のコイルの軸は、前記底面と平行である。
前記実施形態によれば、積層型電子部品として、いわゆる、縦積層で横巻きのインダクタ部品に適用できる。
また、積層型電子部品の一実施形態では、前記積層体の底面と前記積層体の外面との交差する角部に、切欠溝が設けられている。
前記実施形態によれば、積層型電子部品を実装基板に実装する際、積層型電子部品の外部電極をはんだにより実装基板に接合すると、はんだが切欠溝を濡れ上がり、はんだが積層体の外面よりも外側にはみ出ることを低減できる。これにより、積層型電子部品の実装面積を低減できる。
また、積層型電子部品の一実施形態では、前記溝の底面には、前記溝の延在方向に沿って延在する複数の凹部を有する。
前記実施形態によれば、積層型電子部品を製造する際に、溝の形成に用いるダイサーブレードの幅を溝幅よりも小さくして、このダイサーブレードにより複数の凹部を形成することで、溝を形成することができる。したがって、幅の小さなダイサーブレードを用いることができる。
本発明の積層型電子部品の製造方法によれば、積層体の底面の一部を除去して溝を形成し、積層体を複数のチップ領域に分割して個片化し、その後に、積層体の底面に外部電極導体層を形成するので、所定形状の外部電極を形成できる。これにより、寸法精度の高い外部電極を積層体の底面に低コストで形成できる。
本発明の積層型電子部品によれば、外部電極は、積層体の底面に、設けられているので、積層型電子部品を実装基板に実装する際、積層型電子部品の外部電極をはんだにより実装基板に接合すると、はんだが溝の内面を濡れ上がって、積層型電子部品の接合強度が向上し、積層型電子部品の姿勢が安定する。
本発明の積層型電子部品の第１実施形態を示す断面図である。 本発明の積層型電子部品の製造方法の第１実施形態を示す斜視図である。 本発明の積層型電子部品の製造方法の第１実施形態を示す断面図である。 本発明の積層型電子部品の製造方法の第１実施形態を示す断面図である。 本発明の積層型電子部品の製造方法の第１実施形態を示す平面図である。 本発明の積層型電子部品の製造方法の第１実施形態を示す断面図である。 本発明の積層型電子部品の製造方法の第１実施形態を示す平面図である。 本発明の積層型電子部品の第２実施形態を示す断面図である。 本発明の積層型電子部品の製造方法の第２実施形態を示す斜視図である。 本発明の積層型電子部品の製造方法の第２実施形態を示す断面図である。 本発明の積層型電子部品の第３実施形態を示す底面図である。 本発明の積層型電子部品の第３実施形態を示す側面図である。 積層型電子部品の溝の他の形状を示す断面図である。 積層型電子部品の溝の他の形状を示す断面図である。 積層型電子部品の溝の他の形状を示す断面図である。
以下、本発明を図示の実施の形態により詳細に説明する。
（第１実施形態）
図１は、本発明の積層型電子部品の第１実施形態を示す断面図である。図１に示すように、積層型電子部品１は、積層体１０と、積層体１０に設けられた外部電極３１，３２とを有する。積層体１０は、その内部に、螺旋状のコイル２０を有する。外部電極３１，３２は、コイル２０に電気的に接続されている。積層型電子部品１は、インダクタ部品である。
積層型電子部品１は、外部電極３１，３２を介して、図示しない回路基板の配線に電気的に接続される。積層型電子部品１は、例えば、ノイズ除去フィルタとして用いられ、パソコン、ＤＶＤプレーヤー、デジカメ、ＴＶ、携帯電話、カーエレクトロニクスなどの電子機器に用いられる。
積層体１０は、複数のセラミック層１１を積層して構成される。セラミック層１１は、例えば、フェライトなどの磁性体からなる。積層体１０は、略直方体状に形成されている。複数のセラミック層１１の積層方向Ａは、積層体１０の底面１０ａと直交する方向である。積層体１０の底面１０ａとは、積層型電子部品１を実装基板に実装する面である。図１において、紙面の手前から奥の方向を積層体１０の幅方向とし、紙面の左右方向を積層体１０の長さ方向とする。
積層体１０の底面１０ａには、溝１５が設けられている。溝１５は、積層体１０の幅方向に延在し、積層体１０の長さ方向の中央部に設けられている。底面１０ａは、溝１５を挟んで、幅方向の両側に分断されている。言い換えると、積層体１０は、幅方向の両側のそれぞれに、脚部を有する。
溝１５の内面は、底面１５ａと、側面１５ｂと、底面１５ａと側面１５ｂとの間の接続部分１５ｃとを含む。溝１５の内面の形状は、略矩形状に形成される。底面１５ａおよび側面１５ｂは、それぞれ、平坦に形成されている。接続部分１５ｃは、凹曲面に形成されている。凹曲面の接続部分１５ｃにより、接続部分１５ｃにおける応力集中を分散して、強度を向上できる。
外部電極３１，３２は、積層体１０の底面１０ａに、設けられている。つまり、第１外部電極３１は、幅方向の一方側の底面１０ａ（脚部）に設けられ、第２外部電極３２は、幅方向の他方側の底面１０ａ（脚部）に設けられている。
さらに、外部電極３１，３２は、底面１０ａの周縁外側に延在している。つまり、外部電極３１，３２は、積層体１０の外面１０ｂの底面１０ａ側、および、溝１５の内面（側面１５ｂ）の底面１０ａ側に延在している。
コイル２０は、複数のセラミック層１１の間に設けられた複数のコイルパターン２３を有する。複数のコイルパターン２３は、図示しないビア導体を介して、互いに電気的に接続されて、螺旋状のコイル２０を構成する。コイル２０の軸は、底面１０ａと直交し、セラミック層１１の積層方向と一致する。つまり、積層型電子部品１は、いわゆる、縦積層で縦巻きのインダクタ部品である。
コイル２０の両端のそれぞれには、第１引出導体２１と第２引出導体２２が設けられている。第１引出導体２１は、幅方向の一方側の底面１０ａから露出して第１外部電極３１に接触している。第２引出導体２２は、幅方向の他方側の底面１０ａから露出して第２外部電極３２に接触している。
前記積層型電子部品１によれば、外部電極３１，３２は、積層体１０の底面１０ａに、設けられているので、積層型電子部品１を図示しない実装基板に実装する際、積層型電子部品１の外部電極３１，３２をはんだにより実装基板に接合すると、はんだが溝１５の内面を濡れ上がって、積層型電子部品１の接合強度が向上し、積層型電子部品１の姿勢が安定する。
さらに、外部電極３１，３２は、積層体１０の外面１０ｂの底面１０ａ側、および、溝１５の内面の底面１０ａ側に延在している。これにより、積層型電子部品１を実装基板に実装する際、積層型電子部品１の外部電極３１，３２をはんだにより実装基板に接合すると、はんだが外部電極３１，３２を伝わって積層体１０の外面１０ｂおよび溝１５の内面を濡れ上がって、積層型電子部品１の接合強度が一層向上する。
次に、積層型電子部品１の製造方法について説明する。
図２Ａに示すように、複数のセラミック層１１を含む積層体１０を形成する。具体的に述べると、所定のセラミック層１１となるグリーンシート上に、スクリーン印刷などを用いて、コイルパターン２３を形成する。また、所定のセラミック層１１となるグリーンシートに、レーザーなどを用いてスルーホールを形成し、コイルパターン２３と同時に、第１引出導体層２５および第２引出導体層２６をスルーホールに形成する。第１引出導体層２５は、第１引出導体２１を構成し、第２引出導体層２６は、第２引出導体２２を構成する。図２Ａでは、コイルパターン２３、第１引出導体層２５および第２引出導体層２６をハッチングにて示す。
そして、全てのセラミック層１１となるグリーンシートを積層方向Ａに積層して圧着し、未焼成の積層体１０を形成する。図２Ａでは、積層体１０の底面１０ａを下側にして示している。図２Ａでは、分かりやすくするため、単体のチップのみを示すが、実際は、図２Ｂに示すように単体のチップが隣接して複数のチップを構成している。
その後、図２Ｂに示すように、積層体１０の底面１０ａの反対側の面に保持層の一例の保持シート５０を貼り付ける。保持シート５０は、例えば、後述の焼成工程などにおいて取り除かれる。図２Ｂでは、積層体１０の底面１０ａを上側にして示している。
その後、図２Ｃに示すように、積層体１０の底面１０ａの一部を除去して溝１５を形成する（以下、溝形成工程という）。また、積層体１０を複数のチップ領域に分割して個片化する（以下、個片化工程という）。これにより、図２Ｄの平面図に示すように、所定形状の底面１０ａを有する複数の積層体１０を形成する。図２Ｄでは、底面１０ａをハッチングにて示している。
具体的に述べると、溝形成工程において、溝用ダイサーブレード５１を用いて、溝１５を形成する。個片化工程において、個片化用ダイサーブレード５２を用いて、個片化する。個片化用ダイサーブレード５２の幅Ｗ２は、溝用ダイサーブレード５１の幅Ｗ１よりも小さい。溝用ダイサーブレード５１と個片化用ダイサーブレード５２とを同時に走査する。個片化用ダイサーブレード５２にて除去された領域を、図２Ｄにおいて、除去領域Ｚ１，Ｚ２とする。
このとき、個片化用ダイサーブレード５２の走査方向は、積層体１０の底面１０ａに沿った２つの方向を含む。この実施形態では、２つの方向は、積層体１０の幅方向Ｗと長さ方向Ｌである。個片化用ダイサーブレード５２の幅方向Ｗの走査によって、第１除去領域Ｚ１が形成される。個片化用ダイサーブレード５２の長さ方向Ｌの走査によって、第２除去領域Ｚ２が形成される。
個片化用ダイサーブレード５２の２つの走査方向のうちの１つの幅方向Ｗは、溝用ダイサーブレード５１の走査方向と同じ方向である。つまり、個片化用ダイサーブレード５２を幅方向Ｗに走査しながら、溝用ダイサーブレード５１を幅方向Ｗに走査する。これにより、積層体１０の方向を変えることなく、溝形成と個片化とを行うことができる。なお、個片化用ダイサーブレード５２を、幅方向Ｗに走査した後に、長さ方向Ｌに走査するが、長さ方向Ｌに走査した後に、幅方向Ｗに走査するようにしてもよい。
溝形成工程および個片化工程において、積層体１０の底面１０ａの反対側の面を保持シート５０で保持している。保持シート５０により、複数のチップに個片化する際に、複数のチップがばらばらにならないように固定できる。
溝形成工程と個片化工程において、溝用ダイサーブレード５１と個片化用ダイサーブレード５２とを、積層体に設けられた同じカットマークを基準として位置決めし、走査するようにしてもよい。これにより、カットの位置合わせが容易となる。カットマークは、例えば、スクリーン印刷などを用いて、積層体の底面に形成される。これにより、カットマークを容易に認識することができる。なお、カットマークを積層体の側面や積層体の内部に形成するようにしてもよい。
そして、図２Ｅに示すように、溝１５を形成しかつ個片化した後に、積層体１０の底面１０ａに外部電極ペースト３５をディップ方式で塗布して、図２Ｆに示すように、積層体１０の底面１０ａに外部電極導体層３０を形成する。外部電極導体層は、外部電極３１，３２を構成する。このとき、積層体１０を保持シート５０で保持した状態で外部電極導体層３０を形成しているので、複数のチップがばらばらにならないように積層体１０を保持シート５０で保持した状態で、外部電極導体層３０を形成できる。
その後、個片化された複数のチップを焼成して、複数の積層型電子部品１を製造する。なお、焼成工程を溝形成工程や個片化工程の前に行ってもよい。このとき、焼成工程の前の溝形成工程や個片化工程で用いる保持シートと、焼成工程の後の外部電極導体層の形成工程で用いる保持シートとを、異ならせてもよい。
前記積層型電子部品１の製造方法によれば、積層体１０の底面１０ａの一部を除去して溝１５を形成し、積層体１０を複数のチップ領域に分割して個片化し、その後に、積層体１０の底面１０ａに外部電極導体層３０を形成するので、溝１５の形成や個片化を精度よく容易に行うことができ、所定形状の外部電極３１，３２を形成できる。これにより、寸法精度の高い外部電極３１，３２を積層体１０の底面１０ａに低コストで形成できる。
また、積層体１０の底面１０ａの一部を除去して溝１５を形成するので、積層型電子部品１を実装基板に実装する際、積層型電子部品１の外部電極３１，３２をはんだにより実装基板に接合すると、はんだが積層体１０の溝１５の内面を濡れ上がることができる。これにより、積層型電子部品１の接合強度が向上し、積層型電子部品１の姿勢が安定する。
また、溝形成工程において、溝用ダイサーブレード５１を用いて、溝１５を形成するので、容易に溝１５を形成することができる。また、個片化工程において、個片化用ダイサーブレード５２を用いて、個片化するので、溝形成工程と同様のダイサーブレードを用いることができ、製法を単純化できる。
また、溝用ダイサーブレード５１と個片化用ダイサーブレード５２とを同時に走査するので、製造時間を短縮化できる。また、個片化用ダイサーブレードの幅Ｗ２は、溝用ダイサーブレードの幅Ｗ１よりも小さいので、個片化の幅を小さくでき、歩留まりを向上できる。
なお、溝形成工程を個片化工程よりも前に行ってもよく、積層体を安定した状態で保持したまま溝を形成することができ、溝を正確な位置に形成することができる。また、溝形成工程を個片化工程よりも後に行ってもよい。
また、個片化用ダイサーブレードの走査方向は、積層体の底面に沿った２つの方向を含むようにしてもよく、このとき、２つの方向のうちの１つの方向は、溝を形成する工程に用いるダイサーブレードの走査方向と同じ方向である。２つの方向は、互いに直交していなくてもよい。
また、溝用ダイサーブレードと個片化用ダイサーブレードを、全ての溝と除去領域に対応させて設けるようにしてもよく、または、溝用ダイサーブレードと個片化用ダイサーブレードを少なくとも１組設けて、順に移動させるようにしてもよい。
また、個片化工程において、押し切り加工を用いて、個片化するようにしてもよい。
また、積層型電子部品として、いわゆる、縦積層で横巻きのインダクタ部品に適用してもよい。具体的に述べると、複数のセラミック層の積層方向は、底面と直交する方向であり、螺旋状のコイルの軸は、底面と平行である。縦積層で横巻きのインダクタ部品は、例えば、特開２００６−１３０７２４号公報に開示されている。
外部電極を、積層体の底面のみに、設けてもよい。このとき、外部電極導体層は、例えばスクリーン印刷などを用いて、積層体の底面に形成される。
（第２実施形態）
図３は、本発明の積層型電子部品の第２実施形態を示す断面図である。第２実施形態は、第１実施形態とは、切欠溝が設けられた点が相違する。この相違する構成を以下に説明する。なお、第２実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
図３に示すように、この積層型電子部品１Ａでは、積層体１０の底面１０ａと積層体１０の外面１０ｂとの交差する角部に、切欠溝１６が設けられている。切欠溝１６の深さは、溝１５の深さと略同じである。
前記積層型電子部品１Ａによれば、積層型電子部品１Ａを実装基板に実装する際、積層型電子部品１Ａの外部電極３１，３２をはんだにより実装基板に接合すると、はんだが切欠溝１６を濡れ上がり、はんだが積層体１０の外面１０ｂよりも外側にはみ出ることを低減できる。特に、外部電極３１，３２が切欠溝１６にも設けられているとき、はんだが外部電極３１，３２を伝わって切欠溝１６を濡れ上がり、はんだが外面１０ｂの外側にはみ出ることを低減できる。これにより、積層型電子部品１Ａの実装面積を低減できる。
次に、積層型電子部品１Ａの製造方法について説明する。
第１実施形態の製造方法とは、外部電極導体層３０を形成する工程の前に、切欠溝１６を形成する工程（以下、切欠溝形成工程という）が追加されている点が相違する。なお、その他の工程は、第１実施形態の製造方法と同じであるため、その説明を省略する。
図４Ａに示すように、溝形成工程と個片化工程と切欠溝形成工程とを行い、図４Ｂの平面図に示すように、複数の積層型電子部品１Ａを形成する。
具体的に述べると、個片化工程において、一体の積層体１０を分割して個々の積層体１０に分割面１０ｃを形成する。分割面１０ｃは、積層型電子部品１Ａの外面１０ｂに一致する。切欠溝形成工程において、積層体１０の底面１０ａと積層体１０の分割面１０ｃとの交差する角部に、切欠溝１６を形成する。
溝形成工程、個片化工程および切欠溝形成工程においてダイサーブレードを用いる。溝形成工程に溝用ダイサーブレード５１を用い、個片化工程および切欠溝形成工程に個片化・切欠溝用ダイサーブレード５３を用いる。個片化・切欠溝用ダイサーブレード５３は、個片化用刃部５３ａと切欠溝用刃部５３ｂとを含む。
溝用ダイサーブレード５１と個片化・切欠溝用ダイサーブレード５３とを同時に走査する。つまり、溝用ダイサーブレード５１を用いて溝１５を形成しながら、個片化用刃部５３ａを用いて個片化して分割面１０ｃを形成し、かつ、切欠溝用刃部５３ｂを用いて切欠溝１６を形成する。個片化用刃部５３ａにて除去された領域を、図４Ｂにおいて、除去領域Ｚ１，Ｚ２とする。
切欠溝１６は、除去領域Ｚ１，Ｚ２（分割面１０ｃ）に沿って形成される。切欠溝用刃部５３ｂの積層体１０に対する切れ込み深さは、溝用ダイサーブレード５１の積層体１０に対する切れ込み深さと略同じである。個片化用刃部５３ａの幅Ｗ２は、溝用ダイサーブレード５１の幅Ｗ１よりも小さい。図４Ｂでは、底面１０ａをハッチングにて示している。
前記積層型電子部品１Ａの製造方法によれば、積層体１０の底面１０ａと積層体１０の外面１０ｂ（分割面）との交差する角部に切欠溝１６が形成された積層型電子部品１Ａを製造することができる。したがって、積層型電子部品１Ａを実装基板に実装する際、積層型電子部品１Ａの外部電極３１，３２をはんだにより実装基板に接合すると、はんだが切欠溝１６を濡れ上がり、はんだが積層体１０の外面１０ｂよりも外側にはみ出ることを低減できる。これにより、積層型電子部品１Ａの実装面積を低減できる。
なお、切欠溝形成工程と個片化工程とを別々に行ってもよい。つまり、切欠溝形成工程を個片化工程の前または後に行うようにする。このとき、切欠溝形成工程に用いるダイサーブレードと個片化工程に用いるダイサーブレードとを異ならせることができる。
（第３実施形態）
図５Ａは、本発明の積層型電子部品の第３実施形態を示す底面図である。図５Ｂは、本発明の積層型電子部品の第３実施形態を示す側面図である。第３実施形態は、第１実施形態とは、積層体の溝の底面の形状が相違する。この相違する構成を以下に説明する。なお、第３実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
図５Ａと図５Ｂに示すように、この積層型電子部品１Ｂでは、積層体１０の溝１５Ｂの底面１５ａには、溝１５Ｂの延在方向に沿って延在する複数の凹部１７を有する。複数の凹部１７は、溝１５Ｂの幅方向に並んでいる。言い換えると、溝１５Ｂの底面１５ａには、隣り合う凹部１７の間に、溝１５Ｂの延在方向に沿って延在する線状の突起部を有する。図５Ａと図５Ｂでは、外部電極３１，３２をハッチングにて示している。
前記積層型電子部品１Ｂによれば、積層型電子部品１Ｂを製造する際に、溝１５Ｂの形成に用いるダイサーブレードの幅を溝１５Ｂの幅よりも小さくして、このダイサーブレードにより複数の凹部１７を形成することで、溝１５Ｂを形成することができる。したがって、幅の小さなダイサーブレードを用いることができる。
前記積層型電子部品１Ｂの製造方法において、溝形成工程に用いるダイサーブレードの幅Ｗ１と個片化工程に用いるダイサーブレードの幅Ｗ２とは、同じであってもよい。これにより、溝形成工程と個片化工程においてダイサーブレードを共通化できる。
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。例えば、第１から第３実施形態のそれぞれの特徴点を様々に組み合わせてもよい。
前記実施形態では、積層型電子部品を、インダクタ部品としているが、コンデンサ部品や抵抗部品としてもよい。また、積層体は、コイルを含んでいるが、セラミック層のみ含むようにしてもよい。
前記実施形態では、積層体の溝の内面の形状は、略矩形状に形成されているが、この形状に限定されない。例えば、図６Ａに示すように、積層型電子部品１Ｃにおける積層体１０の溝１５Ｃの形状は、連続して湾曲する凹曲面に形成されていてもよい。つまり、溝用ダイサーブレード５１Ｃの先端形状は、連続して湾曲する凸曲面に形成されている。また、図６Ｂに示すように、積層型電子部品１Ｄにおける積層体１０の溝１５Ｄの形状は、Ｖ字状に形成されていてもよい。つまり、溝用ダイサーブレード５１Ｄの先端形状は、Ｖ字状に形成されている。図６Ｃに示すように、積層型電子部品１Ｅにおける積層体１０の溝１５Ｅの形状は、逆台形に形成されていてもよい。つまり、溝用ダイサーブレード５１Ｅの先端形状は、逆台形に形成されている。
前記実施形態では、積層型電子部品の外部電極は、２つであるが、溝を複数形成して、４つ以上の外部電極を設けるようにしてもよい。
１，１Ａ〜１Ｅ 積層型電子部品
１０ 積層体
１０ａ 底面
１０ｂ 外面
１０ｃ 分割面
１１ セラミック層
１５，１５Ｂ〜１５Ｅ 溝
１５ａ 底面
１５ｂ 側面
１５ｃ 接続部分
１６ 切欠溝
１７ 凹部
２０ コイル
２３ コイルパターン
３０ 外部電極導体層
３１ 第１外部電極
３２ 第２外部電極
３５ 外部電極ペースト
５０ 保持シート（保護層）
５１，５１Ｃ〜５１Ｅ 溝用ダイサーブレード
５２ 個片化用ダイサーブレード
５３ 個片化・切欠溝用ダイサーブレード
５３ａ 個片化用刃部
５３ｂ 切欠溝用刃部
Ａ セラミック層の積層方向
Ｗ１ 溝用ダイサーブレードの幅
Ｗ２ 個片化用ダイサーブレードの幅
Ｚ１ 第１除去領域
Ｚ２ 第２除去領域

Claims (14)

  1. 複数のセラミック層を含む積層体を形成する工程と、
    前記積層体の底面の一部を除去して溝を形成する工程と、
    前記積層体を複数のチップ領域に分割して個片化する工程と、
    前記溝を形成しかつ個片化した後に、前記積層体の前記底面に外部電極導体層を形成する工程と
    を備え、
    前記溝を形成する工程において、前記積層体の底面において、前記積層体の長さ方向の中央部に、前記積層体の幅方向に延在し、かつ、前記底面を前記積層体の幅方向の両側に分断するように、前記積層体の前記底面の反対側の面を保持層で保持した状態で、前記溝を形成し、
    前記個片化する工程において、前記積層体を前記保持層で保持した状態で、前記保持層を切断せずに、個片化し、
    前記外部電極導体層を形成する工程において、前記積層体を前記保持層で保持した状態で、前記積層体の前記底面の全域に前記外部電極導体層を形成する、積層型電子部品の製造方法であり、
    前記個片化する工程において、前記積層体を分割して前記積層体に分割面を形成し、前記積層体の底面と前記積層体の分割面との交差する角部に、切欠溝を形成する、積層型電子部品の製造方法。
  2. 前記溝を形成する工程において、ダイサーブレードを用いて、前記溝を形成する、請求項１に記載の積層型電子部品の製造方法。
  3. 前記個片化する工程において、ダイサーブレードを用いて、個片化する、請求項２に記載の積層型電子部品の製造方法。
  4. 前記溝を形成する工程に用いるダイサーブレードと前記個片化する工程に用いるダイサーブレードとを同時に走査する、請求項３に記載の積層型電子部品の製造方法。
  5. 前記溝を形成する工程を前記個片化する工程よりも前に行う、請求項１から３の何れか一つに記載の積層型電子部品の製造方法。
  6. 前記個片化する工程に用いるダイサーブレードの走査方向は、２つの方向を含み、
    前記２つの方向のうちの１つの方向は、前記溝を形成する工程に用いるダイサーブレードの走査方向と同じ方向である、請求項３に記載の積層型電子部品の製造方法。
  7. 前記溝を形成する工程に用いるダイサーブレードと前記個片化する工程に用いるダイサーブレードとを、前記積層体に設けられた同じカットマークを基準として位置決めし、走査する、請求項３に記載の積層型電子部品の製造方法。
  8. 前記個片化する工程に用いるダイサーブレードの幅Ｗ２は、前記溝を形成する工程に用いるダイサーブレードの幅Ｗ１よりも小さい、請求項３に記載の積層型電子部品の製造方法。
  9. 前記溝を形成する工程に用いるダイサーブレードの幅Ｗ１と前記個片化する工程に用いるダイサーブレードの幅Ｗ２とは、同じである、請求項３に記載の積層型電子部品の製造方法。
  10. 複数のセラミック層を含む積層体と、
    前記積層体に設けられた第１および第２外部電極と、
    前記積層体内に設けられ、前記第１および前記第２外部電極と電気的に接続される螺旋状のコイルと
    を備え、
    前記積層体の底面には、溝が設けられ、
    前記溝は、前記積層体の長さ方向の中央部に、前記積層体の幅方向に延在するように、かつ、前記底面を前記積層体の幅方向の両側に分断するように設けられ、
    前記積層体の底面と前記積層体の外面との交差する角部には、切欠溝が設けられ、
    前記第１および前記第２外部電極は、前記積層体の前記底面の全域に、設けられており、
    前記第１および前記第２外部電極は、前記積層体の外面の前記底面側および前記溝の内面の前記底面側に延在しており、
    前記コイルの軸は、前記積層体の前記底面と直交し、
    前記コイルは、第１端と、前記第１端よりも前記積層体の前記底面から離れた第２端とを有し、
    前記コイルの前記第１端には、第１引出導体が、前記コイルの前記第２端には、第２引出導体が、それぞれ設けられ、
    前記第１引出導体は、前記コイルの外側を通って前記第１外部電極に接続し、
    前記第２引出導体は、前記第２外部電極に接続する、積層型電子部品。
  11. 前記溝の内面は、底面と、側面と、前記底面と前記側面との間の凹曲面の接続部分とを含む、請求項１０に記載の積層型電子部品。
  12. 前記積層体は、前記複数のセラミック層の間に設けられた複数のコイルパターンを有し、
    前記複数のコイルパターンは、互いに電気的に接続されて、螺旋状のコイルを構成する、請求項１０または１１に記載の積層型電子部品。
  13. 前記複数のセラミック層の積層方向は、前記積層体の前記底面と直交する方向である、請求項１２に記載の積層型電子部品。
  14. 前記溝の底面には、前記溝の延在方向に沿って延在する複数の凹部を有する、請求項１０から１３の何れか一つに記載の積層型電子部品。
JP2016255949A 2016-12-28 2016-12-28 積層型電子部品の製造方法および積層型電子部品 Active JP6648689B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016255949A JP6648689B2 (ja) 2016-12-28 2016-12-28 積層型電子部品の製造方法および積層型電子部品
US15/840,916 US10886061B2 (en) 2016-12-28 2017-12-13 Multilayer electronic component manufacturing method and multilayer electronic component
CN201711432498.9A CN108305760A (zh) 2016-12-28 2017-12-26 层叠型电子部件的制造方法以及层叠型电子部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016255949A JP6648689B2 (ja) 2016-12-28 2016-12-28 積層型電子部品の製造方法および積層型電子部品

Publications (2)

Publication Number Publication Date
JP2018107411A JP2018107411A (ja) 2018-07-05
JP6648689B2 true JP6648689B2 (ja) 2020-02-14

Family

ID=62630509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016255949A Active JP6648689B2 (ja) 2016-12-28 2016-12-28 積層型電子部品の製造方法および積層型電子部品

Country Status (3)

Country Link
US (1) US10886061B2 (ja)
JP (1) JP6648689B2 (ja)
CN (1) CN108305760A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6648690B2 (ja) 2016-12-28 2020-02-14 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品
JP6968680B2 (ja) * 2017-12-14 2021-11-17 株式会社村田製作所 積層型インダクタ部品
JP6753423B2 (ja) 2018-01-11 2020-09-09 株式会社村田製作所 積層コイル部品
JP6753421B2 (ja) 2018-01-11 2020-09-09 株式会社村田製作所 積層コイル部品
JP6753422B2 (ja) 2018-01-11 2020-09-09 株式会社村田製作所 積層コイル部品
KR102549138B1 (ko) * 2018-02-09 2023-06-30 삼성전기주식회사 칩 전자부품
DE102018119331B4 (de) * 2018-08-08 2024-07-25 Endress+Hauser Flowtec Ag Herstellungsverfahren einer Spulenvorrichtung, Spulenvorrichtung, Messaufnehmer mit Spulenvorrichtung, Messgerät mit einem Messaufnehmer
US11631529B2 (en) 2019-03-19 2023-04-18 Tdk Corporation Electronic component and coil component
JP2022073710A (ja) * 2020-11-02 2022-05-17 Tdk株式会社 積層コイル部品
KR20230102072A (ko) * 2021-12-30 2023-07-07 주식회사 아모텍 적층 세라믹 커패시터 및 그 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6233401A (ja) * 1985-08-07 1987-02-13 株式会社村田製作所 負特性サ−ミスタの製造方法
JP2953140B2 (ja) * 1991-09-20 1999-09-27 株式会社村田製作所 トランス
JPH06163305A (ja) * 1992-11-25 1994-06-10 Sony Corp チップ部品
JPH09186042A (ja) * 1996-01-08 1997-07-15 Murata Mfg Co Ltd 積層電子部品
DK33696A (da) * 1996-03-22 1997-09-23 Amp Danmark Af Amp Holland B V Fremgangsmåde til fremstilling af en LC-kreds
JP3351738B2 (ja) 1998-05-01 2002-12-03 太陽誘電株式会社 積層インダクタ及びその製造方法
JP2000071233A (ja) * 1998-08-26 2000-03-07 Nec Kansai Ltd セラミックチップの製造方法
JP4673499B2 (ja) * 2001-05-01 2011-04-20 コーア株式会社 チップ型コイル
JP2005101038A (ja) * 2003-09-22 2005-04-14 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法
JP2006130724A (ja) * 2004-11-04 2006-05-25 Murata Mfg Co Ltd セラミックグリーンシート用キャリアフィルムおよびそれを用いたセラミックグリーンシートの加工方法、電子部品の製造方法
JP2007180428A (ja) * 2005-12-28 2007-07-12 Murata Mfg Co Ltd 電子部品及びその製造方法
JP5218219B2 (ja) * 2009-03-31 2013-06-26 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法
CN102360718B (zh) * 2010-05-24 2014-05-21 三星电机株式会社 多层式电感器
EP2696357B1 (en) * 2011-04-06 2019-02-06 Murata Manufacturing Co., Ltd. Laminated-type inductor element and method of manufacturing thereof
KR101219006B1 (ko) * 2011-04-29 2013-01-09 삼성전기주식회사 칩형 코일 부품
JP5693376B2 (ja) * 2011-05-23 2015-04-01 株式会社ディスコ セラミックスチップコンデンサシートの分割方法
KR20130051614A (ko) * 2011-11-10 2013-05-21 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR101525678B1 (ko) * 2013-07-19 2015-06-03 삼성전기주식회사 페라이트 및 이를 적용한 인덕터
JP2015023262A (ja) * 2013-07-24 2015-02-02 株式会社村田製作所 積層セラミック電子部品の製造方法
JP6648690B2 (ja) * 2016-12-28 2020-02-14 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品

Also Published As

Publication number Publication date
US20180182536A1 (en) 2018-06-28
US10886061B2 (en) 2021-01-05
CN108305760A (zh) 2018-07-20
JP2018107411A (ja) 2018-07-05

Similar Documents

Publication Publication Date Title
JP6648689B2 (ja) 積層型電子部品の製造方法および積層型電子部品
JP6648690B2 (ja) 積層型電子部品の製造方法および積層型電子部品
JP5888289B2 (ja) 電子部品
US10014111B2 (en) Substrate terminal mounted electronic element
JP6962129B2 (ja) 積層コイル部品及びその製造方法
CN108987065B (zh) 电子部件
CN107919220B (zh) 层叠线圈部件的制造方法
JP2020141079A (ja) 受動部品及び電子機器
US11456109B2 (en) Coil component
CN108781502B (zh) 多连片布线基板、布线基板
JP2007305830A (ja) 電子部品の製造方法、電子部品、及び電子機器
JP5831633B2 (ja) 積層型素子およびその製造方法
JP7234552B2 (ja) 積層コイル部品
JP2018029140A (ja) 基板およびその製造方法並びにモジュール
JP6707970B2 (ja) Ｉｃチップ実装基板
JP6725333B2 (ja) 多数個取り配線基板および配線基板
CN111052352A (zh) 多连片式布线基板、电子部件收纳用封装件、电子装置以及电子模块
JP2017188825A (ja) 圧電部品内蔵の電子部品及び圧電部品内蔵の電子部品の製造方法
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2012227451A (ja) 電子部品モジュール、その製造方法、およびｄｃ−ｄｃコンバータ
JP6130278B2 (ja) 多数個取り配線基板
JP2004103949A (ja) 半導体装置およびその製造方法
JP2015195239A (ja) 積層セラミック部品およびその製造方法
JP2006134920A (ja) 積層部品及び積層部品の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191230

R150 Certificate of patent or registration of utility model

Ref document number: 6648689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150