CN104756207B - 层叠型电感元件 - Google Patents

层叠型电感元件 Download PDF

Info

Publication number
CN104756207B
CN104756207B CN201380055213.8A CN201380055213A CN104756207B CN 104756207 B CN104756207 B CN 104756207B CN 201380055213 A CN201380055213 A CN 201380055213A CN 104756207 B CN104756207 B CN 104756207B
Authority
CN
China
Prior art keywords
nonmagnetic material
end electrode
electrode
layer
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380055213.8A
Other languages
English (en)
Other versions
CN104756207A (zh
Inventor
横山智哉
林繁利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN104756207A publication Critical patent/CN104756207A/zh
Application granted granted Critical
Publication of CN104756207B publication Critical patent/CN104756207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F3/00Cores, Yokes, or armatures
    • H01F3/10Composite arrangements of magnetic circuits
    • H01F3/14Constrictions; Gaps, e.g. air-gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

提供一种减少夹着非磁性体层的层数,并且不用特意设置空隙便能够提高直流叠加特性的层叠型电感元件。导体图案(31)的外周边缘部中的与端面电极(75)、端面电极(76)、端面电极(95)、以及端面电极(96)邻接的部位在俯视下向内侧凹陷。即,对这些部位而言,线宽度变窄。而且,在导体图案(31)的该线宽度变窄的部位的外周边缘部与端面电极之间形成有非磁性体膏(35)。因此,通过在导体图案(31)与端面电极的间隙涂覆非磁性体膏(35),使得涂覆有该非磁性体膏(35)的部位具有与插入非磁性体铁氧体层(13)的情况相同的功能。

Description

层叠型电感元件
技术领域
本发明涉及通过在多个陶瓷生片形成导体图案并进行层叠而构成的层叠型电感元件。
背景技术
以往,已知有一种对由磁性体材料构成的陶瓷生片印刷导体图案并进行层叠而构成的层叠型电感元件。
在将层叠型电感元件用于DC-DC转换器用扼流圈等的情况下,要求较大的电感值。另外,要求直流电阻分量低,直流叠加特性高。
为了抑制负荷电流低的区域中的电感值降低,优选对因磁性体/非磁性体与电极材料间的热膨胀系数差而产生的应力进行缓和。为此,提出了一种在层叠体内部设置空隙的方案(例如参照专利文献1)。
为了降低直流电阻分量,可考虑使导体图案的线宽度变粗或者使厚度变厚等。但是,由于若线宽度变粗则需要面积,所以若考虑到安装面积存在制约,则优选使厚度变厚。
另外,为了提高直流叠加特性,可考虑在层叠基板的内部夹着非磁性体层(例如参照专利文献2)。
专利文献1:日本特开平4-65807号公报
专利文献2:日本特开2000-182834号公报
然而,如果使导电图案的厚度变厚、或为了进行应力缓和而设置了用于在导电图案上设置空隙的例如碳膏等,则由于导体图案、设置空隙的材料的厚度而在层叠磁性体基板时产生阶梯差。因此,在导体图案的边缘附近难以作用压接时的压力,在烧制后该导体图案有可能从陶瓷剥离而发生分层(层间剥离)。
另外,在夹着非磁性体层的情况下,需要准备由非磁性体构成的陶瓷生片,存在层叠基板整体的厚度增加这一课题。另外,若夹着很多非磁性体层,则还存在负荷电流低的区域中的电感值过于降低这一课题。
发明内容
鉴于此,本发明目的在于,提供一种能够减少夹着非磁性体层的层数且提高直流叠加特性的层叠型电感元件。
本发明的层叠型电感元件具备:多个磁性体基板层叠而成的磁性体层;由多个非磁性体基板层叠而成,并被配置在最外层的非磁性体层;以及将在上述层叠的基板间设置的线圈沿层叠方向连接的电感。而且,层叠型电感元件的特征在于,在上述磁性体层中,在设置于上述元件主体的端面的端面电极与上述线圈的外周边缘部之间形成有非磁性体。
这样,通过在线圈的外周边缘部与端面电极的间隙涂覆非磁性体(非磁性体膏),被涂覆了该非磁性体膏的部位具有与夹入非磁性体铁氧体层的情况相同的功能。因此,无需进一步夹入非磁性体铁氧体层,能够提高直流叠加特性。另外,由于通过对涂覆非磁性体膏的层的层数进行变更能够变更磁阻,所以也能够控制作为电感的直流叠加特性。并且,由于非磁性体膏将线圈的外周边缘部与端面电极之间的阶梯差消除,所以在压接时对该部位也施加压力,能够抑制分层的发生。
其中,优选线圈的与上述端面电极邻接的部位的线宽度比其他位置窄,上述非磁性体形成在该窄的部位的外周边缘部与上述端面电极之间。
例如,使线圈的外周边缘部中的与端面电极邻接的部分俯视下朝内侧凹陷。由此,线圈的整体尽量使线宽度较宽而降低直流电阻分量,并且防止端面电极与线圈接触。而且,由于在该凹陷部位涂覆非磁性体膏,所以无需另外设置非磁性体用的形成部位,能够在该线圈的外周边缘部与端面电极之间形成非磁性体。
此外,非磁性体层可以也配置在元件主体的中间层。
根据本发明,能够抑制在烧制后线圈图案从陶瓷剥离的分层的发生。另外,通过控制涂覆非磁性膏的层数,能够控制磁阻,可控制作为线圈的直流叠加特性。
附图说明
图1是DC-DC转换器的纵剖视图。
图2是DC-DC转换器的俯视图。
图3是表示磁性体基板制造工序的图。
具体实施方式
图1是示意性地表示具备本发明的层叠基板的DC-DC转换器模块的纵剖面结构的图。
层叠基板由层叠了多个陶瓷生片的层叠体构成。层叠基板从最外层中的表面(上表面)侧朝向背面(下表面)侧依次配置有非磁性体铁氧体层11、磁性体铁氧体层12、非磁性体铁氧体层13、磁性体铁氧体层14、以及非磁性体铁氧体层15。
图2(A)是DC-DC转换器模块的部件搭载状态下的最上面(第一层)的俯视图,图2(B)是省略了搭载部件的情况的最上面的俯视图。图2(C)是磁性体铁氧体层12中的形成有导体图案31的磁性体基板的俯视图。图2(D)是在其下层配置的磁性体基板的俯视图,图2(E)是在其再下一层配置的磁性体基板的俯视图。
如图1以及图2(B)所示,在层叠基板的层叠方向的最上面形成有多个部件安装用的电极。在图1以及图2(B)中,表示了与控制IC51的输入端子55连接的电极21A、与控制IC51的接地端子56连接的电极21B、与控制IC51的输出端子57连接的电极21C、以及与输出侧电容器52的端子连接的电极21D。
在层叠基板的层叠方向的最下面形成有安装该DC-DC转换器的用于与安装基板侧的连接盘(land)电极等连接的各种电极。在图1中,示出输入电极25以及输出电极26。
如图1以及图2(A)~图2(E)所示,在层叠基板的端面形成有端面电极75、端面电极76、端面电极95、以及端面电极96。
如图1以及图2(B)所示,电极21A经由过孔、内部布线与端面电极75电连接。电极21B经由过孔、内部布线与端面电极95电连接。另外,电极21D经由过孔、内部布线与端面电极76电连接。
另外,如图1所示,端面电极75与输入电极25电连接,端面电极76与输出电极26电连接。由此,电极21A与输入电极25电连接。电极21D与输出电极26电连接。端面电极95以及端面电极96将最上面的各种电极(例如部件搭载用的电极21B)与最下面的接地用电极(未图示)连接。
导体图案31通过基于过孔被层间连接,而夹着磁性体铁氧体层12、非磁性体铁氧体层13、以及磁性体铁氧体层14被布线成螺旋状。由此形成线圈导体,层叠基板作为电感发挥功能,通过搭载控制IC51、各种电容器等电子部件,作为DC-DC转换器模块发挥功能。
例如,在为降压型的DC-DC转换器的情况下,控制IC51的输出端子57与导体图案31连接。而且,导体图案31的输出侧与输出侧电容器52连接,输出侧电容器52以及导体图案31的输出侧经由端面电极76等各种布线与输出电极26连接。
其中,作为中间层的非磁性体铁氧体层13在磁方面与磁性体铁氧体层12与磁性体铁氧体层14间存在空隙的情况等效地发挥功能,使作为电感的直流叠加特性提高。但在本发明中,并不是必须的构成要件。
最外层的非磁性体铁氧体层11以及非磁性体铁氧体层15具有分别覆盖磁性体铁氧体层12以及磁性体铁氧体层14的上表面侧以及下面侧的功能。另外,为了提高通过烧制来压缩元件整体而使强度提高,设置成由热收缩率相对较低的非磁性体铁氧体层11以及非磁性体铁氧体层15夹持热收缩率相对较高的磁性体铁氧体层12以及磁性体铁氧体层14。
而且,如图2(C)~图2(E)所示,本实施方式的导体图案31的外周边缘部中的与端面电极75、端面电极76、端面电极95、以及端面电极96邻接的部位在俯视时向内侧凹陷。即,对这些部位而言,线宽度变窄。由此,导体图案31的整体能够尽量使线宽度变宽而降低导体图案31本身的直流电阻分量,同时能够防止各端面电极与导体图案31接触。不过,如此使导体图案31的一部分线宽度变窄的结构在本发明中并不是必要的构成要件。
而且,如图2(C)至图2(E)所示,在导体图案31的该线宽度变窄的部位的外周边缘部与端面电极之间形成有非磁性体膏35。
本实施方式的层叠基板通过如此在导体图案31与端面电极的间隙形成非磁性体膏35,使得形成有该非磁性体膏35的部位具有与插入非磁性体铁氧体层13的情况相同的功能。因此,能够减少上述的非磁性体铁氧体层13或者减少非磁性体铁氧体层的层数,作为层叠基板,能够实现低背化。另外,不用进一步追加非磁性体基板,能够提高直流叠加特性。
此外,无需在所有层的导体图案31形成非磁性体膏35。特别是,由于通过对形成非磁性体膏35的层的层数进行变更,能够变更磁阻,所以也能够不变更厚度地控制作为电感的直流叠加特性。
并且,由于非磁性体膏35将在导体图案31的外周边缘部与端面电极之间存在的阶梯差消除,所以在压接时对该部位施加压力,能够抑制分层的产生。
其中,非磁性体膏35与端面电极无需接触,例如可以稍微空开间隙。特别是在层叠基板的制造时,若与端面电极隔开间隙地印刷非磁性体膏35,则该非磁性体膏35因印刷时的渗洇而与端面电极接近为接触的程度或者接触。
接下来,对上述层叠基板的制造方法进行说明。图3是表示层叠基板的制造工序中的磁性体基板的图。
首先,如图3(A)所示,准备多个磁性体基板的陶瓷生片(Mother sheet)。然后,如图3(B)所示,在单片化后成为各层叠基板的端面的位置利用打孔机等打出矩形状的孔。
然后,如图3(C)所示,在图3(B)中开出的孔中填埋导电性材料,并且形成内部布线(导体图案31)。
然后,如图3(D)所示,通过印刷在各导体图案的外周边缘部与端面电极之间形成非磁性体膏35。在本实施方式中,示出了利用非磁性体膏35将朝向导体图案31的内侧凹陷的部位填埋的例子,但没有必要全部填埋该凹陷的部位。例如,也可以如上述那样与端面电极隔开间隙地印刷非磁性体膏35。
然后,如图3(E)所示,将多个磁性体基板层叠,并进行压接。此外,虽未图示,但此时在最外层以及内层配置非磁性体基板。这样,得到母层叠体。
最后,如图3(F)所示,利用打孔机等在与图3(B)中之前打出的矩形状的孔不同的方向(正交的方向)进一步打出矩形状的孔。此外,在图3(B)的工序中打出的孔的形状、以及在图3(F)的工序中打出的孔的形状并不局限于矩形,也可以是椭圆、圆形等任意形状。
由此,在图3(F)的工序中打出的矩形状的孔成为通孔,在图3(B)的工序中打出的矩形状的孔(被填埋了导电性材料的孔)成为端面电极。
然后,对该母层叠体进行烧制,之后通过折断而得到本发明的层叠基板。
附图标记说明:11、13、15…非磁性体铁氧体层;12、14…磁性体铁氧体层;21A、21B、21C、21D…电极;25…输入电极;26…输出电极;31…导体图案;35…非磁性体膏;75、76、95、96…端面电极。

Claims (2)

1.一种层叠型电感元件,具备:
多个磁性体基板层叠而成的磁性体层;
多个非磁性体基板层叠而成并被配置在最外层的非磁性体层;以及
将在所述层叠的基板间设置的线圈沿层叠方向连接的电感,
所述层叠型电感元件的特征在于,
在所述磁性体层中,在设置于所述元件主体的端面的端面电极与所述线圈的外周边缘部之间形成有非磁性体,
所述线圈的与所述端面电极邻接的部位的线宽度比其他部位窄,
所述非磁性体形成在该窄的部位的外周边缘部与所述端面电极之间。
2.根据权利要求1所述的层叠型电感元件,其特征在于,
在元件主体的中间层也配置有所述非磁性体层。
CN201380055213.8A 2012-11-01 2013-07-19 层叠型电感元件 Active CN104756207B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-242156 2012-11-01
JP2012242156 2012-11-01
PCT/JP2013/069587 WO2014069050A1 (ja) 2012-11-01 2013-07-19 積層型インダクタ素子

Publications (2)

Publication Number Publication Date
CN104756207A CN104756207A (zh) 2015-07-01
CN104756207B true CN104756207B (zh) 2017-04-05

Family

ID=50626976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380055213.8A Active CN104756207B (zh) 2012-11-01 2013-07-19 层叠型电感元件

Country Status (4)

Country Link
US (1) US9601253B2 (zh)
JP (1) JP6048509B2 (zh)
CN (1) CN104756207B (zh)
WO (1) WO2014069050A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155811A1 (ja) * 2013-03-25 2014-10-02 株式会社村田製作所 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体
JP6313094B2 (ja) * 2014-04-01 2018-04-18 Fdk株式会社 積層インダクタ
JP2016149427A (ja) * 2015-02-12 2016-08-18 Tdk株式会社 積層インピーダンス素子及び積層インピーダンス素子の製造方法
US11277067B2 (en) 2016-03-03 2022-03-15 Delta Electronics, Inc. Power module and manufacturing method thereof
CN111952293B (zh) * 2019-05-15 2022-07-01 台达电子企业管理(上海)有限公司 功率模块及其制造方法
JP6919641B2 (ja) 2018-10-05 2021-08-18 株式会社村田製作所 積層型電子部品
JP2020061410A (ja) * 2018-10-05 2020-04-16 株式会社村田製作所 積層型電子部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1175437C (zh) * 1999-08-03 2004-11-10 太阳诱电株式会社 叠层电感
CN102057452A (zh) * 2008-06-12 2011-05-11 株式会社村田制作所 电子元器件
CN102473504A (zh) * 2009-10-23 2012-05-23 太阳诱电株式会社 积层电感器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2987176B2 (ja) 1990-07-06 1999-12-06 ティーディーケイ株式会社 積層型インダクタおよび積層型インダクタの製造方法
JP2000182834A (ja) 1998-12-10 2000-06-30 Tokin Corp 積層型インダクタンス素子及びその製造方法
JP2003229311A (ja) * 2002-01-31 2003-08-15 Tdk Corp コイル封入圧粉磁芯およびその製造方法、コイルおよびその製造方法
ATE395708T1 (de) * 2005-01-07 2008-05-15 Murata Manufacturing Co Laminierte spule
CN101331564B (zh) * 2005-12-23 2014-04-09 株式会社村田制作所 层叠线圈器件及其制造方法
JP4827087B2 (ja) * 2006-04-11 2011-11-30 Fdk株式会社 積層インダクタ
US8587400B2 (en) * 2008-07-30 2013-11-19 Taiyo Yuden Co., Ltd. Laminated inductor, method for manufacturing the laminated inductor, and laminated choke coil
KR101319059B1 (ko) * 2009-06-24 2013-10-17 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 그 제조 방법
EP2698798B1 (en) * 2011-04-11 2018-04-25 Murata Manufacturing Co., Ltd. Laminated inductor element and method of manufacturing same
WO2012144103A1 (ja) * 2011-04-19 2012-10-26 株式会社村田製作所 積層型インダクタ素子及び製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1175437C (zh) * 1999-08-03 2004-11-10 太阳诱电株式会社 叠层电感
CN102057452A (zh) * 2008-06-12 2011-05-11 株式会社村田制作所 电子元器件
CN102473504A (zh) * 2009-10-23 2012-05-23 太阳诱电株式会社 积层电感器

Also Published As

Publication number Publication date
US9601253B2 (en) 2017-03-21
US20150206643A1 (en) 2015-07-23
WO2014069050A1 (ja) 2014-05-08
JPWO2014069050A1 (ja) 2016-09-08
CN104756207A (zh) 2015-07-01
JP6048509B2 (ja) 2016-12-21

Similar Documents

Publication Publication Date Title
CN104756207B (zh) 层叠型电感元件
US6504466B1 (en) Lamination-type coil component and method of producing the same
US8736413B2 (en) Laminated type inductor element and manufacturing method therefor
WO2005052962A1 (ja) 積層セラミック電子部品およびその製造方法
US8810352B2 (en) Laminated inductor element and manufacturing method thereof
WO2012144103A1 (ja) 積層型インダクタ素子及び製造方法
US9204545B2 (en) Multilayer substrate
CN106373712A (zh) 叠层片式电感器及其制造方法
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
SE516870C2 (sv) Förfarande vid framställning av keramiska flerskiktsubstrat
US6627021B2 (en) Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor
KR20130031082A (ko) 적층형 인덕터의 제조 방법
WO2014030471A1 (ja) 積層基板およびその製造方法
JPS60176208A (ja) 積層部品およびその製造法
JPS5810810A (ja) 積層インダクタの製造方法
JP2012004422A (ja) セラミック多層基板
JP2012119384A (ja) 積層インダクタ部品の製造方法
JPWO2014122813A1 (ja) 積層型インダクタ素子およびdc−dcコンバータモジュール
JPH06196334A (ja) 積層インダクタ
JP2002260926A (ja) 積層インダクタ及びその製造方法
JP2007189143A (ja) 積層セラミック電子部品の製造方法
JP2003243230A (ja) 積層電子部品のビア接続構造
JPH0528004U (ja) 積層lc複合部品
WO2005043566A1 (ja) 積層型磁性部品及びその製造方法並びに積層型磁性部品用積層体の製造方法
JPH03219606A (ja) 積層インダクタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant