JP2014003044A - 積層基板およびその製造方法 - Google Patents

積層基板およびその製造方法 Download PDF

Info

Publication number
JP2014003044A
JP2014003044A JP2012118230A JP2012118230A JP2014003044A JP 2014003044 A JP2014003044 A JP 2014003044A JP 2012118230 A JP2012118230 A JP 2012118230A JP 2012118230 A JP2012118230 A JP 2012118230A JP 2014003044 A JP2014003044 A JP 2014003044A
Authority
JP
Japan
Prior art keywords
layer
magnetic
ceramic green
substrate
nonmagnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012118230A
Other languages
English (en)
Other versions
JP5935506B2 (ja
Inventor
Akihiro Ieda
章弘 家田
Yoshito Otsubo
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012118230A priority Critical patent/JP5935506B2/ja
Publication of JP2014003044A publication Critical patent/JP2014003044A/ja
Application granted granted Critical
Publication of JP5935506B2 publication Critical patent/JP5935506B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】ランド電極の周縁部を保護しながらも応力発生を抑える積層基板、および当該積層基板の製造方法を提供する。
【解決手段】非磁性ペースト21のうち、ランド電極22の周縁部と非磁性ペースト21とが平面視して重なる部分(重複部23)は、圧着前には、積層方向に盛り上がっている。下面側の最外層から2層目の非磁性体基板2は、平面視して重複部23と重なる領域が除去されている(除去領域31と言う)。重複部23は、積層体の圧着時に内層側に押し込まれることになるが、除去領域31に非磁性体基板2が入り込み、応力が緩和される。
【選択図】 図1

Description

この発明は、インダクタを内蔵した積層基板、および当該積層基板の製造方法に関するものである。
従来、磁性体材料からなるセラミックグリーンシートに導体パターンを印刷し、積層してなるインダクタ素子が知られている。このような積層型インダクタ素子は、天面に制御ICなどの電子部品搭載用電極が設けられ、底面に実装用のランド電極が設けられる。
特許文献1には、ランド電極と基板との境界部分を保護するために、ランド電極の周縁部を絶縁体で被覆し、プレスして平坦化する旨が記載されている。
特開2005−286303号公報
しかし、ランド電極の周縁部を覆うように絶縁体等を被覆すると、当該周縁部が積層方向に盛り上がることになる。すると、積層基板を圧着する際に、この周縁部が内層側に押し込まれることで強い応力が発生し、最外層のセラミックや被覆材料にクラックが発生する、あるいは最外層のセラミックや被覆材料が欠ける場合があった。
そこで、この発明は、ランド電極の周縁部を保護しながらも応力発生を抑える積層基板、および当該積層基板の製造方法を提供することを目的とする。
本発明の積層型インダクタは、以下の工程により製造される。
(1)磁性体を含む複数のセラミックグリーンシートを用意する工程
(2)前記磁性体を含む複数のセラミックグリーンシート上にコイル導体を形成する工程
(3)非磁性体を含む複数のセラミックグリーンシートを用意する工程
(4)前記積層体の天面および底面に、電極を設ける工程
(5)前記電極の周縁部を覆うように、非磁性体を含むペーストを塗布する工程
(6)少なくとも最外層が非磁性体層となるように、前記磁性体を含む複数のセラミックグリーンシートと前記非磁性体を含む複数のセラミックグリーンシートを積層し、前記コイル導体を互いに層間接続してインダクタを構成する積層体を得る工程
(7)その後、前記積層体を圧着し、焼成して積層型インダクタを得る工程
ここで、本発明の積層型インダクタは、前記非磁性体を含む複数のセラミックグリーンシートのうち、最外層より内層のセラミックグリーンシートにおいて、前記電極の周縁部と、前記非磁性体を含むペーストと、が平面視して重なる領域が除去されていることを特徴とする。
ランド電極の周縁部は、非磁性ペーストが塗布され、積層方向に盛り上がることになるが、内層側のセラミックグリーンシートにおいて上記除去領域存在するため、圧着時に当該除去領域に非磁性体基板が入り込み、応力が緩和される。したがって、クラックが発生する、あるいはセラミックが欠けるおそれがない。
また、上記製造方法で製造された積層基板は、ランド電極の周縁部が前記非磁性体層に埋没し、当該周縁部の先端が前記非磁性体層の内層側に向いていることになる。
仮に内層のセラミックグリーンシートに上記除去領域が存在しない場合、最外層のランド電極が内層側に押し込まれたとしても、内層側のセラミックグリーンシートによって強い応力が発生するため、ランド電極の周縁部の先端は、面方向に向いたまま圧縮されることになり、当該先端が内層側に向くことはない(図3を参照)。一方、本願発明の積層基板は、内層側のセラミックグリーンシートに除去領域が存在し、当該除去領域に非磁性体基板が入り込んでいくため、ランド電極の周縁部も内層側に引き込まれ、その先端部は内層側に向くことになる。
なお、除去領域は、平面視してコイル導体が重なる領域であることが好ましい。この場合、ランド電極の周縁部の先端は、平面視してコイル導体が重なる領域において、非磁性体層の内層側に向いていることになる。コイル導体は、焼成前のセラミックよりも硬く、圧着時に最も大きな応力が発生するため、当該コイル導体に重なる領域に除去領域が配置されていることが好ましい。
この発明によれば、ランド電極の周縁部を被覆した場合であっても応力を低減することができ、クラックが発生する、あるいは欠けるおそれはない。
積層基板の平面図および断面図である。 図2(A)は圧着前の積層基板の断面図であり、図2(B)は圧着後の積層基板の断面図である。 積層基板の製造方法を示す図である。 従来の積層基板において、圧着前後の積層基板の断面図である。 応用例1に係る積層基板の平面図および断面図である。 応用例2に係る積層基板の平面図および断面図である。
図1は、積層基板の平面図および断面図である。図1(A)は、積層基板の下面側の最外層に配置される非磁性体基板1の平面図(下面側から平面視した図)であり、図1(B)は下面側の最外層から2層目の非磁性体基板2の平面図である。図1(C)は、内層側に配置される磁性体基板3の平面図であり、図1(D)は、積層基板の断面図(図1(A)〜(C)における破線部分の断面図)である。
積層基板は、複数のセラミックグリーンシートを積層した積層体からなる。積層基板は、最外層のうち上面側から下面側に向かって順に、非磁性体層11、磁性体層12、非磁性体層13、磁性体層14、および非磁性体層15が配置されている。
積層基板の最外層の上面には、部品搭載電極61が形成されている。最外層の下面には、実装用のランド電極22が形成されている。なお、これら部品搭載電極やランド電極の位置および数は、図1に示した例に限るものではない。
積層基板の内層に配置された一部のセラミックグリーンシート上には、各種配線が形成されている。例えば、図1(C)に示すように、磁性体層12を形成する磁性体基板3おいては、コイル導体41が形成されている。各セラミックグリーンシートに形成されたコイル導体41は、ビアホールを介して層間接続される。したがって、コイル導体41は、磁性体層12、非磁性体層13、および磁性体層14を挟んで螺旋状に配線されることになる。これにより積層基板は、インダクタとして機能する。積層基板は、ICやコンデンサ等の電子部品を搭載することにより、例えばDC−DCコンバータモジュールとして機能する。
なお、中間層である非磁性体層13は、磁気的には磁性体層12および磁性体層14間に空隙が存在する場合と等価であるように機能し、インダクタとしての直流重畳特性を向上させるものであるが、本発明において必須の要素ではない。
最外層の非磁性体層11および非磁性体層15は、磁性体層12および磁性体層14の上面側および下面側をそれぞれ被覆する機能を有する。また、相対的に熱収縮率の高い磁性体層12および磁性体層14を、相対的に熱収縮率の低い非磁性体層11および非磁性体層15で挟みこむことで、焼成により素子全体を圧縮して強度を向上させるために設けられている。
そして、図1(A)に示すように、最外層の非磁性体基板1は、さらに表面に非磁性ペースト21が塗布される。非磁性ペースト21は、少なくともランド電極22の周縁部を覆うように、非磁性体基板1の表面全体に塗布される。ランド電極22の中央部は、積層基板の表面に露出している。これにより、ランド電極22の周縁部を保護し、フラックス等の浸食を防ぐことができる。
図1(A)および図2(A)に示すように、非磁性ペースト21のうち、ランド電極22の周縁部と非磁性ペースト21とが平面視して重なる部分(以下、重複部23と言う。)は、積層方向に盛り上がることになる。この重複部23は、図2(B)に示すように、積層体の圧着時に内層側に押し込まれることになる。
ここで、積層基板のうち、下面側の最外層から2層目の非磁性体基板2は、図1(B)に示すように、平面視して上記重複部23と重なる領域が除去されている。非磁性体基板2のうち、この除去された領域を、除去領域31と言う。
本実施形態の積層基板は、図2(B)に示すように、除去領域31が存在することにより、圧着時に当該除去領域31に非磁性体基板1が入り込むため、非磁性ペースト21に発生する応力が緩和される。したがって、最外層の非磁性ペースト21にクラックが発生する、あるいは欠けるおそれがない。
また、図2(B)に示すように、本実施形態の積層基板は、ランド電極の周縁部が非磁性体基板2に埋没し、かつ周縁部の先端が積層基板の内層側(積層方向)に向いている。仮に、図3(A)および図3(B)に示すように、内層の非磁性体基板2に除去領域31が存在しない場合、ランド電極22が内層側に押し込まれたとしても、内層側の非磁性体基板2が存在することによって強い応力が発生するため、ランド電極22の周縁部の先端は、面方向に向いたまま圧縮されることになり、当該先端が積層基板の内層側に向くことはない。本実施形態の積層基板は、除去領域31に非磁性体基板1が入り込んでいくため、ランド電極22の周縁部も内層側に引き込まれ、その先端部は内層側に向くことになる。
なお、除去領域31を設ける基板は、最外層から2層目に限るものではなく、最外層の非磁性体基板と内層側の磁性体基板との間に存在する非磁性体基板であればどの基板に設けてもよい。ただし、除去領域がランド電極に近いほど応力が低減され易いため、除去領域は、最外層から2層目に設けることが好ましい。
次に、図4は、積層基板の製造方法を示す図である。積層基板は、以下の工程により製造される。
(1)まず、図4(A)に示すように、磁性体を含む複数のセラミックグリーンシートを用意する。
(2)次に、図4(B)に示すように、磁性体を含む複数のセラミックグリーンシート上にコイル導体41を形成する。このとき、各コイル導体41を層間接続するためのビアホールも形成する。
(3)一方、上記磁性体とは別に、図4(C)に示すように、非磁性体を含む複数のセラミックグリーンシートを用意する。
ここで、最外層から2層目の非磁性体基板2は、除去領域31が設けられる。除去領域31は、非磁性体基板の所定箇所をレーザ等で除去することで形成することも可能であるし、除去領域31の部分だけ除くように非磁性体を印刷することでも実現可能である。
(4)そして、図4(D)に示すように、積層体の天面および底面に、電極を形成する。図4(D)では、底面にランド電極22を形成する例を示している。
(5)そして、図4(E)に示すように、ランド電極22の周縁部を覆うように、非磁性ペースト21を塗布する。この例では、非磁性ペースト21は、基板表面全体に塗布されているが、少なくともランド電極22の周縁部を覆うように塗布すれば、全体に塗布する必要はない。
(6)その後、図4(F)に示すように、最外層に非磁性体基板1が配置されるように、非磁性体および磁性体のセラミックグリーンシートを積層し、コイル導体を互いに層間接続してインダクタを構成する積層体を得る。
(7)その後、積層体を圧着し、焼成して積層型インダクタを得る。以上のようにして積層基板が構成される。
なお、実際には、焼成前の工程において、マザー積層体の上面および下面にブレイク用の溝を形成する。
また、図4においては、説明のために個片化された単一の積層型インダクタを製造する方法を示したが、実際には、同じ構成を有する複数の積層型インダクタを同時に形成するようにマザー積層体を製造し、焼成後にブレイクして個片化する。
なお、図1においては、重複部23と除去領域31の位置が一致している例を示したが、重複部23と除去領域31の位置は、完全に一致している必要はない。重複部23よりも除去領域31の面積が広い態様も可能である。
例えば、図5の応用例1に示すような態様も可能である。図5(A)および図5(B)に示すように、応用例1に係る除去領域71は、積層基板を平面視してコイル導体41が重なる部分に設けられている。この場合、図5(C)に示すように、ランド電極22の周縁部の先端は、平面視してコイル導体41が重なる領域において、積層基板の内層側に向いていることになる。
コイル導体は、焼成前のセラミックよりも硬く、圧着時に最も大きな応力が発生するため、図5の例に示すように、コイル導体に重なる領域に除去領域が配置されていることが好ましい。
また、図6の応用例2に示すような態様も可能である。図6に示すように、応用例2に係る除去領域81は、積層基板を平面視してコイル導体41と重なる部分のみ設けられている。この場合も、ランド電極22の周縁部の先端は、平面視してコイル導体41が重なる領域において、積層基板の内層側に向く。
1,2…非磁性体基板
3…磁性体基板
11,13,15…非磁性体層
12,14…磁性体層
21…非磁性ペースト
22…ランド電極
23…重複部
31…除去領域
41…コイル導体
61…部品搭載電極

Claims (4)

  1. 複数の磁性体基板が積層されてなる磁性体層と、
    複数の非磁性体基板が積層されてなり、前記磁性体層よりも外層に配置される非磁性体層と、
    前記積層される基板間に設けられたコイル導体を、積層方向に接続したインダクタと、
    を備え、前記磁性体層および前記非磁性体層を一体焼成して得られる積層基板であって、
    前記積層基板の表面に露出される複数の電極を備え、
    前記電極の周縁部が前記非磁性体層に埋没し、当該周縁部の先端が前記非磁性体層の内層側に向いていることを特徴とする積層基板。
  2. 前記電極の周縁部の先端は、当該積層基板を平面視して前記コイル導体が重なる領域において、前記非磁性体層の内層側に向いていることを特徴とする請求項1に記載の積層基板。
  3. 磁性体を含む複数のセラミックグリーンシートを用意する工程と、
    前記磁性体を含む複数のセラミックグリーンシート上にコイル導体を形成する工程と、
    非磁性体を含む複数のセラミックグリーンシートを用意する工程と、
    前記積層体の天面および底面に、電極を設ける工程と、
    前記電極の周縁部を覆うように、非磁性体を含むペーストを塗布する工程と、
    少なくとも最外層が非磁性体層となるように、前記磁性体を含む複数のセラミックグリーンシート、および前記非磁性体を含む複数のセラミックグリーンシートを積層し、前記コイル導体を互いに層間接続してインダクタを構成する積層体を得る工程と、
    その後、前記積層体を圧着し、焼成して積層基板を得る積層基板の製造方法であって、
    前記非磁性体を含む複数のセラミックグリーンシートのうち、最外層より内層のセラミックグリーンシートにおいて、前記積層基板を平面視して前記電極の周縁部および前記非磁性体を含むペーストの重なる領域が除去されていることを特徴とする積層基板の製造方法。
  4. 前記非磁性体を含む複数のセラミックグリーンシートのうち、最外層より内層のセラミックグリーンシートにおいて、前記積層基板を平面視してさらに前記コイル導体と重なる領域が除去されていることを特徴とする請求項3に記載の積層基板の製造方法。
JP2012118230A 2012-05-22 2012-05-24 積層基板およびその製造方法 Active JP5935506B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012118230A JP5935506B2 (ja) 2012-05-22 2012-05-24 積層基板およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012116262 2012-05-22
JP2012116262 2012-05-22
JP2012118230A JP5935506B2 (ja) 2012-05-22 2012-05-24 積層基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014003044A true JP2014003044A (ja) 2014-01-09
JP5935506B2 JP5935506B2 (ja) 2016-06-15

Family

ID=50035978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012118230A Active JP5935506B2 (ja) 2012-05-22 2012-05-24 積層基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP5935506B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019125606A (ja) * 2018-01-11 2019-07-25 株式会社村田製作所 積層コイル部品
CN111009395A (zh) * 2018-10-05 2020-04-14 株式会社村田制作所 层叠型电子部件
US11842846B2 (en) 2018-10-05 2023-12-12 Murata Manufacturing Co., Ltd. Laminated electronic component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02130845A (ja) * 1988-11-11 1990-05-18 Hitachi Ltd 電子回路装置
JPH09293956A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 配線基板
JP2004014668A (ja) * 2002-06-05 2004-01-15 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2004104091A (ja) * 2002-07-16 2004-04-02 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02130845A (ja) * 1988-11-11 1990-05-18 Hitachi Ltd 電子回路装置
JPH09293956A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 配線基板
JP2004014668A (ja) * 2002-06-05 2004-01-15 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2004104091A (ja) * 2002-07-16 2004-04-02 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019125606A (ja) * 2018-01-11 2019-07-25 株式会社村田製作所 積層コイル部品
CN111009395A (zh) * 2018-10-05 2020-04-14 株式会社村田制作所 层叠型电子部件
JP2020061409A (ja) * 2018-10-05 2020-04-16 株式会社村田製作所 積層型電子部品
CN111009395B (zh) * 2018-10-05 2023-02-21 株式会社村田制作所 层叠型电子部件
US11749448B2 (en) 2018-10-05 2023-09-05 Murata Manufacturing Co., Ltd. Laminated electronic component
US11842846B2 (en) 2018-10-05 2023-12-12 Murata Manufacturing Co., Ltd. Laminated electronic component

Also Published As

Publication number Publication date
JP5935506B2 (ja) 2016-06-15

Similar Documents

Publication Publication Date Title
JP5921074B2 (ja) 積層基板の製造方法
JP5196038B2 (ja) コイル内蔵基板
KR100664999B1 (ko) 적층코일부품 및 그 제조방법
US7579937B2 (en) Laminated inductor and method of manufacture of same
JP5621573B2 (ja) コイル内蔵基板
US8736413B2 (en) Laminated type inductor element and manufacturing method therefor
JP6048509B2 (ja) 積層型インダクタ素子
WO2012140805A1 (ja) 積層型インダクタ素子およびその製造方法
JP5935506B2 (ja) 積層基板およびその製造方法
WO2012144103A1 (ja) 積層型インダクタ素子及び製造方法
JP5831633B2 (ja) 積層型素子およびその製造方法
JP5978915B2 (ja) 積層型インダクタ
JP6195085B2 (ja) 積層電子部品
JPWO2014020975A1 (ja) 積層基板
JP5278782B2 (ja) 集合基板の製造方法
WO2018159482A1 (ja) 積層型電子部品および積層型電子部品の製造方法
JP5527048B2 (ja) セラミック多層基板
JP2012221994A (ja) 積層型電子部品
JP2013192312A (ja) Dc−dcコンバータモジュールおよび多層基板
WO2014030471A1 (ja) 積層基板およびその製造方法
JP2017120877A (ja) 積層電子部品及びその製造方法
JP2009194279A (ja) 積層電子部品
JP2001135548A (ja) 電子部品およびその製造方法
WO2019130912A1 (ja) セラミック積層体
WO2018092550A1 (ja) 樹脂パッケージ基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160425

R150 Certificate of patent or registration of utility model

Ref document number: 5935506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150