JPWO2014020975A1 - 積層基板 - Google Patents

積層基板 Download PDF

Info

Publication number
JPWO2014020975A1
JPWO2014020975A1 JP2014528028A JP2014528028A JPWO2014020975A1 JP WO2014020975 A1 JPWO2014020975 A1 JP WO2014020975A1 JP 2014528028 A JP2014528028 A JP 2014528028A JP 2014528028 A JP2014528028 A JP 2014528028A JP WO2014020975 A1 JPWO2014020975 A1 JP WO2014020975A1
Authority
JP
Japan
Prior art keywords
electrode pad
layer
multilayer substrate
electrode
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014528028A
Other languages
English (en)
Other versions
JP5686225B2 (ja
Inventor
繁利 林
繁利 林
横山　智哉
智哉 横山
佐藤　貴子
貴子 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014528028A priority Critical patent/JP5686225B2/ja
Application granted granted Critical
Publication of JP5686225B2 publication Critical patent/JP5686225B2/ja
Publication of JPWO2014020975A1 publication Critical patent/JPWO2014020975A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)

Abstract

電極パッドとセラミックとの線膨張係数の差に起因して生じる応力により、クラックが発生することを防止する積層基板を提供する。最外層の部品搭載用電極パッド（２１Ａ）の下層に配置されている電極パッド（７１）は、当該部品搭載用電極パッド（２１Ａ）よりも面積が広い。同様に、部品搭載用電極パッド（２１Ｂ）の下層に配置されている電極パッド（７７）は、当該部品搭載用電極パッド（２１Ｂ）よりも面積が広く、部品搭載用電極パッド（２１Ｃ）の下層に配置されている電極パッド（７８）は、当該部品搭載用電極パッド（２１Ｃ）のよりも面積が広く、部品搭載用電極パッド（２１Ｄ）の下層に配置されている電極パッド（７４）は、当該部品搭載用電極パッド（２１Ｄ）よりも面積が広い。

Description

この発明は、複数のセラミックグリーンシートを積層してなる積層基板に関するものである。
従来、複数のセラミックグリーンシートを積層してなる積層基板の内部にコイルパターンを形成し、積層基板の天面に制御ＩＣ等の電子部品を搭載することで、ＤＣ−ＤＣコンバータを実現するものが知られている（例えば特許文献１を参照）。
国際公開第２００８／０８７７８１号
積層基板の天面には、上記電子部品を搭載するための電極パッドを形成する。焼成時には、当該電極パッドとセラミックとの線膨張係数の差に起因して生じる応力により、クラックが発生する可能性がある。クラックは、電極パッドの端部に発生するため、当該端部から水分が内部に侵入すると、短絡不良の原因になる恐れがある。そのため、従来は電極パッド端部を別途セラミックペーストによって被覆する等の処理を行ったりする場合もあった。
この発明は、上記クラックの発生を防止する積層基板を提供することを目的とする。
本発明の積層基板は、複数のセラミックグリーンシートと、前記セラミックグリーンシートに貫通孔が設けられ、該貫通孔に導電性ペーストが充填されてなるビアホールと、前記複数のセラミックグリーンシート上に形成される電極パッドと、前記複数のセラミックグリーンシートが積層され、前記電極パッドの一部同士が前記ビアホールの一部を介して電気的に接続された状態で、一体焼成されてなる積層基板であって、前記ビアホールの一部を介して電気的に接続された電極パッドのうち、前記積層基板の最外層に設けられた電極パッドと、前記積層基板の内層に設けられた電極パッドと、の面積が異なっていることを特徴とする。
電極パッドとセラミックとの線膨張係数の差に起因して生じる応力は、電極パッドの端部付近に集中する。したがって、本発明の積層基板は、最外層の電極パッドと、内層側の電極パッドとの面積を異なるものとすることで、各電極パッドの端部の位置を遠くすることにより、応力が発生する場所を分散して、１箇所に応力が集中することを防止する。これにより、最外層の電極パッドと内層側の電極パッドとの面積が同じ場合よりも、最外層のセラミックグリーンシートに発生する応力が緩和され、クラックの発生を防止することができる。
なお、内層側の電極パッドの面積は、最外層の電極パッドの面積よりも広くても狭くてもよい。
また、内層側に複数の電極パッドが存在する場合には、少なくともいずれかの層に設けられた電極パッドが、最外層の電極パッドの面積と異なる態様であればよい。
最外層の電極パッドは、当該積層基板を電子部品モジュールとした場合に、当該電子部品モジュールが実装される、実装基板側のランド電極等と接続されるための実装用電極であってもよいし、制御ＩＣ等の電子部品搭載用の電極であってもよい。
なお、セラミックグリーンシートは、誘電体材料やフェライト材料等があるが、特にフェライト材料は硬く、クラックが生じやすいため、本発明の積層基板は、最外層のセラミックグリーンシートがフェライト材料である場合に好適である。
この発明によれば、電極パッドとセラミックとの線膨張係数の差に起因して生じる応力によりクラックが発生することを防止することができる。
ＤＣ−ＤＣコンバータの平面図である。 ＤＣ−ＤＣコンバータの縦断面図である。 下層側に配置されている電極パッドの面積が狭い例を示した図である。 さらに下層側に電極パッドが存在する場合のＤＣ−ＤＣコンバータの平面図である。 さらに下層側に電極パッドが存在する場合のＤＣ−ＤＣコンバータの縦断面図である。 内層側のいずれかの層に設けられた電極パッドが、最外層の電極パッドと異なる例を示す図である。 実装用電極パッドと、その上層の電極パッドの面積が異なる場合を示す図である。
図１（Ａ）は、本発明の積層基板を備えたＤＣ−ＤＣコンバータモジュールの平面図であり、図１（Ｂ）は搭載部品を省略した最外層（第１層目）の平面図であり、図１（Ｃ）は、その下層（第２層目）の平面図である。図２は、ＤＣ−ＤＣコンバータモジュールの縦断面構造を模式的に表した図である。
積層基板は、複数のセラミックグリーンシートを積層した積層体からなる。積層基板は、最外層のうち上面側から下面側に向かって順に、非磁性体フェライト層１１、磁性体フェライト層１２、非磁性体フェライト層１３、磁性体フェライト層１４、および非磁性体フェライト層１５が配置されている。
積層基板の基板積層方向の最上面には、複数の部品搭載の電極パッドが形成されている。図１および図２においては、制御ＩＣ５１の入力端子と接続される部品搭載用電極パッド２１Ａ、制御ＩＣ５１のグランド端子と接続される部品搭載用電極パッド２１Ｂ、制御ＩＣ５１の出力端子と接続される部品搭載用電極パッド２１Ｃ、および出力側コンデンサ５２の端子に接続される部品搭載用電極パッド２１Ｄを示す。
積層基板の基板積層方向の最下面には、当該ＤＣ−ＤＣコンバータが実装される、実装基板側のランド電極等と接続されるための各種電極パッドが形成されている。図２においては、入力電極パッド２５、および出力電極パッド２６を示す。
積層基板の端面には、最上面から最下面まで端面スルーホール７５、端面スルーホール７６、端面スルーホール９５、および端面スルーホール９６が形成されている。端面スルーホール７５は、最上面の部品搭載用電極パッド２１Ａと最下面の入力電極パッド２５とを電気的に接続するためのものであり、端面スルーホール７６は、最上面の部品搭載用電極パッド２１Ｄと最下面の出力電極パッド２６とを電気的に接続するためのものである。端面スルーホール９５および端面スルーホール９６は、最上面の各種電極パッド（例えば部品搭載用電極パッド２１Ｂ）を最下面のグランド用電極パッド（不図示）に接続するためのものである。
また、積層基板の内層に配置された一部のセラミックグリーンシート上には、各種配線用の電極パッドが形成されている。例えば、図１（Ｃ）に示すように、第２層目には、端面スルーホール７５と、入力側コンデンサおよび制御ＩＣ５１の入力端子と、を電気的に接続するための電極パッド７１、端面スルーホール７６と、出力側コンデンサと、を電気的に接続するための電極パッド７４、および各種電子部品のグランド端子を端面スルーホール９５に接続するための電極パッド７７、が形成されている。最下面側には、端面スルーホール７５と、入力電極パッド２５と、を電気的に接続するための電極パッド７２、および端面スルーホール７６と、出力電極パッド２６と、を電気的に接続するための電極パッド７３、が形成されている。
各電極パッドは、ビアホールを介して層間接続されている。ビアホールは、各セラミックグリーンシートに貫通孔を開け、当該貫通孔に導電性ペーストを埋めることにより形成される。例えば、部品搭載用電極パッド２１Ａと電極パッド７１は、ビアホール４１を介して電気的に接続され、部品搭載用電極パッド２１Ｂと電極パッド７７は、ビアホール４２を介して電気的に接続され、部品搭載用電極パッド２１Ｃと電極パッド７８は、ビアホール４３を介して電気的に接続され、部品搭載用電極パッド２１Ｄと電極パッド７４は、ビアホール４４を介して電気的に接続されている。
制御ＩＣ５１の入力端子５５は、部品搭載用電極パッド２１Ａ、ビアホール４１、電極パッド７１、端面スルーホール７５、および電極パッド７２等の各種配線を介して入力電極パッド２５に接続されている。
制御ＩＣ５１のグランド端子５６は、部品搭載用電極パッド２１Ｂ、ビアホール４２、電極パッド７７、および端面スルーホール９５等の各種配線を介して不図示のグランド電極に接続されている。
また、制御ＩＣ５１の出力端子５７は、部品搭載用電極パッド２１Ｃ、ビアホール４３、および電極パッド７８等の各種配線を介して出力電極パッド２６に接続される。
積層基板のさらに内層側に配置された一部のセラミックグリーンシート上に形成された導体パターン３１は、ビアホールにより層間接続されることにより、磁性体フェライト層１２、非磁性体フェライト層１３、および磁性体フェライト層１４を挟んで螺旋状に配線されることになる。これによりコイル導体が形成され、積層基板がインダクタとして機能し、制御ＩＣ５１や各種コンデンサ等の電子部品を搭載することにより、ＤＣ−ＤＣコンバータモジュールとして機能する。
降圧型のＤＣ−ＤＣコンバータである場合、制御ＩＣ５１の出力端子５７には、インダクタとして機能する導体パターン３１が接続される。そして、導体パターン３１の出力側は、出力側コンデンサ５２に接続され、出力側コンデンサ５２および導体パターン３１の出力側は、部品搭載用電極パッド２１Ｄ、電極パッド７４、端面スルーホール７６、および電極パッド７３等の各種配線を介して出力電極パッド２６に接続される。
なお、中間層である非磁性体フェライト層１３は、磁気的には磁性体フェライト層１２および磁性体フェライト層１４間に空隙が存在する場合と等価であるように機能し、インダクタとしての直流重畳特性を向上させるものであるが、本発明において必須の要素ではない。
また、最外層の非磁性体フェライト層１１および非磁性体フェライト層１５は、磁性体フェライト層１２および磁性体フェライト層１４の上面側および下面側をそれぞれ被覆する機能を有する。また、相対的に熱収縮率の高い磁性体フェライト層１２および磁性体フェライト層１４を、相対的に熱収縮率の低い非磁性体フェライト層１１および非磁性体フェライト層１５で挟みこむことで、焼成により素子全体を圧縮して強度を向上させるために設けられている。ただし、非磁性体フェライト層１１および非磁性体フェライト層１５も、本発明において必須の要素ではない。
積層基板は、セラミックグリーンシートや各種配線等、線膨張係数の異なる材料が混在している。一般的に、セラミック材料よりも金属材料の方が線膨張係数が大きいため、焼成時には電極パッドの方がより収縮する傾向がある。したがって、焼成時には、この線膨張係数の差に起因する応力がセラミックグリーンシート（特に最外層の非磁性体フェライト層１１）に発生する。電極パッドとセラミックとの線膨張係数の差に起因して生じる応力は、電極パッドの端部付近に集中する。仮に、最外層の電極パッドと内層側の電極パッドとの面積が同じである場合、これら電極パッドの端部同士は最も近い位置になるため、当該端部にさらに応力が集中し、最外層のセラミックグリーンシートにクラックが生じる可能性がある。
そこで、本発明の積層基板は、最外層の電極パッドと、内層側の電極パッドとの面積を異なるものとすることで、各電極パッドの端部の位置を遠くすることにより、応力が発生する場所を分散して、１箇所に応力が集中することを防止する。
すなわち、最外層の部品搭載用電極パッド２１Ａの下層に配置されている電極パッド７１は、当該部品搭載用電極パッド２１Ａよりも面積が広い。同様に、部品搭載用電極パッド２１Ｂの下層に配置されている電極パッド７７は、当該部品搭載用電極パッド２１Ｂよりも面積が広く、部品搭載用電極パッド２１Ｃの下層に配置されている電極パッド７８は、当該部品搭載用電極パッド２１Ｃのよりも面積が広く、部品搭載用電極パッド２１Ｄの下層に配置されている電極パッド７４は、当該部品搭載用電極パッド２１Ｄよりも面積が広い。
これにより、最外層の電極パッドと内層側の電極パッドとの面積が同じ場合よりも、最外層のセラミックグリーンシートに発生する応力が緩和され、クラックの発生を防止することができる。
なお、図３に示すように、下層側に配置されている電極パッドは、最外層の電極パッドの面積よりも狭くともよい。
また、下層側に複数の電極パッドが存在する場合には、少なくともいずれかの層に設けられた電極パッドが、最外層の電極パッドの面積と異なる態様であればよい。図４および図５は、さらに下層側に電極パッドが存在する場合のＤＣ−ＤＣコンバータを示した図である。
図４（Ａ）、図４（Ｂ）、および図４（Ｃ）は、それぞれ図１（Ａ）、図１（Ｂ）、および図１（Ｃ）と同様の平面図である。図４（Ｄ）は、第３層目の平面図である。図５は、この図４（Ａ）乃至図４（Ｄ）の例におけるＤＣ−ＤＣコンバータモジュールの縦断面構造を模式的に表した図である。その他、図１および図２と共通する構成については、同一の符号を付し、その説明を省略する。
この例では、電極パッド７１のさらに下層（第３層目）に、ビアホール４１Ｂを介して電気的に接続された電極パッド７１Ｂが配置されている。同様に、電極パッド７７のさらに下層に、ビアホール４２Ｂを介して電気的に接続された電極パッド７７Ｂが配置され、電極パッド７８のさらに下層に、ビアホール４３Ｂを介して電気的に接続された電極パッド７８Ｂが配置され、電極パッド７４のさらに下層に、ビアホール４４Ｂを介して電気的に接続された電極パッド７４Ｂが配置されている。
すなわち、第３層目に配置された電極パッドは、第２層目に配置された電極パッドと同様の面積を有し、最外層（第１層目）に配置された電極パッドの面積よりも広くなっている。
この場合も、最外層のセラミックグリーンシートに発生する応力が緩和され、クラックの発生を防止することができる。特に、複数の層において電極パッドが形成されている場合、面積が同じ電極パッドの積層方向の数が多くなるほど、最外層のセラミックグリーンシートにより強い応力が発生し易くなるため、異なる面積の電極パッドを配置して、応力を分散させる効果は大きい。
なお、内層側に複数の電極パッドが存在する場合には、少なくともいずれかの層に設けられた電極パッドが、最外層の電極パッドの面積と異なる態様であればよい。例えば、図６（Ａ）に示すように、第３層目に配置された電極パッド（電極パッド７１Ｂ、電極パッド７７Ｂ、電極パッド７８Ｂ、および電極パッド７４Ｂ）の面積が、第１層目に配置された電極パッド（部品搭載用電極パッド２１Ａ、部品搭載用電極パッド２１Ｂ、部品搭載用電極パッド２１Ｃ、および部品搭載用電極パッド２１Ｄ）の面積よりも広く、第１層目に配置された電極パッドと、第２層目に配置された電極パッド（電極パッド７１、電極パッド７７、電極パッド７８、および電極パッド７４）が同様の面積である場合も、応力が発生する場所を分散して、最外層のセラミックグリーンシートに応力が集中することを防止することができる。
また、図６（Ｂ）に示すように、第２層目に配置された電極パッドの面積が、第１層目に配置された電極パッドの面積よりも広く、第１層目に配置された電極パッドと、第３層目に配置された電極パッドが同様の面積である場合も、応力が発生する場所を分散して、最外層のセラミックグリーンシートに応力が集中することを防止することができる。
また、図６（Ｃ）に示すように、第３層目に配置された電極パッドの面積が、第１層目に配置された電極パッドの面積よりも狭く、第１層目に配置された電極パッドと、第２層目に配置された電極パッドが同様の面積である場合も、応力が発生する場所を分散して、最外層のセラミックグリーンシートに応力が集中することを防止することができる。
なお、上記の例では、ＩＣ等の電子部品を搭載するための電極パッドと、その下層の電極パッドの面積が異なる例を示したが、積層基板を電子部品モジュールとした場合に、当該電子部品モジュールが実装される、実装基板側のランド電極等と接続されるための実装用電極パッドと、その上層の電極パッドの面積が異なる場合であってもよい。
例えば、図７に示す積層基板は、下面側の最外層の入力電極パッド２５の上層に配置されている電極パッド７２Ｂが、当該入力電極パッド２５よりも面積が広く、下面側の最外層の出力電極パッド２６の上層に配置されている電極パッド７３Ｂが、当該出力電極パッド２６よりも面積が広くなっている。
この場合も、最外層の電極パッドと内層側の電極パッドとの面積が同じ場合よりも、最外層（この場合、最下面）のセラミックグリーンシートに発生する応力が緩和され、クラックの発生を防止することができる。
なお、上記実施形態においては、最外層に配置されるセラミックグリーンシートとして、非磁性体フェライト材料を示したが、磁性体フェライト材料が配置される場合も同様に、加熱処理により線膨張係数の差に起因する応力が発生するため、最外層の電極パッドと、内層側の電極パッドとの面積を異なるものとすることで、各電極パッドの端部の位置を遠くすることにより、応力が発生する場所を分散して、１箇所に応力が集中することを防止することができる。
また、誘電体材料が最外層に配置される場合も同様であるが、特に、フェライト材料は硬く、クラックが生じやすいため、本発明の積層基板は、最外層のセラミックグリーンシートがフェライト材料である場合に好適である。
１１，１３，１５…非磁性体フェライト層
１２，１４…磁性体フェライト層
２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ…部品搭載用電極パッド
２５…入力電極パッド
２６…出力電極パッド
３１…導体パターン
５１…制御ＩＣ
５２…出力側コンデンサ
５５…入力端子
５６…グランド端子
５７…出力端子
７１，７２，７３，７４，７７，７８…電極パッド
７５，７６，９５，９６…端面スルーホール

Claims (5)

  1. 複数のセラミックグリーンシートと、
    前記セラミックグリーンシートに貫通孔が設けられ、該貫通孔に導電性ペーストが充填されてなるビアホールと、
    前記複数のセラミックグリーンシート上に形成される電極パッドと、
    前記複数のセラミックグリーンシートが積層され、前記電極パッドの一部同士が前記ビアホールの一部を介して電気的に接続された状態で、一体焼成されてなる積層基板であって、
    前記ビアホールの一部を介して電気的に接続された電極パッドのうち、前記積層基板の最外層に設けられた電極パッドと、前記積層基板の内層に設けられた電極パッドと、の面積が異なっていることを特徴とする積層基板。
  2. 前記積層基板の最外層に設けられた電極パッドよりも、前記積層基板の内層に設けられた電極パッドの面積が広いことを特徴とする請求項１に記載の積層基板。
  3. 前記積層基板の内層には、複数の電極パッドが設けられ、
    当該積層基板の内層に設けられた複数の電極パッドのうち、少なくともいずれかの層に設けられた電極パッドが、前記積層基板の最外層に設けられた電極パッドの面積と異なることを特徴とする請求項１または請求項２に記載の積層基板。
  4. 前記積層基板の最外層に設けられた電極パッドは、電子部品搭載用の電極であることを特徴とする請求項１乃至請求項３のいずれかに記載の積層基板。
  5. 前記積層基板の最外層に配置されたセラミックグリーンシートは、フェライト材料からなることを特徴とする請求項１乃至請求項４のいずれかに記載の積層基板。
JP2014528028A 2012-07-31 2013-05-27 積層基板 Active JP5686225B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014528028A JP5686225B2 (ja) 2012-07-31 2013-05-27 積層基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012170067 2012-07-31
JP2012170067 2012-07-31
JP2014528028A JP5686225B2 (ja) 2012-07-31 2013-05-27 積層基板
PCT/JP2013/064579 WO2014020975A1 (ja) 2012-07-31 2013-05-27 積層基板

Publications (2)

Publication Number Publication Date
JP5686225B2 JP5686225B2 (ja) 2015-03-18
JPWO2014020975A1 true JPWO2014020975A1 (ja) 2016-07-21

Family

ID=50027667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014528028A Active JP5686225B2 (ja) 2012-07-31 2013-05-27 積層基板

Country Status (4)

Country Link
US (1) US9204545B2 (ja)
JP (1) JP5686225B2 (ja)
CN (1) CN104321862B (ja)
WO (1) WO2014020975A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3136430B1 (en) * 2014-04-22 2021-06-16 Kyocera Corporation Wiring board, electronic device, and electronic module
CN108293294A (zh) * 2015-12-31 2018-07-17 英特尔公司 用于封装和pcb中针对具有盲孔和埋孔的组装件的电感补偿的微线圈装置
CN108461453B (zh) * 2017-02-22 2021-10-26 京瓷株式会社 电子元件安装用基板、电子装置以及电子模块
JP2021027177A (ja) * 2019-08-05 2021-02-22 日立オートモティブシステムズ株式会社 回路基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187418B1 (en) * 1999-07-19 2001-02-13 International Business Machines Corporation Multilayer ceramic substrate with anchored pad
JP2002009444A (ja) * 2000-06-22 2002-01-11 Hitachi Ltd セラミック多層配線基板の構造
JP2003198128A (ja) * 2001-12-25 2003-07-11 Kyocera Corp ガラスセラミック基板およびその製造方法
US6861588B2 (en) * 2002-07-16 2005-03-01 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method of producing the same
JP2004179360A (ja) * 2002-11-27 2004-06-24 Kyocera Corp 配線基板
EP1921904B1 (en) * 2005-08-29 2013-06-12 Murata Manufacturing Co., Ltd. Ceramic electronic component and method for manufacturing the same
JP2007173650A (ja) * 2005-12-23 2007-07-05 Kyocera Corp 配線基板およびその製造方法
JP5046720B2 (ja) * 2006-12-22 2012-10-10 京セラ株式会社 コイル内蔵基板
TW200832875A (en) 2007-01-19 2008-08-01 Murata Manufacturing Co DC-DC converter module
WO2009028289A1 (ja) * 2007-08-29 2009-03-05 Murata Manufacturing Co., Ltd. セラミック多層基板
JP5447195B2 (ja) * 2010-06-04 2014-03-19 株式会社村田製作所 電子部品モジュール
JP5196038B2 (ja) * 2010-07-16 2013-05-15 株式会社村田製作所 コイル内蔵基板

Also Published As

Publication number Publication date
US20150053467A1 (en) 2015-02-26
US9204545B2 (en) 2015-12-01
CN104321862B (zh) 2017-06-27
JP5686225B2 (ja) 2015-03-18
WO2014020975A1 (ja) 2014-02-06
CN104321862A (zh) 2015-01-28

Similar Documents

Publication Publication Date Title
KR101219003B1 (ko) 칩형 코일 부품
CN109427463B (zh) 线圈部件
US7974069B2 (en) Inductive and capacitive components integration structure
KR102105389B1 (ko) 적층 전자부품
JP5621946B2 (ja) 積層型インダクタおよび電源回路モジュール
JP2012235080A5 (ja)
JP5707988B2 (ja) コイル内蔵基板およびそれを備えたｄｃ−ｄｃコンバータモジュール
JP6554833B2 (ja) 複合電子部品および抵抗素子
US10622146B2 (en) Multilayer capacitor and electronic component device
US9601253B2 (en) Laminated-type inductance device
WO2008044483A1 (fr) Élément électrique composite
JP5686225B2 (ja) 積層基板
WO2018221131A1 (ja) 電子部品
JP2017216288A (ja) 積層コイル部品
JP4924698B2 (ja) 電子部品実装構造
WO2012144103A1 (ja) 積層型インダクタ素子及び製造方法
WO2018088219A1 (ja) フェライト基板モジュール
JP5716391B2 (ja) コイル内蔵基板
JP2017216290A (ja) 積層コイル部品
JP5617614B2 (ja) コイル内蔵基板
JP6090348B2 (ja) コイル内蔵基板およびそれを備えたｄｃ−ｄｃコンバータモジュール
JP2013192312A (ja) Ｄｃ−ｄｃコンバータモジュールおよび多層基板
WO2015151810A1 (ja) チップ型電子部品
JP2017216289A (ja) 積層コイル部品
JP5741416B2 (ja) 電子部品の実装構造

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150106

R150 Certificate of patent or registration of utility model

Ref document number: 5686225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150