JP2013106030A - 積層セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】直流抵抗特性及びインピーダンス特性に優れ、安くて生産性の高い積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明はセラミック本体と、上記セラミック本体の外部に形成された外部電極と、上記セラミック本体の内部にコイル構造を形成する内部導体とを含み、上記コイルの中心軸は上記外部電極を連結する方向と平行で、上記内部導体は上記コイルの中心軸と垂直に積層されたビア導体を含み、上記ビア導体の一面の面積に対する他面の面積の比は０．９以上１．１以下であることを特徴とする。
【選択図】図２

Description

本発明は積層セラミック電子部品に関し、具体的には、直流抵抗特性及びインピーダンス特性に優れた積層セラミック電子部品及び安くて生産性の高い積層セラミック電子部品の製造方法に関する。

積層型インダクターの場合、磁性体本体の内部に電気的に連結されたコイル構造が形成されており、コイル構造は導体パターンを連結して構成されることができる。

積層型インダクターにおいて、外部電極を連結して延長する方向とコイルの中心軸が垂直である場合は、内部電極と外部電極の間に寄生容量が形成されることがあり、これによりインダクターの高周波特性が低下することがある。

上記問題を解決するために、コイルの中心軸と外部電極を連結する方向が平行するように配置する構造が提案されており、これによると、内部電極導体の間に主に寄生容量が形成され、内部電極と外部電極の間では寄生容量が殆ど形成されないため、インダクターの磁気共鳴周波数（ＳＲＦ、Ｓｅｌｆ Ｒｅｓｏｎａｎｃｅ Ｆｒｅｑｕｅｎｃｙ）が上昇し、高周波Ｑ特性が大きく向上する。

しかし、コイルの内面積が小さく、コイルのターン数が多いため、コイルそのものの効率が小さく、また、直流抵抗（Ｒｄｃ）が高くて高電流特性が求められる製品には使用しにくい。

これの代案として、コイルの中心軸が外部電極を連結して延長する方向と平行で、且つ、コイルの中心軸とビア導体の積層方向が垂直である構造が提案された。しかし、全グリーンシートにビア孔を加工しなければならず、また、低い直流抵抗値を具現するためにビア孔を大きく加工しなければならないが、このためには高価な設備が必要である。よって生産性が低下するという問題がある。

本発明は、直流抵抗特性及びインピーダンス特性に優れた積層セラミック電子部品及び安くて生産性の高い積層セラミック電子部品の製造方法を提供することを目的とする。

本発明が一実施形態である積層セラミック電子部品はセラミック本体と、上記セラミック本体の外部に形成された外部電極と、上記セラミック本体の内部にコイル構造を形成する内部導体とを含み、上記コイルの中心軸は上記外部電極を連結する方向と平行で、上記内部導体は上記コイルの中心軸と垂直に積層されたビア導体を含み、上記ビア導体の一面の面積に対する他面の面積の比は０．９以上１．１以下であってよい。

上記ビア導体の積層方向から投影してみると、上記ビア導体は四角形又は円形であってよい。

上記コイルの中心軸方向からみて、上記コイルは四角形であってよい。

上記セラミック本体は磁性体を含んでよく、上記磁性体はフェライト材料を含むことができ、上記フェライト材料はニッケル−亜鉛−銅フェライトを含むことができる。

上記内部導体は金、銀、銅、ニッケル、パラジウム及びこれらの合金からなるグループから選択された一つ以上を含んでよい。

本発明の他の実施形態である積層セラミック電子部品の製造方法は、セラミックペーストを印刷してセラミックグリーンシートを用意する第１段階と、セラミックグリーンシート上に第１導電性ペーストを印刷して複数の第１導体を形成し、上記セラミックグリーンシートの上記第１導体を除いた部分にセラミックペーストを印刷する第２段階と、上記セラミックグリーンシート上に第２導電性ペーストを印刷して複数の上記第１導体の両端に接続されるように第１ビア導体を形成し、上記セラミックグリーンシートの複数の上記第１ビア導体を除いた部分に上記セラミックペーストを印刷する第３段階と、上記セラミックシート上に第２導電性ペーストを印刷して複数の上記第１ビア導体に相応する位置に複数の第２ビア導体を形成し、上記セラミックシートの複数の上記第２ビア導体を除いた部分に上記セラミックペーストを印刷する第４段階と、上記セラミックグリーンシート上に第１導電性ペーストを印刷して複数の上記第２ビア導体に接続されるように複数の第２導体を形成し、上記セラミックグリーンシートの複数の上記第２導体を除いた部分に上記セラミックペーストを印刷する第５段階と、上記セラミックグリーンシート上に上記セラミックペーストを印刷する第６段階を含んでよい。

上記セラミックペーストは磁性体を含んでよい。

上記磁性体はフェライトを含んでよい。

上記フェライトはニッケル−亜鉛−銅フェライトを含んでよい。

上記第１及び第２導電性ペーストは金、銀、銅、ニッケル、パラジウム及びこれらの合金を含むグループから選択された一つ以上を含んでよい。

上記第１及び第２導電性ペーストは同じ材料を含んでよい。

上記第１及び第２導体は帯状であってよい。

上記第５段階の前に、上記第４段階を繰り返して行い柱状のビア導体を形成する段階をさらに含んでよい。

上記ビア導体の積層方向において、上記ビア導体の一面の面積に対する上記ビア導体の他面の面積の比率は０．９以上１．１以下であってよい。

上記ビア導体の積層方向から投影してみると、上記ビア導体は四角形又は円形であってよい。

本発明によると、直流抵抗特性及びインピーダンス特性に優れ、且つ、安くて生産性の高い積層セラミック電子部品が得られる。

本発明の一実施形態による積層セラミック電子部品の外観斜視図である。 本発明の一実施形態による積層セラミック電子部品の分解斜視図である。 本発明の一実施形態による積層セラミック電子部品の投影斜視図である。 （ａ）および（ｂ）は本発明の一実施形態によるビア導体の平面図である。 （ａ）および（ｂ）は本発明の一実施形態によるビア導体の概略図である。 本発明の一実施形態による積層セラミック電子部品の製造工程のフローチャートである。 本発明の一実施形態によるビア導体の製造工程の模式図である。 本発明の一実施形態による積層セラミック電子部品の製造工程の模式図である。

以下では、添付の図面を参照して本発明の好ましい実施形態を説明する。

但し、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。

また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。

従って、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同じ要素である。

図１から図３を参照し、本発明の一実施形態である積層セラミック電子部品について説明する。

図１は本発明の一実施形態である積層セラミック電子部品の外観斜視図であり、図２は本発明の一実施形態である積層セラミック電子部品の分解斜視図であり、図３は本発明の一実施形態である積層セラミック電子部品の投影斜視図である。

積層セラミック電子部品には積層セラミックキャパシタ、積層型チップインダクター、積層型チップビーズなどがあり、以下では、積層型チップインダクターを例に挙げて説明するが、本発明はこれに限定されない。

本実施形態は、セラミック本体１０、外部電極２１、２２、内部導体３１、３２、４１、４２を含むことができる。

図１を参照すると、セラミック本体１０は直方体形状を有することができる。「長さ方向」は「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義することができる。ここで、「厚さ方向」はセラミック層を積層する方向、即ち、「積層方向」と同じ概念で使用することができる。

セラミック本体１０は透磁率の高い磁性材料を含んでよく、上記磁性材料はこれに制限されないが、フェライト系材料を使用することができ、具体的にはニッケル−銅−亜鉛フェライトを使用することができる。

セラミック本体１０は複数のセラミック層を積層した後に焼結させたもので、隣接するセラミック層同士は境界が確認できない程度一体化されていてもよい。

外部電極２１、２２は、セラミック本体１０の外部面に対向するように形成されてよい。

外部電極２１、２２は導電性金属を含む導電性ペーストを利用して形成されてよく、これに制限されないが、導電性金属は金、銀、銅、ニッケル、パラジウム及びこれらの合金などを含むことができる。

図２及び３を参照すると、内部導体はビア導体４１、４２と第１及び第２導体３１、３２を含んでよい。

内部導体３１、３２、４１、４２はセラミック本体１０の内部に形成され、コイル形状を有するように配置されてよい。

内部導体がコイル形状を有するように配置されるため、内部導体に電流が流れると、内部導体３１、３２、４１、４２の周りには磁場が誘導されることができ、インダクターとしての機能を行うことができる。

コイルの中心軸は、外部電極２１、２２を連結する方向と平行であってよい。即ち、コイルの中心軸はセラミック本体１０の長さ方向（Ｌ方向）と平行であることができる。

この構造では、内部導体３１、３２、４１、４２の間にのみ寄生容量が主に形成され、内部導体３１、３２、４１、４２と外部電極２１、２２の間に形成される寄生容量は非常に少ないため、インダクターの磁気共鳴周波数（ＳＲＦ、Ｓｅｌｆ Ｒｅｓｏｎａｎｃｅ Ｆｒｅｑｕｅｎｃｙ）が増加し高周波Ｑ特性が向上することができる。

ビア導体４１、４２は複数が積層されてビア柱を形成してもよく、ビア導体４１、４２の積層方向はコイルの中心軸と垂直であることができる。

図４は本発明の一実施形態によるビア導体４１、４２の平面図である。

図４を参照すると、ビア導体４１、４２の平面は、四角形又は円形であってよい。

図４（ａ）にはビア導体４１、４２の平面が円形である場合を示し、図４（ｂ）にはビア導体４１、４２の平面が四角形である場合を示した。

ビア導体４１、４２の平面が円形より四角形の場合に断面積が広いため、ビア導体４１、４２の直列抵抗をさらに減少させることができる。

図５は本発明の一実施形態によるビア導体４１、４２の概略図である。

図５（ｂ）を参照すると、ビア導体４１、４２の断面が四角形の場合、ビア導体４１、４２の上面の長さ（Ｘ又はＸ’）に対する下面の長さ（Ｙ又はＹ’）の比（Ｙ／Ｘ、Ｙ’／Ｘ’）は０．９以上１．１以下であってよい。

ビア導体４１、４２の上面の長さ（Ｘ又はＸ’）に対する下面の長さ（Ｙ又はＹ’）の比（Ｙ／Ｘ、Ｙ’／Ｘ’）が１．０の場合、電流の流れる通路が最も広いため、最も理想的である。しかし、製造工程の誤差によりこれを具現することは困難である。

ビア導体４１、４２の上面の長さ（Ｘ又はＸ’）に対する下面の長さ（Ｙ又はＹ’）の比（Ｙ／Ｘ、Ｙ’／Ｘ’）が０．９未満では、電流の流れる通路が狭くなるため、直列抵抗が高くなり過ぎることがある。

ビア導体４１、４２の上面の長さ（Ｘ又はＸ’）に対する下面の長さ（Ｙ又はＹ’）の比（Ｙ／Ｘ、Ｙ’／Ｘ’）が１．１以上の場合にも同様に電流の流れる通路が狭くなって直列抵抗が大きくなることがある。これはビア導体４１、４２の上面及び下面が逆になった場合も同様であるためである。

図５（ａ）を参照すると、ビア導体４１、４２の断面が円形の場合には、ビア導体４１、４２の上面の直径（Ｘ）に対する下面の直径（Ｙ）の比（Ｙ／Ｘ）が０．９以上１．１以下であってよい。

長さが直径に変わったことを除き、ビア導体４１、４２の断面が四角形の場合と同様である。

コイルの中心軸方向から投影してみると、上記コイルは四角形であることができる。

コイルはビア導体４１、４２を積層して形成するため、円形のコイルを製造することは実質的に困難である。

円形のコイルを製造する場合は、隣接するビア導体４１、４２の位置がずれるように形成しなければならないため、ビア導体４１、４２間の連結が切れる虞がある。

これを防止するために、ビア導体４１、４２とビア導体４１、４２の間にビアパッド（不図示）をさらに形成してもよいが、この場合、更なる工程を必要とするため、製造費用が増加するという問題があり、また、依然としてビア導体４１、４２とビア導体４１、４２の間の電気的連結が切れる虞がある。

内部導体３１、３２、４１、４２は電気的に導電性を有する物質であれば、特に制限されない。但し、セラミック内で焼結されるという点を考慮し、融点の高い導電性金属を使用することができる。

具体的には、内部導体は金、銀、銅、ニッケル、パラジウム及びこれらの合金からなる群から選択された何れか１つからなることができる。

以下では、本発明の他の実施形態である積層セラミック電子部品の製造方法について説明する。

図６は本発明の一実施形態による積層セラミック電子部品の製造工程のフローチャートであり、図７は本発明の一実施形態によるビア導体の製造工程の模式図であり、図８は本発明の一実施形態による積層セラミック電子部品の製造工程の模式図である。

図３及び図６を参照すると、積層セラミック電子部品の製造方法は以下の通りである。

第１段階Ｓ１では、セラミックペーストを印刷してセラミックグリーンシート１１を用意することができる。

先ず、セラミック粉末に有機溶媒、バインダーなどを混合した後、これをボールミリングなどをし、セラミック粉末が均一に分散されたセラミックペーストを製造することができる。

ポリエチレンなどの高分子フィルム上にスクリーンプリントなどの方法でセラミックペーストを印刷し、これを乾燥してセラミックグリーンシート１１を用意することができる。

第２段階Ｓ２では、セラミックグリーンシート１１上に第１導電性ペーストを印刷して複数の第１導体３１を形成し、上記セラミックグリーンシート１１の上記第１導体３１を除いた部分にセラミックペーストを印刷してよい。

第１導電性ペーストは、セラミック粉末の代わりに導電性金属を含むことを除き、上記セラミックペーストと同様にして用意することができる。但し、粘度などを調節するために有機溶媒及びバインダーなどの含量は異なってもよい。

第１導電性ペーストをスクリーン印刷してセラミックグリーンシート１１上に複数の第１導体３１を形成することができる。スクリーン印刷の繰り返し回数を調節することで、第１導体３１の厚さを調節することができ、第１導体が厚いほど直流抵抗（Ｒｄｃ）が減少する。

第１導体３１が形成された領域を除いた部分には再びセラミックペーストを印刷してセラミック領域を形成してよい。これによって、セラミック領域の中央に第１導体３１が形成されたセラミックグリーンシート１２が得られる。

第３段階Ｓ３では、セラミックグリーンシート１２上に第２導電性ペーストを印刷して複数の上記第１導体３１の両端に接続されるように第１ビア導体４１を形成し、上記セラミックグリーンシート１２の複数の上記第１ビア導体４１を除いた部分に上記セラミックペーストを印刷してよい。

第１導体３１の両端に対応するように第１ビア導体４１を印刷してよい。印刷回数によって第１ビア導体４１の厚さを調節することができる。

第１ビア導体４１が形成された領域を除いた部分には再びセラミックペーストを印刷してセラミック領域を形成してよく、これによってビア導体４１がセラミックグリーンシート上１３に露出した状態となる。

ビア導体４１を印刷方式で形成するため、ビア導体４１の上面及び下面の寸法を殆ど等しく保持することができ、積層されたビア導体４１の直流抵抗（Ｒｄｃ）を最小化することができる。

電流の流れる通路は面積の小さい上面又は下面により決まるため、ビア導体４１の上面及び下面の面積が異なると、電流の流れの通路が減少することがある。

従って、ビア導体４１の上面及び下面の面積を等しく保持することで、直流抵抗を減らすことができる。

ビア孔を形成してから導電性ペーストで埋め込む場合は、ビア導体の上面及び下面の面積を等しく形成することが困難である。ビア孔を形成する際、ビア孔の寸法を一定に形成することが困難で、ビア孔を導電性ペーストで埋め込む過程でも製造工程上の誤差などによりビア導体の寸法を一定に形成することが困難である。

従って、ビア孔を形成してから導電性ペーストで埋め込むと、直流抵抗を減少させるのに限界がある。

本実施形態では、このような問題を解決するために、ビア導体４１、４２を先ず形成した後、上記ビア導体４１、４２が形成された領域を除いた部分にセラミックペーストを印刷してセラミック領域を形成する。こうすることで、ビア導体４１、４２の寸法を安定的に形成することができる。

即ち、ビア導体４１、４２の上面及び下面の面積を等しくしてビア導体４１、４２の直流抵抗を最大限減らすことができる。

第４段階Ｓ４は、上記セラミックグリーンシート１３上に第２導電性ペーストを印刷して複数の上記第１ビア導体４１に相応する位置に複数の第２ビア導体４２を形成し、上記セラミックグリーンシート１３の複数の上記第２ビア導体４２を除いた部分に上記セラミックペーストを印刷してよい。

第４段階はビア柱を形成する工程であって、既に形成されたビア導体４１に対応するように第２導電性ペーストを印刷して第２ビア導体４２を形成してよい。第２ビア導体４２が形成された領域を除いた領域にはセラミックペーストを印刷してセラミック領域を形成してよい。

第４段階を数回繰り返して所望する高さのビア柱を形成することができる。

第１導体３１及び柱状のビア導体４１、４２により「Ｕ」字型の導体が並んで配置されている構造となり、各「Ｕ」字型の導体同士は分離されている。

第５段階Ｓ５では、上記セラミックグリーンシート１４上に第１導電性ペーストを印刷して複数の上記第２ビア導体４２に接続されるように複数の第２導体３２を形成し、上記セラミックグリーンシート１４の複数の上記第２導体が形成された領域を除いた領域に上記セラミックペーストを印刷してセラミック領域を形成してよい。

既に形成されているビア導体４２に両端が接続されるように第２導体３２を形成してよい。第２導体３２は第１導電性ペースを印刷して形成してよい。

第２導体３２は、第５段階で形成された「Ｕ」字形の導体を相互電気的に連結して螺旋形のコイルを形成する役割をする。

第５段階を経てコイルが完成される。

第６段階Ｓ６では、上記セラミックグリーンシート１５上に上記セラミックペーストを印刷してよい。

既に形成された複数の第２導体３２を完全に囲むようにセラミックペーストを印刷することで、第２導体３２を外部から保護することができる。

上記した内容とは異なって、第１段階は行わなくてもよい。

図７を参照すると、高分子樹脂などのベース１上に第２から第５段階のみを行って柱状の積層ビアを形成した後、ベース１を除去しその上下にセラミックペーストを印刷してもよい。

また、図８を参照すると、ロールツーロール工法により連続的に製造することもできる。図６の第２から第５段階（Ｓ２〜Ｓ６）を行って柱状の積層ビア導体を形成してもよい。

セラミックペーストは磁性体を含んでよく、磁性体はフェライトを含むことができ、フェライトはニッケル−亜鉛−銅フェライトを含むことができる。

第１及び第２導電性ペーストは金、銀、銅、ニッケル、パラジウム及びこれらの合金からなるグループから選択された何れか一つ以上を含んでよい。

第１及び第２導電性ペーストは同じ材料を含んでよい。

第１導電性ペーストでは第１及び第２導体を形成し、第２導電性ペーストでは複数のビア導体を形成するため、第１及び第２導電性ペーストが同一であり、第１及び第２導体とビア導体間の機械的接続及び電気的接続がさらに安定的であることができる。

第１及び第２導体は帯状であってよい。

第５段階の前に、第４段階を繰り返して行い柱状のビア導体を形成する段階をさらに含んでよい。

ビア導体の積層方向において、ビア導体の一面の面積に対する上記ビア導体の他面の面積の比率は０．９以上１．１以下であってよい。

上記ビア導体の積層方向から投影してみると、上記ビア導体は四角形又は円形であってよい。

セラミックは磁性材料、ガラス材料及び誘電材料のうち何れか一つであってよい。

ビア導体、セラミック材料に関する内容は上述と同一である。

以下では、具体的な実施例を挙げて発明について詳細に説明する。

先ず、ニッケル−亜鉛−銅フェライト粉末、有機溶媒としてエタノール、バインダーとしてエチルセルロースを混合した後、これを３−ロールミリングしてセラミックペーストを用意し、また、銀（Ａｇ）粉末を含む導電性ペーストを用意した。

次いで、セラミックペーストをポリエチレンフィルム上にスクリーン印刷してセラミックグリーンシートを製造した後、乾燥させた。

次に、導電性ペーストを利用してセラミックグリーンシート上に帯状の第１導体を７個形成し、帯状の導体を除いた領域にセラミックペーストを印刷してセラミック領域を形成した。

７個の帯状の導体の両端に対応するように導電性ペーストを印刷してビア導体を形成し、ビア導体を除いた領域にセラミックペーストを印刷してセラミック領域を形成した。

ビア導体の断面は一辺が５０μｍである正方形となるようにした。

この過程を１０回〜４０回繰り返してビア導体柱を形成した。

次に、ビア導体と接続されるように帯状の複数の第２導体を印刷してコイル構造を形成した。

次いで、第２導体を囲むようにセラミックペーストを印刷した。

上記製造方法により製造された積層型インダクターに対し直流抵抗値を測定した。

直流抵抗はＡｇｉｌｅｎｔ ４３３８Ｂミリオームメータを利用して測定した。

比較例ではセラミックグリーンシートにビア孔を形成した後、導電性ペーストを埋め込んでビア導体を形成し、これを積層してビア柱を形成した点を除き、実施例と同じ方法で製造した。

実施例及び比較例に対する直流抵抗（Ｒｄｃ）を測定した結果を表１に示した。

比較例の場合、ビア導体の上面の長さに対する下面の長さの比率は０．７、０．８、１．２、１．３となるようにした。

実施例の場合、ビア導体の上面の面積に対する下面の面積の比率は０．９５〜１．０５の範囲に属している。

表１において、Ｘはビア導体の上面の長さで、Ｙはビア導体の下面の長さで、Ｙ／Ｘはビア導体の上面の長さに対する下面の長さの比率である。

表１を参照すると、比較例１、２はＹ／Ｘが［０．７］、［０．８］の場合であって、Ｒｄｃ値が［１．４］、［１．２５］で、実施例１、２、３はＹ／Ｘが［０．９］、［１．０］、［１．１］の場合であって、Ｒｄｃ値が［１．１５］、［１．１０］、［１．１１］で、比較例３、４はＹ／Ｘが［１．２］、［１．３］の場合であって、Ｒｄｃ値が［１．２２］、［１．３４］である。

表１の結果によると、Ｙ／Ｘが［０．９］、［１．０］、［１．１］の場合、Ｒｄｃ値が小さいことが分かる。

本発明は上述した実施形態及び添付の図面により限定されず、添付の請求範囲により限定する。

従って、請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。

１０ セラミック本体
１１〜１６ セラミック層
３１ 第１導体
３２ 第２導体
４０、４１、４２ ビア導体
２１、２２ 外部電極
Ｘ、Ｘ’ ビア導体の上面の直径又は長さ
Ｙ、Ｙ’ ビア導体の下面の直径又は長さ
Ｘ−Ｘ’面 ビア導体の上面
Ｙ−Ｙ’面 ビア導体の下面

Claims (17)

1. セラミック本体と、
   前記セラミック本体の外部に形成された外部電極と、
   前記セラミック本体の内部にコイル構造を形成する内部導体とを含み、
   前記コイルの中心軸は前記外部電極を連結する方向と平行で、
   前記内部導体は前記コイルの中心軸と垂直に積層されたビア導体を含み、前記ビア導体の一面の面積に対する他面の面積の比は０．９以上１．１以下である積層セラミック電子部品。
2. 前記ビア導体の積層方向から投影してみると、前記ビア導体は四角形又は円形である請求項１に記載の積層セラミック電子部品。
3. 前記コイルの中心軸方向からみて、前記コイルは四角形である請求項１に記載の積層セラミック電子部品。
4. 前記セラミック本体は、磁性体を含む請求項１に記載の積層セラミック電子部品。
5. 前記磁性体は、フェライト材料を含む請求項４に記載の積層セラミック電子部品。
6. 前記フェライト材料は、ニッケル−亜鉛−銅フェライトを含む請求項５に記載の積層セラミック電子部品。
7. 前記内部導体は金、銀、銅、ニッケル、パラジウム及びこれらの合金からなるグループから選択された一つ以上を含む請求項１に記載の積層セラミック電子部品。
8. セラミックペーストを印刷してセラミックグリーンシートを用意する第１段階と、
   セラミックグリーンシート上に第１導電性ペーストを印刷して複数の第１導体を形成し、前記セラミックグリーンシートの前記第１導体を除いた部分にセラミックペーストを印刷する第２段階と、
   前記セラミックグリーンシート上に第２導電性ペーストを印刷して複数の前記第１導体の両端に接続されるように第１ビア導体を形成し、前記セラミックグリーンシートの複数の前記第１ビア導体を除いた部分に前記セラミックペーストを印刷する第３段階と、
   前記セラミックシート上に第２導電性ペーストを印刷して複数の前記第１ビア導体に相応する位置に複数の第２ビア導体を形成し、前記セラミックシートの複数の前記第２ビア導体を除いた部分に前記セラミックペーストを印刷する第４段階と、
   前記セラミックグリーンシート上に第１導電性ペーストを印刷して複数の前記第２ビア導体に接続されるように複数の第２導体を形成し、前記セラミックグリーンシートの複数の前記第２導体を除いた部分に前記セラミックペーストを印刷する第５段階と、
   前記セラミックグリーンシート上に前記セラミックペーストを印刷する第６段階と、
   を含む積層セラミック電子部品の製造方法。
9. 前記セラミックペーストは、磁性体を含む請求項８に記載の積層セラミック電子部品の製造方法。
10. 前記磁性体は、フェライトを含む請求項９に記載の積層セラミック電子部品の製造方法。
11. 前記フェライトは、ニッケル−亜鉛−銅フェライトを含む請求項１０に記載の積層セラミック電子部品の製造方法。
12. 前記第１及び第２導電性ペーストは金、銀、銅、ニッケル、パラジウム及びこれらの合金を含むグループから選択された一つ以上を含む請求項８に記載の積層セラミック電子部品の製造方法。
13. 前記第１及び第２導電性ペーストは、同じ材料を含む請求項８に記載の積層セラミック電子部品の製造方法。
14. 前記第１及び第２導体は帯状である請求項８に記載の積層セラミック電子部品の製造方法。
15. 前記第５段階の前に、前記第４段階を繰り返して行い柱状のビア導体を形成する段階をさらに含む請求項８に記載の積層セラミック電子部品の製造方法。
16. 前記ビア導体の積層方向において、前記ビア導体の一面の面積に対する前記ビア導体の他面の面積の比率は０．９以上１．１以下である請求項８に記載の積層セラミック電子部品の製造方法。
17. 前記ビア導体の積層方向から投影してみると、前記ビア導体は四角形又は円形である請求項８に記載の積層セラミック電子部品の製造方法。

Images