JP2013201417A - 電子部品及びその製造方法 - Google Patents

Abstract

【課題】本発明は電子部品及びその製造方法に関する。
【解決手段】本発明によると、長さ方向の両側面、幅方向の両側面、厚さ方向の上面及び下面を有するセラミック本体と、上記セラミック本体の長さ方向の両側面に形成された第１及び第２外部電極と、上記セラミック本体の幅方向の両側面に形成された第３及び第４外部電極と、上記セラミック本体の内部に形成され、上記第１及び第２内部電極に接続された第１内部電極と、上記第１内部電極とセラミック層を介して配置され、第３及び第４外部電極に接続された第２内部電極とを含み、上記第１内部電極の厚さｔ_１及び第２内部電極の厚さｔ_２はそれぞれ０．９μｍ以下で、上記第１内部電極の粗度Ｒ_１は上記第２内部電極の粗度Ｒ_２より小さいことを特徴とする。本発明によると、直流抵抗は減少するが、交流抵抗は相対的に減少しない電子部品が得られる。
【選択図】図１

Description

本発明は電子部品及びその製造方法に関し、具体的には直流抵抗は減少し、交流抵抗の過度な減少は抑制できる電子部品及びその製造方法に関する。

３端子キャパシタとは、入力端子、出力端子及び接地端子で構成されたキャパシタのことで、フィードスルーキャパシタともいう。

３端子キャパシタは、例えば、電子回路でノイズを含んだ電気的信号が入出力端子を通じて流入される場合、製品内に構成された接地経路へとノイズを誘導する機能をする。

３端子キャパシタは、低残留インダクタンス特性を有するため、高周波数領域での優れたノイズ減殺特性を示し、多様な静電容量の製品製作が可能で、これを通じた多様な周波数帯域での減殺特性も具現できる。

即ち、静電容量の増加により電気的信号のノイズ減殺を増加させるが、磁気共鳴周波数が低周波数帯域に移動し、却って高周波数帯域での減殺率は低くなるため、回路に適する周波数帯域に該当するキャパシタンスを選んでノイズフィルターとして使用する。

本発明は、直流抵抗は減少し、交流抵抗の過度な減少は抑制できる電子部品及びその製造方法を提供する。

本発明の一実施形態は、長さ方向の両端面、幅方向の両側面、厚さ方向の上面及び下面を有するセラミック本体と、上記セラミック本体の長さ方向の両端面にそれぞれ形成された第１及び第２外部電極と、上記セラミック本体の幅方向の両側面にそれぞれ形成された第３及び第４外部電極と、上記セラミック本体の内部に形成され、上記第１及び第２外部電極に接続された第１内部電極と、上記第１内部電極とセラミック層を介して配置され、第３及び第４外部電極に接続された第２内部電極とを含み、上記第１内部電極の厚さｔ_１及び第２内部電極の厚さｔ_２はそれぞれ０．９μｍ以下で、上記第１内部電極の粗度Ｒ_１は上記第２内部電極の粗度Ｒ_２より小さい電子部品であってよい。

一実施例における上記電子部品は、３端子であってよい。

一実施例において、（Ｒ_１／Ｒ_２）≦０．９であってよい 。

一実施例において、（Ｒ_２／ｔ_２）≦０．５であってよい。

一実施例における上記第３及び第４外部電極は、上記上面及び下面の一部に延長形成されてよい。

一実施例における上記第１及び第２内部電極は、容量部及び引出し部を有してよい。

上記第２内部電極の引出し部の長さ方向の寸法は、上記第２内部電極の容量部の長さ方向の寸法より小さくてよい。

一実施例における上記第２内部電極の引出し部の長さ方向の寸法は、上記第３及び第４外部電極の長さ方向の寸法より小さくてよい。

本発明の他の実施形態は、セラミック本体の長さ方向の両端面にそれぞれ形成された第１及び第２外部電極と、上記セラミック本体の幅方向の両側面にそれぞれ形成された複数個の第３及び第４外部電極と、上記セラミック本体の内部に積層配置され、上記第１及び第２外部電極に接続された複数個の第１内部電極と、第１内部電極とセラミック層を介して配置され、上記複数個の第３及び第４外部電極に接続された第２内部電極とを含み、上記第１内部電極の厚さｔ_１及び第２内部電極の厚さｔ_２はそれぞれ０．９μｍ以下で、上記第１内部電極の粗度Ｒ_１は上記第２内部電極の粗度Ｒ_２より小さい多端子電子部品であってよい。

一実施例において、（Ｒ_２／ｔ_２）≦０．５であってよい。

一実施例において、（Ｒ_１／Ｒ_２）≦０．９であってよい。

一実施例における上記複数個の外部電極は、上記上面及び下面の一部に延長形成されてよい。

一実施例における上記第１及び第２内部電極は、容量部及び引出し部を有してよい。

一実施例における上記第２内部電極は、引出し部の長さ方向の寸法が容量部の長さ方向の寸法より小さくてよい。

一実施例における上記第２内部電極の引出し部の長さ方向の寸法は、上記第３及び第４外部電極の長さ方向の寸法より小さくてよい。

本発明のさらに他の実施形態は、第１及び第２セラミックグリーンシートを設ける段階と、第１導電性金属を含む第１導電性ペーストを設ける段階と、上記第１導電性金属より粒径の大きい第２導電性金属を含み、上記第１導電性ペーストより粘度の高い第２導電性ペーストを設ける段階と、上記第１及び第２セラミックグリーンシート上にそれぞれ上記第１及び第２導電性ペーストを利用して第１及び第２内部電極を形成する段階と、上記第１及び第２セラミックグリーンシートを積層、切断及び焼結する段階とを含む電子部品の製造方法であってよい。

一実施例における上記第１及び第２導電性金属は、同じ材料であってよい。

一実施例における上記電子部品は、３端子または多端子電子部品であってよい。

本発明によると、直流抵抗は減少するが、交流抵抗は減少しない３端子電子部品が得られる。

本発明の一実施形態による電子部品の斜視図である。 本発明の一実施形態による電子部品の分解斜視図である。 図１のＸ−Ｘ'による断面図である。 図３のＺ部分に対する拡大図である。 内部電極の粗度測定を説明する模式図である。 内部電極の粗度測定を説明する模式図である。 本発明の他の実施形態による電子部品の分解斜視図である。 本発明の他の実施形態による電子部品に対する図１のＸ−Ｘ'による断面図である。

以下、添付の図面を参照して本発明の好ましい実施形態を説明する。

本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。

また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。

図面における要素の形状及び大きさなどは、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同じ要素である。

図１は本発明の一実施形態である電子部品の斜視図であり、図２は本発明の一実施形態である電子部品の分解斜視図であり、図３は図１のＸ−Ｘ'による断面図であり、図４は図３のＺ部分に対する拡大図であり、図５及び図６は内部電極の粗度測定を説明する模式図である。

図１を参照すると、本発明の一実施形態である電子部品は、セラミック本体１０、上記セラミック本体１０の外部に形成された外部電極２１〜２４、上記セラミック本体１０の内部に積層配置された内部電極３２、３３を含んでよい。具体的には３端子キャパシタを例に挙げて説明する。

「Ｌ方向」を長さ方向、「Ｗ方向」を幅方向、「Ｔ方向」を厚さ方向という。なお、長さ方向は、第１の方向の一例であってよく、幅方向は第２の方向の一例であってよく、厚さ方向は第３の方向の一例であってよい。

セラミック本体１０は長方形であってよく、長さ方向の両端面Ｓ１、Ｓ４、幅方向の両側面Ｓ２、Ｓ５、厚さ方向の上面及び下面Ｓ３、Ｓ６を有してよい。なお、両端面Ｓ１、Ｓ４は、第１の一対の面の一例であってよく、両側面Ｓ２、Ｓ５は、第２の一対の面の一例であってよく、上面及び下面Ｓ３、Ｓ６は、第３の一対の面の一例であってよい。

セラミック本体１０はセラミック材料、即ち、誘電率の高い誘電体を含んでよく、具体的にはチタン酸バリウムまたはチタン酸ストロンチウムなどを含んでよい。

誘電体が、異なる極性が印加された２つの電極の間に位置する場合、誘電体内の電気双極子（ｅｌｅｃｔｒｉｃ ｄｉｐｏｌｅ）が２つの電極により形成された電場に反応して整列し、これにより２つの電極にはさらに多い量の電荷が蓄積されることができる。

外部電極は第１から第４外部電極２１〜２４を含んでよい。

第１及び第２外部電極２１、２２はセラミック本体１０の長さ方向の両端面Ｓ１、Ｓ４に形成されてよく、第１及び第２外部電極２１、２２はセラミック本体１０の長さ方向に対向形成されてよい。また、第１及び第２外部電極２１、２２はセラミック本体１０の長さ方向の両端面Ｓ１、Ｓ４に隣接する他面Ｓ２、Ｓ３、Ｓ５、Ｓ６の一部に延長形成されてよい。

第３及び第４外部電極２３、２４はセラミック本体１０の幅方向の両側面Ｓ２、Ｓ５に形成されてよく、第３及び第４外部電極２３、２４はセラミック本体１０の幅方向に対向形成されてよい。また、第３及び第４外部電極２３、２４はセラミック本体１０の上面Ｓ３及び下面Ｓ６の一部に延長形成されてよい。

第１及び第２外部電極２１、２２にはシグナル信号である直流成分とノイズである交流成分からなるシグナル電圧が印加されてよく、第３及び第４外部電極２３、２４はグラウンドに連結され、ノイズである交流成分を除去することができる。

外部電極２１〜２４は金、銀、銅、ニッケル、パラジウムなどの導電性金属を主成分とするため、導電性を帯びる。これにより、外部から印加される電気を効率的に内部電極３１〜３３に伝達することができる。

また、外部電極２１〜２４はガラスをさらに含んでよく、ガラスは外部電極２１〜２４内に存在する気孔を埋め、外部電極２１〜２４の緻密度を向上させることができる。外部電極２１〜２４の緻密度が向上し、めっき液の浸透を防止するため、製品の寿命及び信頼性を向上させることができる。

内部電極は第１及び第２内部電極３２、３３を含んでよい。

第１内部電極３２は、セラミック本体１０の内部に形成されて第１及び第２外部電極２１、２２に接続されてよい。

第２内部電極３３は、第１内部電極３２とセラミック層１４を介して配置され、第３及び第４外部電極２３、２４に接続されてよい。

第１内部電極３２を「シグナル電極」、第２内部電極３３を「グラウンド電極」と言うこともできる。

本実施形態では、第１及び第２内部電極３２、３３の厚さは０．２μｍ〜０．９μｍであってよい。即ち、第１及び第２内部電極３２、３３の厚さをそれぞれｔ_１、ｔ_２であるとすると、０．２μｍ≦ｔ_１≦０．９μｍ、０．２μｍ≦ｔ_２≦０．９μｍであってよい。

第１及び第２内部電極３２、３３の厚さｔ_１、ｔ_２を０．９μｍ以下とするのは下記の理由からである。即ち、内部電極の厚さｔ_１、ｔ_２が０．９μｍを超えると、内部電極３１〜３３の断面積が十分に広いため、内部電極３２、３３の直流抵抗が十分に小さいことができる。従って、直流抵抗の増加によりシグナルが減殺するという問題は発生しない。

但し、電子部品の小型化及び超高容量化の傾向により、内部電極３２、３３の厚さが０．９μｍ以下になると、内部電極３２、３３の連結性が急激に減少し、粗度が増加して直流抵抗が急激に増加する虞がある。

本発明は、内部電極の厚さｔ_１、ｔ_２が０．９μｍ以下と薄くなる場合の直流抵抗の増加による問題を解決するためのものである。

これに関する実験結果を表１に示した。

表１を参照すると、内部電極の厚さｔ_１、ｔ_２が０．９μｍ未満のときから、直流抵抗値が１００ｍΩ以上に急激に増加することが分かる。

内部電極３２、３３の厚さｔ_１、ｔ_２を０．２μｍ以上とするのは下記の理由からである。即ち、内部電極３２、３３の厚さｔ_１、ｔ_２が０．２μｍ未満では、内部電極３２、３３のカバレッジが不足しすぎて、容量具現自体が不可能で、キャパシタとしての機能を行うことができないためである。

本実施形態における第１内部電極３２の粗度は、第２内部電極３３の粗度より小さい。具体的には、第２内部電極３３の粗度の０．９倍以下であってよい。即ち、第１及び第２内部電極３２、３３の粗度をそれぞれＲ_１、Ｒ_２であるとすると、（Ｒ_１／Ｒ_２）≦０．９であってよい。

グラウンド端子に連結される第２内部電極３３の粗度Ｒ_２をシグナル端子に連結される第１内部電極３２の粗度Ｒ_１より相対的に大きくすることで、第１内部電極３２の直流抵抗が減少しても、第２内部電極３３の交流抵抗は相対的に減少しないようにすることができる。

第２内部電極３３の交流抵抗が相対的に大きいため、交流抵抗が小さい場合に現われる下記のような問題を予め防止することができる。即ち、交流抵抗が小さい場合は等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ）も減少し、等価直列抵抗が小さすぎると、並列共振現象が発生してインピーダンスがさらに大きくなることがある。

内部電極３２、３３として用いられるニッケル粉末を微粒化し、有機溶媒、バインダーなどの種類や含量を調節して粘度の低いペーストを製造し、これを用いて内部電極３２、３３を形成して内部電極３２、３３の粗度Ｒ_１、Ｒ_２を下げることができる。

ニッケル粉末のサイズが大きいほど、焼結後の内部電極３２、３３の粗度Ｒ_１、Ｒ_２が大きくなる。有機溶媒の含量が大きいほど、ペーストの粘度が減少し、内部電極３２、３３の粗度Ｒ_１、Ｒ_２が減少することができる。バインダーの含量が大きいほど、ペーストの粘度が増加し、内部電極３２、３３の粗度Ｒ_１、Ｒ_２が大きくなることができる。

ニッケル粉末のサイズ、有機溶媒、バインダーなどの種類や含量を適切に調節することで、内部電極用ペーストの粘度を所望する水準に適切に調節することができる。

本実施形態における第２内部電極３３の粗度Ｒ_２は、第２内部電極３３の厚さｔ_２より小さくてよく、具体的には、第２内部電極３３の厚さｔ_２の２分の１以下であってよい。即ち（Ｒ_２／ｔ_２）≦０．５であってよい。

（Ｒ_２／ｔ_２）＞０．５であれば、第２内部電極の連結性が低下することがある。第２内部電極の粗度が大きいとは、内部電極の表面の屈曲が酷いということであるが、第２内部電極の粗度が第２内部電極の厚さの２分の１より大きい場合は、内部電極を貫通する孔が形成されることがある。これにより、第２内部電極の連結性が低下する。

第１及び第２内部電極３２、３３は容量部Ｐ及び引出し部Ｑを有し、容量部Ｐ及び引出し部Ｑは、これに制限されないが、長方形であってよい。但し、製造工程及び誤差により完全な長方形でないこともある。

また、第１及び第２内部電極３２、３３の容量部Ｐ及び引出し部Ｑの形態は所望する設計基準に従って多様に変更されてよい。

容量部Ｐは第２内部電極３３のうち静電容量の形成に寄与する部分で、隣接する第１内部電極３２と重畳されてよく、引出し部Ｑは内部電極の容量部の一端が延長されてセラミック本体１０の表面に引出され、外部電極２１〜２４に接続される部分で、静電容量の形成に寄与しない。

第２内部電極３３は引出し部Ｑの長さ方向の寸法Ｌが容量部Ｐの長さ方向の寸法Ｍより小さくてよく、また、第３及び第４外部電極２３、２４の長さ方向の寸法Ｎより小さくてもよい。

容量を確保するために、第２内部電極３３の容量部Ｐのサイズは変えずに引出し部Ｑのサイズを減らしてもよい。即ち、引出し部Ｑの長さ方向の寸法Ｌを減らしてよい。

第２内部電極３３はセラミック本体１０の幅方向の側面に引出されて第３及び第４外部電極２３、２４に接続されるため、引出し部Ｑの長さ方向の寸法Ｌが第３及び第４外部電極２３、２４の長さ方向の寸法Ｎより小さくなければ、第３及び第４外部電極２３、２４がセラミック本体１０の表面に露出した引出し部Ｑをカバーすることができない。

内部電極３２、３３は導電性金属、具体的には、金、銀、銅、ニッケル、パラジウム及びこれらの合金を含む群から選択された１つ以上を含んでよい。

以下では、図４を参照して内部電極３２、３３の厚さｔ_１、ｔ_２の測定について説明する。

内部電極３２、３３の厚さｔ_１、ｔ_２は、セラミック本体１０の長さ方向及び厚さ方向の断面のイメージを走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンして測定することができる。

例えば、図４のように、セラミック本体１０の幅方向の中央部で切断した長さ及び厚さ方向の断面を走査電子顕微鏡でスキャンしたイメージから抽出した任意の内部電極３２、３３に対し、長さ方向に等間隔の３０個の地点でその厚さを測定し、平均値を測定することができる。

上記等間隔の３０個の地点は、内部電極３２、３３が相互重畳される容量部Ｐで測定されてよい。

また、このような平均値の測定を１０個以上の内部電極３２、３３に拡張して平均値を測定すると、内部電極３２、３３の平均厚さをさらに一般化することができる。

以下では、図５及び６を参照して内部電極３２、３３の粗度Ｒ_１、Ｒ_２の測定について説明する。

粗度は粗さ（Ｒｏｕｇｈｎｅｓｓ）を意味し、粗度を示すパラメータには中心線平均粗さＲａ、十点平均粗さＲｚがあり、本発明で用いる粗度は、中心線平均粗さＲａである。

中心線平均粗さＲａは、表面に粗度が形成された粗さを算出した値で、上記粗度の仮想の中心線を基準として平均値を求めて算出された粗さを意味することができる。

具体的な中心線平均粗さＲａを算出する方法は以下の通りである。図５を参照すると、上記内部電極３２、３３の一表面に形成されている粗度に対し、仮想の中心線を引き、上記粗度の仮想の中心線を基準にそれぞれの距離（例えば、ｒ_１、ｒ_２、ｒ_３、…、ｒ_１３）を測定した後、下式のように、各距離の平均値を求めて算出された値を内部電極３２、３３の中心線平均粗さＲａとすることができる。

参考までに、十点平均粗さＲｚは上記粗度の仮想の中心線を基準に、中心線の上側にある最も高い５個の点と中心線の下側にある最も低い５個の点のそれぞれの距離の平均値を合わせて算出された値を意味することができる。

具体的には、図６を参照すると、上記十点平均粗さＲｚを算出する方法は、上記内部電極３２、３３の一表面に形成されている粗度に対し、仮想の中心線を引くことができる。

次に、上記粗度の仮想の中心線を基準に、中心線の上側にある最も高い５個の点（ｒ_１＋ｒ_２＋ｒ_３＋ｒ_４＋ｒ_５）と中心線の下側にある最も低い５個の点（ｒ_６＋ｒ_７＋ｒ_８＋ｒ_９＋ｒ_１０）のそれぞれの距離を測定した後、下式のように、それぞれの距離の平均値を計算して算出することができる。

本実施形態による３端子電子部品の作用効果について説明する。

第１内部電極３２にシグナルに該当する直流成分とノイズに該当する交流成分が印加される場合、シグナル信号に混ざっているノイズ信号はグラウンドに連結される第２内部電極３３に流れて除去されることができる。しかし、第１内部電極３２の直流抵抗が大きい場合は、却って、シグナル信号の減殺が発生することがある。

本実施形態によると、第１内部電極３２の粗度を低くし、第１内部電極３２の直流抵抗を減らすことができ、また、第２内部電極３３の粗度を相対的に大きく保持することで、第２内部電極３３の交流抵抗が低くなることを防ぎ、並列共振現象によるインピーダンスの増加を予防することができる。

以下では、本発明の他の実施形態について説明する。

本実施形態による多端子電子部品の斜視図は図１と同様である。図７は本実施形態による多端子電子部品の分解斜視図であり、図８は本実施形態による多端子電子部品の図１のＸ−Ｘ'に対応するラインによる断面図である。

図１を参照すると、本実施形態である多端子電子部品はセラミック本体１０と、上記セラミック本体１０の外部に形成された外部電極２１〜２４と、上記セラミック本体１０の内部に積層配置された内部電極３２、３３とを含んでよい。

外部電極は第１から第４外部電極を有してよい。第１及び第２外部電極２１、２２はセラミック本体１０の長さ方向の両端面Ｓ１、Ｓ４に形成されてよく、第３及び第４外部電極２３、２４はそれぞれ複数個で、セラミック本体１０の幅方向の両側面Ｓ２、Ｓ５にそれぞれ形成されてよい。

内部電極は第１及び第２内部電極を有してよい。第１内部電極３２は複数個で、セラミック本体１０の内部に形成され、第１及び第２外部電極２１、２２に接続されてよい。第２内部電極３３は複数個で、第１内部電極３２とセラミック層１４を介して配置されてよい。

上記第１及び第２内部電極３２、３３の厚さｔ_１、ｔ_２は０．９μｍ以下で、上記第１内部電極３２の粗度Ｒ_１は上記第２内部電極３３の粗度Ｒ_２より小さい。

本実施形態では、第１内部電極３２と第２内部電極３３が交互に複数個積層されて配置される。

内部電極３２、３３の数が増加する分だけ、直流抵抗が減少し、内部電極３２、３３の積層数は求められる特性に合わせて設計してよい。

本実施形態の場合、セラミック本体の両側面にそれぞれ第３及び第４外部電極が形成されてよい。第３及び第４外部電極はそれぞれ複数個であってよい。

本実施形態では、（Ｒ_１／Ｒ_２）≦０．９であってもよく、また、（Ｒ_２／ｔ_２）≦０．５であってもよい。

第１及び第２外部電極２１、２２はセラミック本体１０の長さ方向の両端面Ｓ１、Ｓ４に隣接する他面Ｓ２、Ｓ３、Ｓ５、Ｓ６の一部に延長形成されてよい。

第３及び第４外部電極２３、２４は上記上面Ｓ３及び下面Ｓ６の一部に延長形成されてよい。

第１及び第２内部電極３２、３３は容量部Ｐ及び引出し部Ｑを有し、上記容量部Ｐ及び上記引出し部Ｑは長方形であってよい。

第２内部電極３３は、引出し部Ｑの長さ方向の寸法Ｌが容量部Ｐの長さ方向の寸法Ｍより小さくてもよい。

第２内部電極３３の引出し部Ｑの長さ方向の寸法Ｌは、第３及び第４外部電極２３、２４の長さ方向の寸法Ｎより小さくてよい。

セラミック本体１０は誘電率の高い誘電体を含んでよく、誘電体はチタン酸バリウムを含んでよい。

内部電極３２、３３は、金、銀、銅、ニッケル、パラジウム及びこれらの合金を含む群から選択された１つ以上の導電性金属を含んでよい。

セラミック本体１０、内部電極３２、３３、外部電極２１〜２４などに関する事項は、前の実施形態で説明した内容と同様である。

本発明のさらに他の実施形態である３端子電子部品の製造方法は、第１及び第２セラミックグリーンシートを設ける段階と、第１導電性金属を含む第１導電性ペーストを設ける段階と、上記第１導電性金属より粒径の大きい第２導電性金属を含み、上記第１導電性ペーストより粘度の高い第２導電性ペーストを設ける段階と、上記第１及び第２セラミックグリーンシート上にそれぞれ上記第１及び第２導電性ペーストを用いて第１及び第２内部電極を形成する段階と、上記第１及び第２セラミックグリーンシートを積層、切断及び焼結する段階とを含んでよい。

本実施形態における「第１」及び「第２」という表現は、構成要素を区分するためのものに過ぎない。

まず、セラミック粉末、有機溶媒、バインダーなどを混合した後、これをボールミリングしてセラミックスラリーを製造し、ドクターブレード方法などによりセラミックスラリーでセラミックグリーンシートを製造することができる。

第１導電性ペーストには粒径の小さい導電性金属粉末を添加してよく、第２導電性ペーストには粒径の大きい導電性金属粉末を添加してよい。

導電性金属粉末の粒径が小さいほど、これを用いて形成された内部電極の粗度が減少する。

第１導電性ペーストの粘度は、第２導電性ペーストの粘度より小さくてよい。

バインダーの量を調節して導電性ペーストの粘度を調節することができる。バインダーの含量が大きいほど、導電性ペーストの粘度が大きくなり、バインダーの含量が小さいほど、導電性ペーストの粘度は低くなることができる。

第１導電性ペーストを利用して第１セラミックグリーンシート上に第１内部電極を形成してよく、第２導電性ペーストを利用して第２セラミックグリーンシート上に第２内部電極を形成してよい。

第１及び第２内部電極がそれぞれ形成された第１及び第２セラミックグリーンシートを交互に積層してグリーンシート積層体を形成することができる。積層数は設計基準によって変更してよい。

グリーンシート積層体を切断してグリーンチップを形成した後、焼結して焼結チップを形成してよい。内部電極としてニッケル金属を用いる場合には、ニッケルの酸化を防止するために、還元雰囲気下で焼結を行う必要がある。

焼結チップの外部には銅を主成分として含む外部電極を形成してよい。また、外部電極にはめっき液の浸透を防止するためにガラスを添加してもよい。外部電極上には半田付け特性を向上させるためにスズめっき層を形成してよい。

第１導電性ペーストの導電性金属粉末の粒径がより小さく、また、第１導電性ペーストの粘度がより小さいため、第１内部電極の粗度は第２内部電極の粗度より相対的に小さい。

上記第１及び第２セラミックグリーンシートはチタン酸バリウムを含んでよい。

上記導電性金属は金、銀、銅、ニッケル、パラジウム及びこれらの合金を含む群から選択された１つ以上を含んでよい。

＜実施例＞
以下では、実施例及び比較例を参照して本発明について詳細に説明する。

本発明の一実施形態による３端子電子部品は、下記のような方法で用意した。

まず、チタン酸バリウム粉末３００ｇ、エタノール８５ｇ、トルエン５７ｇ、直径が０．１ｍｍであるジルコニアボールを混合し、５時間、３−ロールボールミリングを行ってセラミックスラリーを製造した。

セラミックスラリーをポリエチレンフィルム上にドクターブレード方式で塗布、乾燥してセラミックグリーンシートを製造した。セラミックグリーンシートの厚さは１．５μｍであった。

導電性ペーストはニッケル粉末、有機溶媒、バインダーを混合し、この混合物をセラミックボールでボールミリングして用意した。

有機溶媒としてはＴｅｒｐｉｎｅｏｌを、バインダーとしてはＥＣ（ｅｔｈｙｌ ｃｅｌｌｕｌｏｓｅ）を用いた。セラミックボールとしては直径が０．３ｍｍであるジルコニアボールを用い、ボールミリングは７時間行った。

導電性ペーストは小さいニッケル粒子を含み、粘度の低い第１導電性ペースト及びこれより大きいニッケル粒子を含み、粘度がさらに高い第２導電性ペーストを用意した。

第１導電性ペーストは、ニッケル粉末の平均粒度が１８０ｎｍのものを用い、バインダーの含量を９０ｇ〜１５０ｇに変化させて粘度を異ならせた。

第２導電性ペーストは第１導電性ペーストと同じ方法で製造した。但し、第１導電性ペーストより粒径の大きい（３００ｎｍ）ニッケル粉末を用い、バインダーの含量を２００ｇにした。第２導電性ペーストの粘度は２０，０００ｃｐｓであった。

第１導電性ペーストの粘度は９，０００ｃｐｓ〜１５，０００ｃｐｓで、第２導電性ペーストの粘度より小さかった。

第１導電性ペーストを利用してセラミックグリーンシート上に第１内部電極を形成し、第２導電性ペーストを利用して別個のセラミックグリーンシート上に第２内部電極を形成した。

第１及び第２内部電極が形成されたセラミックグリーンシートを交互に積層し、第１及び第２内部電極がそれぞれ１２０個積層されたセラミックグリーンシート積層体を製造した後、切断してグリーンチップを得た。

グリーンチップを２６０℃で、５０時間、大気雰囲気で仮焼してから、１，１９０℃で、２３時間、還元雰囲気で焼結して焼結チップを得た。

焼結チップに、銅を主成分とする導電性ペーストで外部電極を形成して３端子キャパシタを完成した。

内部電極３２、３３の平均厚さｔ_１、ｔ_２は０．８μｍである。

上記のように製造された３端子キャパシタに対してＤＣ抵抗を測定した。ＤＣ抵抗はミリオームメータ（Ｍｉｌｌｉｏｈｍｍｅｔｅｒ ４３３８Ｂ、Ａｇｉｌｅｎｔ社）を利用して測定した。

後に、研磨加工した切断面のＳＥＭ写真を通じて内部電極３２、３３の厚さｔ_１、ｔ_２及び粗度Ｒ_１、Ｒ_２を測定した。内部電極の厚さ及び粗度の測定は上述のように行い、その結果を表２に示した。

表２を参照すると、第１内部電極３２の粗度Ｒ_１は０．０１μｍ〜０．５μｍの範囲内で変化させ、第２内部電極３３の粗度Ｒ_２は０．１μｍ〜０．５μｍの範囲内で変化させた。

実施例１〜５はＲ_１／Ｒ_２が０．１〜０．９と１未満である。この場合、ＤＣ抵抗は５１ｍΩ〜５６ｍΩと比較的小さい値であった。また、Ｒ_２／ｔ_２が０．１３で、電極連結性が全て良好であった。

実施例６〜８はＲ_１／Ｒ_２が０．０５〜０．７５と１未満である。この場合、ＤＣ抵抗は５３ｍΩ〜５９ｍΩと比較的小さい値であった。また、Ｒ_２／ｔ_２が０．２５で、電極連結性が全て良好であった。一方、比較例１及び比較例２はＲ_１／Ｒ_２が１以上で、ＤＣ抵抗が８２ｍΩ以上に急激に増加した。

実施例９〜１１はＲ_１／Ｒ_２が０．３３３〜０．６６７と１未満である。この場合、ＤＣ抵抗は５９ｍΩ〜６７ｍΩと比較的小さい値であった。また、Ｒ_２／ｔ_２が０．３８で、電極連結性が全て良好であった。一方、比較例３及び比較例４はＲ_１／Ｒ_２が１以上で、ＤＣ抵抗が８６ｍΩ以上に急激に増加した。

実施例１２〜１４はＲ_１／Ｒ_２が０．２５〜０．７５と１未満である。この場合、ＤＣ抵抗は６１ｍΩ〜７３ｍΩと比較的小さい値であった。また、Ｒ_２／ｔ_２が０．５で、電極連結性が全て良好であった。一方、比較例５及び比較例６はＲ_１／Ｒ_２が１以上で、ＤＣ抵抗が９７ｍΩ以上に急激に増加した。

実施例１５〜１８はＲ_１／Ｒ_２が０．２〜０．８と１未満である。この場合、ＤＣ抵抗は６２ｍΩ〜７７ｍΩと比較的小さい値であった。一方、比較例７はＲ_１／Ｒ_２が１以上で、ＤＣ抵抗が１１５ｍΩ以上に急激に増加した。

実施例１５〜１８はＲ_２／ｔ_２が０．６３と０．５を超えている。この場合、ＤＣ抵抗は比較的小さい値を示しているが、電極連結性が８０％未満と比較的低かった。これは第２内部電極の厚さに比べて第２内部電極の粗度が大きくて、第２内部電極を貫通する孔が多く存在するためであると思われる。従って、電極連結性も考慮すると、Ｒ_２／ｔ_２は０．５以下であることがより好ましい。

結論的に、表２によると、第１及び第２内部電極３２、３３の厚さｔ_１、ｔ_２が０．９μｍ以下の場合、Ｒ_１／Ｒ_２が０．９以下のとき、ＤＣ抵抗が比較的小さい値を示し、Ｒ_２／ｔ_２が０．５以下であれば、電極連結性も良好であることが分かる。

本発明は上述した実施形態及び添付の図面により限定されず、添付の特許請求の範囲により限定される。

従って、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能で、これも本発明の範囲に属する。

１０ セラミック本体
１１〜１５セラミック層
２１〜２４ 外部電極
３１、３３ グラウンド電極（第２内部電極）
３２ シグナル電極（第１内部電極）
Ｓ１〜Ｓ６ セラミック本体の外部面

Claims (18)

1. 第１の方向において対向する第１の一対の面、前記第１の方向に直交する第２の方向において対向する第２の一対の面、前記第１の方向及び前記第２の方向に直交する第３の方向において対向する第３の一対の面を有するセラミック本体と、
   前記第１の一対の面の一方に形成された第１外部電極、及び前記第１の一対の面の他方に形成された第２外部電極と、
   前記第２の一対の面の一方に形成された第３外部電極、及び前記第２の一対の面の他方に形成された第４外部電極と、
   前記セラミック本体の内部に形成され、前記第１外部電極及び前記第２外部電極に接続された第１内部電極と、
   前記第１内部電極とセラミック層を介して配置され、前記第３外部電極及び前記第４外部電極に接続された第２内部電極と、
   を含み、
   前記第１内部電極の前記第３の方向の厚さｔ_１及び前記第２内部電極の前記第３の方向の厚さｔ_２はそれぞれ０．９μｍ以下で、前記第１内部電極の粗度Ｒ_１は前記第２内部電極の粗度Ｒ_２より小さい電子部品。
2. 前記電子部品は３端子である請求項１に記載の電子部品。
3. （Ｒ_１／Ｒ_２）≦０．９である請求項１または２に記載の電子部品。
4. （Ｒ_２／ｔ_２）≦０．５である請求項１から３の何れか１項に記載の電子部品。
5. 前記第３外部電極及び前記第４外部電極は、前記第３の一対の面の一部に延長形成された請求項１から４の何れか１項に記載の電子部品。
6. 前記第１内部電極及び前記第２内部電極は、容量部及び引出し部を有する請求項１から５の何れか１項に記載の電子部品。
7. 前記第２内部電極の引出し部の前記第１の方向の寸法は、前記第２内部電極の容量部の長さ方向の寸法より小さい請求項６に記載の電子部品。
8. 前記第２内部電極の引出し部の前記第１の方向の寸法は、前記第３外部電極及び前記第４外部電極の前記第１の方向の寸法より小さい請求項６または７に記載の電子部品。
9. セラミック本体の第１の方向において対向する第１の一対の面の一方に形成された第１外部電極、及び前記第１の一対の面の他方に形成された第２外部電極と、
   前記セラミック本体の前記第１の方向に直交する第２の方向において対向する第２の一対の面の一方に形成された複数個の第３外部電極、及び前記第２の一対の面の他方に形成された複数個の第４外部電極と、
   前記セラミック本体の内部に積層配置され、前記第外部電極１及び前記第２外部電極に接続された複数個の第１内部電極と、
   前記第１内部電極とセラミック層を介して配置され、前記複数個の第３外部電極及び前記複数個の第４外部電極に接続された第２内部電極と、
   を含み、
   前記第１内部電極の前記第１の方向及び前記第２の方向に直交する第３の方向の厚さｔ_１及び第２内部電極の前記第３の方向の厚さｔ_２はそれぞれ０．９μｍ以下で、前記第１内部電極の粗度Ｒ_１は前記第２内部電極の粗度Ｒ_２より小さい多端子電子部品。
10. （Ｒ_２／ｔ_２）≦０．５である請求項９に記載の多端子電子部品。
11. （Ｒ_１／Ｒ_２）≦０．９である請求項９または１０に記載の多端子電子部品。
12. 前記複数個の第３外部電極及び前記複数個の第４外部電極は、前記第３の方向において対向する第３の一対の面の一部に延長形成された請求項９から１１の何れか１項に記載の多端子電子部品。
13. 前記第１内部電極及び前記第２内部電極は、容量部及び引出し部を有する請求項９から１２の何れか１項に記載の多端子電子部品。
14. 前記第２内部電極は、引出し部の前記第１の方向の寸法が容量部の前記第１の方向の寸法より小さい請求項１３に記載の多端子電子部品。
15. 前記第２内部電極の引出し部の前記第１の方向の寸法は、前記第３外部電極及び前記第４外部電極の前記第１の方向の寸法より小さい請求項１３または１４に記載の多端子電子部品。
16. 第１セラミックグリーンシート及び第２セラミックグリーンシートを設ける段階と、
    第１導電性金属を含む第１導電性ペーストを設ける段階と、
    前記第１導電性金属より粒径の大きい第２導電性金属を含み、前記第１導電性ペーストより粘度の高い第２導電性ペーストを設ける段階と、
    前記第１セラミックグリーンシート上に前記第１導電性ペーストを利用して第１内部電極を形成するとともに、前記第２セラミックグリーンシート上に前記第２導電性ペーストを利用して第２内部電極を形成する段階と、
    前記第１セラミックグリーンシート及び前記第２セラミックグリーンシートを積層、切断及び焼結する段階と、
    を含む電子部品の製造方法。
17. 前記第１導電性金属及び前記第２導電性金属は、同じ材料である請求項１６に記載の電子部品の製造方法。
18. 前記電子部品は、３端子電子部品または多端子電子部品である請求項１６または１７に記載の電子部品の製造方法。

Images