CN108155014A - 层叠电子部件的制造方法 - Google Patents
层叠电子部件的制造方法 Download PDFInfo
- Publication number
- CN108155014A CN108155014A CN201711220913.4A CN201711220913A CN108155014A CN 108155014 A CN108155014 A CN 108155014A CN 201711220913 A CN201711220913 A CN 201711220913A CN 108155014 A CN108155014 A CN 108155014A
- Authority
- CN
- China
- Prior art keywords
- shape
- internal electrode
- electrode pattern
- side electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000002788 crimping Methods 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000003475 lamination Methods 0.000 claims abstract description 4
- 230000005611 electricity Effects 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 21
- 239000000919 ceramic Substances 0.000 description 18
- 239000003985 ceramic capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052573 porcelain Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- -1 Phthalic acid ester Chemical class 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical compound [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000012407 engineering method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- XNGIFLGASWRNHJ-UHFFFAOYSA-N o-dicarboxybenzene Natural products OC(=O)C1=CC=CC=C1C(O)=O XNGIFLGASWRNHJ-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
本发明提供能够提高电容形成部的比例并且能够防止压接工序中导电膏向侧面的延伸的层叠电子部件的制造方法。层叠电子部件的制造方法的特征在于，包含：层叠工序，将通过导电膏而形成了第1形状的内部电极图案的第1生片以及通过导电膏而形成了第2形状的内部电极图案的第2生片层叠来制作层叠体；和在层叠方向对上述层叠体进行压接的压接工序，在将上述第1形状的内部电极图案与上述第2形状的内部电极图案重叠时描绘的图形中，具有存在任何内部电极图案的区域即内部电极图案部、和不存在任何内部电极图案的区域即绝缘图案部，内部电极图案部的形状被设计在相对于设计形状以在压接工序中内部电极图案向绝缘图案部扩展的量从绝缘图案部离开的方向。
Description
技术领域
本发明涉及一种层叠电子部件的制造方法。
背景技术
在层叠陶瓷电容器的制造工序中，进行压接工序，将使用导电膏而形成了内部电极层的生片层叠多片并设为层叠体，对层叠体进行压接。
在层叠体中，在形成有内部电极层的部分、和未形成有内部电极层的部分，在层叠厚度产生阶梯差。因此，在压接工序中，对形成有内部电极层的部分施加更大的压力，导电膏向未形成有内部电极层的部分扩展。因此，考虑在压接工序中导电膏扩展来设计内部电极图案的形状。
在专利文献1中，作为层叠陶瓷电容器，公开了一种在一个侧面具有一个内部电极引出部的所谓的3端子电容器的例子。
在先技术文献
专利文献
专利文献1：JP特开2013-201417号公报
至今为止，在设计形成于3端子电容器的制造中使用的生片的内部电极图案的形状中，即使导电膏扩展，在层叠体的侧面，导电膏也不延伸到电极引出部以外。
具体而言，在压接工序中，考虑导电膏向宽度方向的外侧扩展，在宽度方向上加宽了不存在内部电极图案的区域即绝缘图案部的宽度。并且，即使导电膏向外侧扩展，也会停止在加宽了的绝缘图案部的宽度内，导电膏不会延伸到层叠体的侧面。
以下，使用附图来对此进行说明。
图8(a)以及图8(b)是示意性地表示现有技术中具有用于制造3端子电容器的内部电极图案的形成有内部电极图案的生片的一个例子的俯视图。图8(c)是将图8(a)以及图8(b)所示的内部电极图案重叠表示的俯视图。图8(d)是示意性地表示对具有图8(c)所示的内部电极图案的层叠体进行压接时内部电极图案扩展的样子的俯视图。
在图8(a)所示的第1生片610a中，第1端面电极623a达到设为层叠体时成为第1端面的第1短边613a，第2端面电极624a达到设为层叠体时成为第2端面的第2短边614a。
另一方面，在图8(b)所示的第2生片610b中，第1侧面电极621b达到设为层叠体时成为第1侧面的第1长边611b，第2侧面电极622b达到设为层叠体时成为第2侧面的第2长边612b。
在图8(c)中，对将第1生片610a以及第2生片610b重叠时的内部电极图案进行重叠表示。在将2片生片重叠得到的形状中，通过2种生片的内部电极图案重叠得到的部分，发挥电容器的电容。将该“2种生片的内部电极图案重叠的部分”称为电容形成部。图8(c)中的电容形成部630是具有4个顶点660a、顶点660b、顶点660c、顶点660d的由粗点线围起的长方形。另外，图8(c)所示的电容形成部630是作为设计形状的长方形，与经由压接工序而实际得到的电容形成部的形状不同。
在图8(c)中无阴影的部分是不存在任何内部电极图案的区域即绝缘图案部690。
如图8(c)所示，若对具有重叠的内部电极图案的层叠体进行压接，则构成内部电极图案的导电膏向绝缘图案部扩展。在图8(c)中，通过箭头来表示导电膏扩展的方向，图8(d)中表示导电膏扩展后的内部电极图案。
特别地，导电膏从作为电容形成部的设计形状的长方形的4个顶点(图8(c)中为由参考符号660a、660b、660c以及660d表示的位置)向绝缘图案部690、并且向第1长边611或者第2长边612扩展。并且，扩展的导电膏的前端(由参考符号641a、641b、641c以及641d表示)接近于第1长边611或者第2长边612。
这样，为了即使导电膏在长方形的4个角扩展，导电膏也不达到第1长边611或者第2长边612，需要确保将扩展的导电膏的前端设为起点的绝缘图案部的宽度为绝缘所需的宽度。图8(d)中将绝缘所需的宽度示意性地表示为两个箭头W1。该宽度W1是扩展后的内部电极图案的前端与第1长边或者第2长边之间的最短距离。
另一方面，关于内部电极图案未扩展的部分，绝缘图案部的宽度被充分大地确保。将该宽度表示为两个箭头W2。可知为了即使导电膏在长方形的4个角扩展也不达到第1长边或者第2长边，该宽度W2被确保得较宽。
这样，通过加宽绝缘图案部的宽度，能够防止导电膏向层叠体侧面的延伸。另一方面，在层叠陶瓷电容器中，小型大电容化的要求变大，为了实现小型大电容化，需要增大电容形成部的比例。但是，若如上所述，为了防止导电膏向侧面的延伸而加宽绝缘图案部的宽度，则不能避免电容形成部的比例减小，因此产生不能对应上述大电容化的要求的问题。
发明内容
本发明为了解决上述的课题而作出，其目的在于，提供一种能够提高电容形成部的比例并且能够防止压接工序中导电膏向侧面的延伸的层叠电子部件的制造方法。
本发明人针对能够解决上述问题的手段进行了研究，发现在不加宽绝缘图案部的宽度的情况下能够防止压接工序中导电膏向侧面的延伸的内部电极图案的设计方针，并想到了本发明。
也就是说，本发明的层叠电子部件的制造方法的特征在于，包含：层叠工序，将通过导电膏而形成了第1形状的内部电极图案的第1生片以及通过导电膏而形成了第2形状的内部电极图案的第2生片层叠来制作层叠体；和压接工序，在层叠方向对上述层叠体进行压接，在将上述第1形状的内部电极图案与上述第2形状的内部电极图案重叠时描绘的图形中，具有存在任何内部电极图案的区域即内部电极图案部、和不存在任何内部电极图案的区域即绝缘图案部，内部电极图案部的形状被设计在相对于设计形状以在压接工序中内部电极图案向绝缘图案部扩展的量从绝缘图案部离开的方向。
在本发明的层叠电子部件的制造方法中，优选在上述内部电极图案部，存在上述第1形状的内部电极图案与上述第2形状的内部电极图案重叠的电容形成部，上述电容形成部的设计形状是长方形，上述内部电极图案部的形状被设计在相对于设计形状从绝缘图案部离开的方向，以使得在压接工序中内部电极图案向绝缘图案部扩展从而成为长方形的电容形成部。
在本发明的层叠电子部件的制造方法中，优选上述第1形状的内部电极图案具有：达到第1生片的长度方向的一个端部的第1端面电极以及达到另一个端部的第2端面电极，上述第2形状的内部电极图案具有：达到第2生片的宽度方向的一个端部的第1侧面电极以及达到另一个端部的第2侧面电极，将上述第1形状的内部电极图案与上述第2形状的内部电极图案重叠时描绘的图形是第1端面电极、第2端面电极、第1侧面电极以及第2侧面电极分别从被描绘于中央的电容形成部的设计形状即长方形的4边突出的大致十字形状，并且，是上述长方形的4个角被倒角的形状，层叠电子部件为3端子电容器。
在本发明的层叠电子部件的制造方法中，优选将上述第1形状的内部电极图案与上述第2形状的内部电极图案重叠时描绘的图形是第1侧面电极、第2侧面电极、第3侧面电极分别依次从被描绘于中央的电容形成部的设计形状即长方形的一条长边突出设置、并且第4侧面电极、第5侧面电极、第6侧面电极分别依次从上述长方形的另一条长边突出设置的形状，上述第1侧面电极与上述第2侧面电极之间、以及上述第2侧面电极与上述第3侧面电极之间的上述内部电极图案部的形状被设计在：越是从任何侧面电极离开，越是相对于上述长方形的一条长边从绝缘图案部离开的方向，上述第4侧面电极与上述第5侧面电极之间、以及上述第5侧面电极与上述第6侧面电极之间的上述内部电极图案部的形状被设计在：越是从任何侧面电极离开，越是相对于上述长方形的另一条长边从绝缘图案部离开的方向，层叠电子部件为单侧侧面内部电极引出部位3端子的电容器。
在本发明的层叠电子部件的制造方法中，优选上述第1形状的内部电极图案具有达到第1生片的宽度方向的一个端部的第1侧面电极、第2侧面电极以及第3侧面电极，上述第2形状的内部电极图案具有达到第2生片的宽度方向的另一个端部的第4侧面电极、第5侧面电极以及第6侧面电极。
在本发明的层叠电子部件的制造方法中，优选上述第1形状的内部电极图案具有：达到第1生片的宽度方向的一个端部的第1侧面电极以及第3侧面电极、和达到另一个端部的第5侧面电极，上述第2形状的内部电极图案具有：达到第2生片的宽度方向的另一个端部的第4侧面电极以及第6侧面电极、和达到一个端部的第2侧面电极。
在本发明的层叠电子部件的制造方法中，优选将上述第1形状的内部电极图案与上述第2形状的内部电极图案重叠时描绘的图形是第1侧面电极以及第2侧面电极分别依次从被描绘于中央的电容形成部的设计形状即长方形的一条长边突出设置、并且第3侧面电极以及第4侧面电极分别依次从上述长方形的另一条长边突出设置的形状，上述第1侧面电极与上述第2侧面电极之间的上述内部电极图案部的形状被设计在：越是从任何侧面电极离开，越是相对于上述长方形的一条长边从绝缘图案部离开的方向，上述第3侧面电极与上述第4侧面电极之间的上述内部电极图案部的形状被设计在：越是从任何侧面电极离开，越是相对于上述长方形的另一条长边从绝缘图案部离开的方向，层叠电子部件为单侧侧面内部电极引出部位2端子的电容器。
在本发明的层叠电子部件的制造方法中，优选上述第1形状的内部电极图案具有：达到第1生片的宽度方向的一个端部的第1侧面电极、和达到另一个端部的第4侧面电极，上述第2形状的内部电极图案具有：达到第2生片的宽度方向的另一个端部的第3侧面电极、和达到一个端部的第2侧面电极。
根据本发明的层叠电子部件的制造方法，能够提供一种能够提高电容形成部的比例并且能够防止压接工序中导电膏向侧面的延伸的层叠电子部件的制造方法。
附图说明
图1是示意性地表示能够通过本发明的层叠电子部件的制造方法来制造的层叠陶瓷电容器的一个例子的立体图。
图2(a)是示意性地表示第1生片的内部电极图案的俯视图，图2(b)是示意性地表示第2生片的内部电极图案的俯视图。图2(c)是将图2(a)以及图2(b)所示的内部电极图案重叠表示的俯视图。图2(d)是示意性地表示对具有图2(c)所示的内部电极图案的层叠体进行压接时内部电极图案扩展的样子的俯视图。
图3(a)、图3(b)、图3(c)、图3(d)以及图3(e)是表示长方形的角被倒角的形状的其他例子的示意图。
图4(a)是示意性地表示第1生片的内部电极图案的俯视图，图4(b)是示意性地表示第2生片的内部电极图案的俯视图。图4(c)是将图4(a)以及图4(b)所示的内部电极图案重叠表示的俯视图。图4(d)是示意性地表示对具有图4(c)所示的内部电极图案的层叠体进行压接时内部电极图案扩展的样子的俯视图。
图5(a)是示意性地表示第1生片的内部电极图案的俯视图，图5(b)是示意性地表示第2生片的内部电极图案的俯视图。图5(c)是将图5(a)以及图5(b)所示的内部电极图案重叠表示的俯视图。图5(d)是示意性地表示对具有图5(c)所示的内部电极图案的层叠体进行压接时内部电极图案扩展的样子的俯视图。图5(e)是对侧面电极间的内部电极图案部的形状的尺寸进行说明的示意图。
图6(a)是示意性地表示第1生片的内部电极图案的俯视图，图6(b)是示意性地表示第2生片的内部电极图案的俯视图。图6(c)是将图6(a)以及图6(b)所示的内部电极图案重叠表示的俯视图。图6(d)是示意性地表示对具有图6(c)所示的内部电极图案的层叠体进行压接时内部电极图案扩展的样子的俯视图。
图7(a)是示意性地表示第1生片的内部电极图案的俯视图，图7(b)是示意性地表示第2生片的内部电极图案的俯视图。图7(c)是将图7(a)以及图7(b)所示的内部电极图案重叠表示的俯视图。图7(d)是示意性地表示对具有图7(c)所示的内部电极图案的层叠体进行压接时内部电极图案扩展的样子的俯视图。
图8(a)以及图8(b)是示意性地表示具有现有技术中用于制造3端子电容器的内部电极图案的、形成有内部电极图案的生片的一个例子的俯视图。图8(c)是将图8(a)以及图8(b)所示的内部电极图案重叠表示的俯视图。图8(d)是示意性地表示对具有图8(c)所示的内部电极图案的层叠体进行压接时内部电极图案扩展的样子的俯视图。
-符号说明-
1 层叠陶瓷电容器
10 层叠体
11 第1侧面
12 第2侧面
13 第1端面
14 第2端面
21、22 侧面外部电极
23、24 端面外部电极
110a、210a、310a、410a、510a 第1生片
110b、210b、310b、410b、510b 第2生片
121、121b、221b、321、321a、421、421a、521、521a 第1侧面电极
122、122b、222b、322、322a、422、422b、522、522b 第2侧面电极
123、123a、223a 第1端面电极
124、124a、224a 第2端面电极
130、230、330、430、530 电容形成部
190、290、390、490、590 绝缘图案部
323a、423a、523b 第3侧面电极
324b、424b、524a 第4侧面电极
325b、425a 第5侧面电极
326b、426b 第6侧面电极
331、431、531 长方形的长边
351、352、451、452、551、552 分界线
具体实施方式
以下，参照附图，对本发明的层叠电子部件的制造方法进行说明。然而，本发明并不限定于以下的构成，在不变更本发明的主旨的范围内能够适当地变更并应用。另外，将以下所述的本发明的各个优选构成的2个以上组合而得到的构成也是本发明。
以下，以制造层叠陶瓷电容器的情况为例来说明本发明的层叠电子部件的制造方法。
图1是示意性地表示能够通过本发明的层叠电子部件的制造方法来制造的层叠陶瓷电容器的一个例子的立体图。
图1所示的层叠陶瓷电容器1在层叠体10的第1侧面11设置侧面外部电极21，在第2侧面12设置侧面外部电极22。此外，在层叠体10的第1端面13设置端面外部电极23，在第2端面14设置端面外部电极24。
设置有各外部电极的部分是内部电极被从层叠体的侧面或者端面引出的部分。图1中，示意性地通过点线来表示处于外部电极的内部的内部电极。图1所示的层叠陶瓷电容器1是在侧面和端面具有外部电极的所谓的3端子电容器。
以下，能够制造这种层叠陶瓷电容器的层叠电子部件的制造方法进行说明。
首先，进行层叠工序，该层叠工序将通过导电膏而形成了第1形状的内部电极图案的第1生片以及通过导电膏而形成了第2形状的内部电极图案的第2生片层叠来制作层叠体。
第1生片以及第2生片都是在陶瓷生片上通过导电膏形成了内部电极图案而成的，能够如以下那样进行准备。
通过喷涂法、印模涂布法、丝网印刷等方法，将成为电介质层的陶瓷和有机物以及溶剂等混合而成的陶瓷浆料在PET薄膜等的载体薄膜上涂覆为片状，从而得到陶瓷生片。
接着，调制Ni粉等的金属材料、溶剂、分散剂以及粘合剂等构成的内部电极图案形成用的导电膏。通过丝网印刷、凹版印刷等方法将内部电极图案形成用的导电膏印刷在陶瓷生片上，形成内部电极图案。
这样，准备形成有内部电极图案的生片。通过使内部电极图案不同，得到第1生片和第2生片。
作为成为电介质层的陶瓷，例如包含以钛酸钡(BaTiO3)、钛酸钙(CaTiO3)、钛酸锶(SrTiO3)或者锆酸钙(CaZrO3)等为主成分的陶瓷材料。此外，作为含量比主成分少的副成分，陶瓷材料也可以包含Mn、Mg、Si、Co、Ni或者稀土类等。
作为陶瓷浆料中包含的有机物，举例作为粘合剂的聚乙烯醇缩丁醛系粘合剂、邻苯二甲酸酯系粘合剂等。优选陶瓷生片的厚度为0.5μm以上且1.2μm以下。
优选内部电极图案形成用的导电膏包含Ni、Cu、Ag、Pd、Ag-Pd合金或者Au等的金属材料。此外，优选包含与陶瓷生片中包含的陶瓷材料相同组成系的电介质材料。
优选在生片上形成的内部电极图案的厚度为0.2μm以上且1.5μm以下。若将内部电极图案的厚度设为0.2μm以上，则内部电极的连续性提高，因此取得电容不会降低。此外，若将内部电极图案的厚度设为1.5μm以下，则生片间的密接性不会降低，能够防止脱层等构造缺陷的产生。
优选第1生片以及第2生片的俯视形状为长方形，优选长方形的长边的长度为0.5mm以上且1.5mm以下。此外，优选长方形的短边的长度为0.4mm以上且0.6mm以下。此外，将第1生片以及第2生片层叠来制作层叠体，但优选层叠片数为100片以上且900片以下。
此外，在层叠体的制作中，优选在形成有内部电极图案的生片的进一步外侧层叠用于形成外层的外层生片。外层生片是不具有内部电极图案的陶瓷生片。优选外层生片的厚度为1μm以上且10μm以下。
在本申请的层叠电子部件的制造方法中，将内部电极图案的形状设计为规定的形状。以下，对层叠电子部件成为3端子电容器的优选的内部电极图案的形状的例子进行说明。
图2(a)是示意性地表示第1生片的内部电极图案的俯视图，图2(b)是示意性地表示第2生片的内部电极图案的俯视图。图2(c)是将图2(a)以及图2(b)所示的内部电极图案重叠表示的俯视图。图2(d)是示意性地表示对具有图2(c)所示的内部电极图案的层叠体进行压接时内部电极图案扩展的样子的俯视图。
在图2(a)所示的第1生片110a所具有的第1形状的内部电极图案中，第1端面电极123a达到设为层叠体时成为第1端面的第1短边113a，第2端面电极124a达到设为层叠体时成为第2端面的第2短边114a。
在图2(a)所示的第1形状的内部电极图案，具有4个顶点160a、顶点160b、顶点160c、顶点160d的通过粗点线来表示的长方形为电容形成部130的设计形状。
在图2(a)所示的第1生片110a中，端面电极的宽度与电容形成部的宽度相同。
另一方面，在图2(b)所示的第2生片110b所具有的第2形状的内部电极图案，第1侧面电极121b达到设为层叠体时成为第1侧面的第1长边111b，第2侧面电极122b达到设为层叠体时成为第2侧面的第2长边112b。
在图2(b)所示的第2形状的内部电极图案中，具有4个顶点160a、顶点160b、顶点160c、顶点160d的通过粗点线来表示的长方形为电容形成部130的设计形状。并且，第2形状的内部电极图案具有该长方形的4个角被倒角的角部150a、角部150b、角部150c、角部150d。
图2(c)中，对将第1生片110a以及第2生片110b重叠时的内部电极图案进行重叠表示。图2(c)中，将电容形成部130的设计形状表示为由粗点线围起的长方形。
图2(c)中无阴影的部分是不存在任何内部电极图案的区域即绝缘图案部190。
如图2(c)所示，若对具有重叠的内部电极图案的层叠体进行压接，则构成内部电极图案的导电膏向绝缘图案部扩展。图2(c)中通过箭头来表示导电膏扩展的方向，图2(d)中表示导电膏扩展后的内部电极图案。
具体而言，导电膏从角部150a、角部150b、角部150c、角部150d附近向绝缘图案部190，此外，向第1长边111或者第2长边112扩展。
与图8(d)所示的压接后的内部电极图案不同地，在图2(d)所示的压接后的内部电极图案中，层叠体被压接而扩展的导电膏的位置与电容形成部的设计形状几乎一致并形成长方形。因此，绝缘图案部的宽度W几乎均一。
这样，由于压接后的绝缘图案部的宽度W几乎均一，因此该均一的宽度W为绝缘所需的宽度即可。
因此，不需要将绝缘图案部的宽度较大地确保为绝缘所需的宽度以上，因此能够增大电容形成部的比例。其结果，能够应对大电容化的要求。
优选压接前的生片的绝缘图案部的宽度为5μm以上且100μm以下。另外，该宽度是在长方形的角被倒角的角部以外的场所测定的宽度。
此外，优选压接后的绝缘图案部的宽度W为5μm以上且100μm以下。此外，优选压接后的绝缘图案部的直线性(宽度W的偏差)为5μm以下。
根据本发明，能够实现压接后的绝缘图案部的宽度W的最大值为61μm且最小值为60μm、压接后的绝缘图案部的直线性为1μm的例子。另一方面，现有技术的工法中对应的条件大为压接后的绝缘图案部的宽度W的最大值为67μm且最小值为61μm、压接后的绝缘图案部的直线性为6μm。
此外，优选电容形成部的设计形状的面积相对于生片的面积为80％以上。若能够缩小压接后的绝缘图案部的宽度，则能够提高电容形成部的设计形状的面积的比例。
也就是说，到此为止所说明的内部电极图案在内部电极图案部的形状相对于设计形状远离绝缘图案部的方向上被设计，以使得压接工序中内部电极图案扩展到绝缘图案部从而成为长方形的电容形成部。具体而言，第2形状的内部电极图案的角部150a、角部150b、角部150c、角部150d相对于电容形成部130的设计形状即4个顶点160a、顶点160b、顶点160c、顶点160d，形成在从绝缘图案部离开的方向。
此外，将第1形状的内部电极图案与第2形状的内部电极图案重叠时描绘的图形是第1端面电极、第2端面电极、第1侧面电极以及第2侧面电极分别从描绘于中央的电容形成部的设计形状即长方形的4个边突出的大致十字形状，并且，是长方形的4个角被倒角的形状。
该形状是图2(c)所示的形状，可知4个电极(第1端面电极123、第2端面电极124、第1侧面电极121以及第2侧面电极122)从表示电容形成部130的设计形状的粗点线突出。
图3(a)、图3(b)、图3(c)、图3(d)以及图3(e)是表示长方形的角被倒角的形状的其他例子的示意图。
在任何图中，点线部分都表示电容形成部的设计形状即长方形的一部分，通过点线来表示的顶点是长方形的顶点。
各附图中，表示成为倒角的起点的2个点即点P、点Q。
点P是生片的长边侧的点，点Q是生片的短边侧的点。
图3(a)是内部电极图案相对于将点P以及点Q连结的直线凸起的形状。
图3(b)是内部电极图案从将点P以及点Q连结的直线凹陷的形状。
图3(c)是将点P以及点Q台阶状地连结的形状。
图3(d)是将点P以及点Q台阶状地连结并从各阶梯设置突出部的形状。
这些任意的形状都是内部电极图案部的形状相对于电容形成部的设计形状被设置于从绝缘图案部离开的方向的形状。
图3(e)是对长方形的角被倒角的形状的尺寸进行说明的示意图。
图3(e)所示的倒角形状与图2(b)所示的倒角形状同样地，是通过直线来将2个点P以及点Q连结的形状。
倒角形状的尺寸根据点P以及点Q的位置而规定。
倒角的角度是点P侧的角度θ。优选倒角的角度θ为1°以上且45°以下。
倒角的深度是在点Q侧的深度由两个箭头W3表示的尺寸。优选倒角的深度W3为1μm以上且100μm以下。
接下来，对层叠电子部件为3端子电容器的优选的内部电极图案的其他例子进行说明。
图4(a)是示意性地表示第1生片的内部电极图案的俯视图，图4(b)是示意性地表示第2生片的内部电极图案的俯视图。图4(c)是将图4(a)以及图4(b)所示的内部电极图案重叠表示的俯视图。图4(d)是示意性地表示对具有图4(c)所示的内部电极图案的层叠体进行压接时内部电极图案扩展的样子的俯视图。
在图4(a)所示的第1生片210a所具有的第1形状的内部电极图案，第1端面电极223a达到设为层叠体时成为第1端面的第1短边213a，第2端面电极224a达到设为层叠体时成为第2端面的第2短边214a。
在图4(a)中，具有4个顶点260a、顶点260b、顶点260c、顶点260d的由粗点线表示的长方形为电容形成部230的设计形状。
图4(a)所示的第1生片210a在端面电极的宽度与电容形成部的宽度不同这方面，与图2(a)所示的第1生片110a不同。
第1生片210a具有电容形成部230的设计形状即长方形的4个角被倒角的角部250a、角部250b、角部250c、角部250d。
能够使作为电容形成部的设计形状的长方形与角部的关系和图2(b)所示的第2生片110b中的长方形与角部的关系相同。
另一方面，在图4(b)所示的第2生片210b所具有的第2形状的内部电极图案，第1侧面电极221b达到设为层叠体时成为第1侧面的第1长边211b，第2侧面电极222b达到设为层叠体时成为第2侧面的第2长边212b。
在图4(b)所示的第2形状的内部电极图案中，具有4个顶点260a、顶点260b、顶点260c、顶点260d的由粗点线表示的长方形为电容形成部230的设计形状。并且，第2形状的内部电极图案具有该长方形的4个角被倒角的角部250a、角部250b、角部250c、角部250d。
能够使作为电容形成部的设计形状的长方形与角部的关系和图2(b)所示的第2生片110b中的长方形与角部的关系相同。
在图4(c)中，对将第1生片210a以及第2生片210b重叠时的内部电极图案进行重叠表示。在图4(c)中，将电容形成部230的设计形状表示为由粗点线围起的长方形。
在图4(c)中，无阴影的部分是不存在任何内部电极图案的区域即绝缘图案部290。
如图4(c)所示，若对具有重叠的内部电极图案的层叠体进行压接，则构成内部电极图案的导电膏向绝缘图案部扩展。图4(c)中通过箭头来表示导电膏扩展的方向，图4(d)中表示导电膏扩展后的内部电极图案。
图4(c)与图4(d)的关系和图2(c)与图2(d)的关系相同，在图4(d)所示的压接后的内部电极图案中，层叠体被压接并扩展的导电膏的位置与电容形成部的设计形状几乎一致并形成长方形。因此，绝缘图案部的宽度W在相接于电容形成部的部分几乎均一。
由于压接前后的绝缘图案部的宽度的优选范围、角部的优选形状以及尺寸能够设为与上述的情况相同，因此省略详细的记载。
接下来，对层叠电子部件为单侧侧面内部电极引出位置3端子的电容器的优选的内部电极图案的例子进行说明。
图5(a)是示意性地表示第1生片的内部电极图案的俯视图，图5(b)是示意性地表示第2生片的内部电极图案的俯视图。图5(c)是对图5(a)以及图5(b)所示的内部电极图案进行重叠表示的俯视图。图5(d)是示意性地表示对具有图5(c)所示的内部电极图案的层叠体进行压接时内部电极图案扩展的样子的俯视图。
图5(e)是对侧面电极间的内部电极图案部的形状的尺寸进行说明的示意图。
在图5(a)所示的第1生片310a所具有的第1形状的内部电极图案中，第1侧面电极321a、第2侧面电极322a以及第3侧面电极323a达到设为层叠体时成为第1侧面的第1长边311a。
在图5(b)所示的第2生片310b所具有的第2形状的内部电极图案中，第4侧面电极324b、第5侧面电极325b以及第6侧面电极326b达到设为层叠体时成为第2侧面的第2长边312b。
在图5(a)以及图5(b)中，具有4个顶点360a、顶点360b、顶点360c、顶点360d的由粗点线表示的长方形为电容形成部330的设计形状。
在图5(c)中，对将第1生片310a以及第2生片310b重叠时的内部电极图案进行重叠表示。图5(c)中将电容形成部330的设计形状表示为由粗点线围起的长方形。在图5(c)中，无阴影的部分为不存在任何内部电极图案的区域即绝缘图案部390。
以下，针对侧面电极间的内部电极图案部的形状，着眼于第1侧面电极与第2侧面电极之间的内部电极图案部的形状来进行说明。
第1侧面电极321与第2侧面电极322之间的内部电极图案部的形状被设计于越是从任何侧面电极离开、则越是从电容形成部330的设计形状即长方形的长边(由参考符号331表示的部分)离开的方向。
这通过观察第1侧面电极321与第2侧面电极322之间的长方形的长边331和内部电极图案部的形状的一部分即分界线351以及分界线352的关系可知。参照图5(e)来对此进行说明。
图5(e)是对侧面电极间的内部电极图案部的形状的尺寸进行说明的示意图。分界线351将第1侧面电极321上的点P1设为出发点，比电容设计部的设计形状即长方形的长边331更朝向内侧(远离绝缘图案部390的方向)。此外，分界线352将第2侧面电极322上的点P2设为出发点，比长边331更朝向内侧(从绝缘图案部390离开的方向)。处于第1侧面电极321以及第2侧面电极322的中点的位置为分界线351与分界线352的交点Q，该交点Q为最远离第1侧面电极321和第2侧面电极322的任意电极的位置，为最远离绝缘图案部390的位置。此外，该交点Q为最远离电容形成部330的设计形状即长方形的长边331的位置。
分界线351是将点P1与点Q连结的线，分界线352是将点P2与点Q连结的线，但分界线的形状能够与参照图3(a)、图3(b)、图3(c)、图3(d)以及图3(e)来说明的倒角形状相同。
此外，分界线的角度能够规定为点P1或者点P2侧的角度θ1、θ2，此外，具有长边331和交点Q的距离，能够规定为内部电极图案部的深度W4。分界线的角度θ1、θ2的优选的范围与图3(e)中的倒角的角度θ相同，内部电极图案部的深度W4的优选的范围与图3(e)中的倒角的深度W3相同。
如图5(c)所示，若对具有重叠的内部电极图案的层叠体进行压接，则构成内部电极图案的导电膏向绝缘图案部扩展。图5(c)中通过箭头来表示导电膏扩展的方向，图5(d)中表示导电膏扩展后的内部电极图案。
图5(c)与图5(d)的关系和图2(c)与图2(d)的关系相同，在图5(d)所示的压接后的内部电极图案中，层叠体被压接并扩展的导电膏的位置与电容形成部的设计形状几乎一致并形成长方形。因此，绝缘图案部的宽度W几乎均一。
接下来，对层叠电子部件为单侧侧面内部电极引出位置3端子的电容器的优选的内部电极图案的其他例子进行说明。
图6(a)是示意性地表示第1生片的内部电极图案的俯视图，图6(b)是示意性地表示第2生片的内部电极图案的俯视图。图6(c)是将图6(a)以及图6(b)所示的内部电极图案重叠表示的俯视图。图6(d)是示意性地表示对具有图6(c)所示的内部电极图案的层叠体进行压接时内部电极图案扩展的样子的俯视图。
在图6(a)所示的第1生片410a所具有的第1形状的内部电极图案中，第1侧面电极421a以及第3侧面电极423a达到设为层叠体时成为第1侧面的第1长边411a。
此外，第5侧面电极425a达到设为层叠体时成为第2侧面的第2长边412a。
在图6(b)所示的第2生片410b所具有的第2形状的内部电极图案中，第2侧面电极422b达到设为层叠体时成为第1侧面的第1长边411b。此外，第4侧面电极424b以及第6侧面电极426b达到设为层叠体时成为第2侧面的第2长边412b。
在图6(a)以及图6(b)中，具有4个顶点460a、顶点460b、顶点460c、顶点460d的由粗点线表示的长方形为电容形成部430的设计形状。
在图6(c)中，对将第1生片410a以及第2生片410b重叠时的内部电极图案进行重叠表示。图6(c)中，将电容形成部430的设计形状表示为由粗点线围起的长方形。
图6(c)所示的内部电极图案部的形状与图5(c)所示的内部电极图案部的形状相同，各侧面电极来自于哪个生片是不同的。
由于第1侧面电极421与第2侧面电极422之间的内部电极图案部的形状、长方形的长边431、绝缘图案部490、分界线451、分界线452等的优选的形态分别与图5(c)所示的各个部分所对应的部分相同，因此省略详细的记载。
如图6(c)所示，若对具有重叠的内部电极图案的层叠体进行压接，则构成内部电极图案的导电膏向绝缘图案部扩展。图6(c)中通过箭头来表示导电膏扩展的方向，图6(d)中表示导电膏扩展后的内部电极图案。
图6(c)与图6(d)的关系和图5(c)与图5(d)的关系相同，在图6(d)所示的压接后的内部电极图案，层叠体被压接并扩展的导电膏的位置与电容形成部的设计形状几乎一致并形成长方形。因此，绝缘图案部的宽度W几乎均一。
接下来，对层叠电子部件为单侧侧面内部电极引出位置2端子的电容器的优选的内部电极图案的例子进行说明。
图7(a)是示意性地表示第1生片的内部电极图案的俯视图，图7(b)是示意性地表示第2生片的内部电极图案的俯视图。图7(c)是将图7(a)以及图7(b)所示的内部电极图案重叠表示的俯视图。图7(d)是示意性地表示对具有图7(c)所示的内部电极图案的层叠体进行压接时内部电极图案扩展的样子的俯视图。
在图7(a)所示的第1生片510a所具有的第1形状的内部电极图案，第1侧面电极521a达到设为层叠体时成为第1侧面的第1长边511a。
此外，第4侧面电极524a达到设为层叠体时成为第2侧面的第2长边512a。
在图7(b)所示的第2生片510b所具有的第2形状的内部电极图案，第2侧面电极522b达到设为层叠体时成为第1侧面的第1长边511b。
此外，第3侧面电极523b达到设为层叠体时成为第2侧面的第2长边512b。
在图7(a)以及图7(b)中，具有4个顶点560a、顶点560b、顶点560c、顶点560d的由粗点线表示的长方形为电容形成部530的设计形状。
在图7(c)中，对将第1生片510a以及第2生片510b重叠时的内部电极图案进行重叠表示。图7(c)中，将电容形成部530的设计形状表示为由粗点线围起的长方形。
图7(c)中无阴影的部分为不存在任何内部电极图案的区域即绝缘图案部590。
第1侧面电极521与第2侧面电极522之间的内部电极图案部的形状被设计于：越是从任何侧面电极离开，越是从电容形成部530的设计形状即长方形的长边离开的方向。
这通过观察第1侧面电极521与第2侧面电极522之间的长方形的长边(由参考符号531所示的部分)和内部电极图案部的形状的一部分即分界线551以及分界线552的关系可知。
由于这些的关系和参照图5(c)以及图5(e)来说明的、第1侧面电极321与第2侧面电极322之间的长方形的长边(由参考符号331所示的部分)与内部电极图案部的形状的一部分即分界线351以及分界线352的关系相同，因此省略其详细的说明。
如图7(c)所示，若对具有重叠的内部电极图案的层叠体进行压接，则构成内部电极图案的导电膏向绝缘图案部扩展。图7(c)中通过箭头来表示导电膏扩展的方向，图7(d)中表示导电膏扩展后的内部电极图案。
图7(c)与图7(d)的关系和图5(c)与图5(d)的关系相同，在图7(d)所示的压接后的内部电极图案，层叠体被压接并扩展的导电膏的位置与电容形成部的设计形状几乎一致并形成长方形。因此，绝缘图案部的宽度W几乎均一。
进行压接工序，在层叠方向对将这种第1生片以及第2生片层叠而成的层叠体进行压接。
压接条件并不被特别限定，作为层叠体的压接条件，应用通常已知的条件即可。此外，也可以在层叠体的上下载置弹性体片后进行压接。此外，也可以在使用了弹性体片的压接之后，进行刚体冲压。
然后，能够通过进行层叠体的烧制以及外部电极的形成来设为层叠陶瓷电容器。针对这些工序，能够通过公知的手法来进行。
到此为止，以制造层叠陶瓷电容器的情况为例对本发明的层叠电子部件的制造方法进行了说明，但通过本发明的层叠电子部件的制造方法来制造的层叠电子部件并不限定于层叠陶瓷电容器。
在层叠陶瓷电容器以外的电子部件的情况下，作为构成电介质层的陶瓷，能够使用PZT系陶瓷等压电体陶瓷、尖晶石系陶瓷等半导体陶瓷、铁氧体等磁性体陶瓷。
在使用了压电体陶瓷的情况下作为压电部件而发挥作用，在使用了半导体陶瓷的情况下作为热敏电阻而发挥作用，在使用了磁性体陶瓷的情况下作为电感器而发挥作用。在这些层叠电子部件中，虽然不能得到增大电容的效果，但能够发挥得到如设计形状那样的内部电极图案的效果。
Claims (8)
1.一种层叠电子部件的制造方法，其特征在于，包含：
层叠工序，将通过导电膏而形成了第1形状的内部电极图案的第1生片以及通过导电膏而形成了第2形状的内部电极图案的第2生片层叠来制作层叠体；和
压接工序，在层叠方向对所述层叠体进行压接，
在将所述第1形状的内部电极图案与所述第2形状的内部电极图案重叠时描绘的图形中，具有存在任何内部电极图案的区域即内部电极图案部、和不存在任何内部电极图案的区域即绝缘图案部，
内部电极图案部的形状被设计在相对于设计形状以在压接工序中内部电极图案向绝缘图案部扩展的量从绝缘图案部离开的方向。
2.根据权利要求1所述的层叠电子部件的制造方法，其特征在于，
在所述内部电极图案部，存在所述第1形状的内部电极图案与所述第2形状的内部电极图案重叠的电容形成部，
所述电容形成部的设计形状是长方形，
所述内部电极图案部的形状被设计在相对于设计形状从绝缘图案部离开的方向，以使得在压接工序中内部电极图案向绝缘图案部扩展、从而成为长方形的电容形成部。
3.根据权利要求2所述的层叠电子部件的制造方法，其特征在于，
所述第1形状的内部电极图案具有：达到第1生片的长度方向的一个端部的第1端面电极以及达到另一个端部的第2端面电极，
所述第2形状的内部电极图案具有：达到第2生片的宽度方向的一个端部的第1侧面电极以及达到另一个端部的第2侧面电极，
将所述第1形状的内部电极图案与所述第2形状的内部电极图案重叠时描绘的图形是第1端面电极、第2端面电极、第1侧面电极以及第2侧面电极分别从被描绘于中央的电容形成部的设计形状即长方形的4边突出的大致十字形状，并且，是所述长方形的4个角被倒角的形状，
层叠电子部件为3端子电容器。
4.根据权利要求2所述的层叠电子部件的制造方法，其特征在于，
将所述第1形状的内部电极图案与所述第2形状的内部电极图案重叠时描绘的图形是第1侧面电极、第2侧面电极、第3侧面电极分别依次从被描绘于中央的电容形成部的设计形状即长方形的一条长边突出设置、并且第4侧面电极、第5侧面电极、第6侧面电极分别依次从所述长方形的另一条长边突出设置的形状，
所述第1侧面电极与所述第2侧面电极之间、以及所述第2侧面电极与所述第3侧面电极之间的所述内部电极图案部的形状被设计在；越是从任何侧面电极离开，越是相对于所述长方形的一条长边从绝缘图案部离开的方向，
所述第4侧面电极与所述第5侧面电极之间、以及所述第5侧面电极与所述第6侧面电极之间的所述内部电极图案部的形状被设计在：越是从任何侧面电极离开，越是相对于所述长方形的另一条长边从绝缘图案部离开的方向，
层叠电子部件为单侧侧面内部电极引出部位3端子的电容器。
5.根据权利要求4所述的层叠电子部件的制造方法，其特征在于，
所述第1形状的内部电极图案具有达到第1生片的宽度方向的一个端部的第1侧面电极、第2侧面电极以及第3侧面电极，
所述第2形状的内部电极图案具有达到第2生片的宽度方向的另一个端部的第4侧面电极、第5侧面电极以及第6侧面电极。
6.根据权利要求4所述的层叠电子部件的制造方法，其特征在于，
所述第1形状的内部电极图案具有：达到第1生片的宽度方向的一个端部的第1侧面电极以及第3侧面电极、和达到另一个端部的第5侧面电极，
所述第2形状的内部电极图案具有：达到第2生片的宽度方向的另一个端部的第4侧面电极以及第6侧面电极、和达到一个端部的第2侧面电极。
7.根据权利要求2所述的层叠电子部件的制造方法，其特征在于，
将所述第1形状的内部电极图案与所述第2形状的内部电极图案重叠时描绘的图形是第1侧面电极以及第2侧面电极分别依次从被描绘于中央的电容形成部的设计形状即长方形的一条长边突出设置、并且第3侧面电极以及第4侧面电极分别依次从所述长方形的另一条长边突出设置的形状，
所述第1侧面电极与所述第2侧面电极之间的所述内部电极图案部的形状被设计在：越是从任何侧面电极离开，越是相对于所述长方形的一条长边从绝缘图案部离开的方向，
所述第3侧面电极与所述第4侧面电极之间的所述内部电极图案部的形状被设计在：越是从任何侧面电极离开，越是相对于所述长方形的另一条长边从绝缘图案部离开的方向，
层叠电子部件为单侧侧面内部电极引出部位2端子的电容器。
8.根据权利要求7所述的层叠电子部件的制造方法，其特征在于，
所述第1形状的内部电极图案具有：达到第1生片的宽度方向的一个端部的第1侧面电极、和达到另一个端部的第4侧面电极，
所述第2形状的内部电极图案具有：达到第2生片的宽度方向的另一个端部的第3侧面电极、和达到一个端部的第2侧面电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016-235074 | 2016-12-02 | ||
| JP2016235074A JP6848399B2 (ja) | 2016-12-02 | 2016-12-02 | 積層電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108155014A true CN108155014A (zh) | 2018-06-12 |
| CN108155014B CN108155014B (zh) | 2019-11-22 |
Family
ID=62469056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711220913.4A Active CN108155014B (zh) | 2016-12-02 | 2017-11-28 | 层叠电子部件的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6848399B2 (zh) |
| CN (1) | CN108155014B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220115181A1 (en) * | 2020-10-12 | 2022-04-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021235071A1 (zh) * | 2020-05-21 | 2021-11-25 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1471114A (zh) * | 2002-07-09 | 2004-01-28 | 株式会社村田制作所 | 叠层陶瓷电子元件及其生产方法 |
| CN1794388A (zh) * | 2004-12-23 | 2006-06-28 | 三星电机株式会社 | 多层片状电容器及其制造方法 |
| JP2013201417A (ja) * | 2012-03-23 | 2013-10-03 | Samsung Electro-Mechanics Co Ltd | 電子部品及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201640A (ja) * | 1993-12-28 | 1995-08-04 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
| JP4864271B2 (ja) * | 2002-10-17 | 2012-02-01 | 株式会社村田製作所 | 積層コンデンサ |
| JP4983400B2 (ja) * | 2007-05-25 | 2012-07-25 | 株式会社村田製作所 | 貫通型三端子コンデンサ |
-
2016
- 2016-12-02 JP JP2016235074A patent/JP6848399B2/ja active Active
-
2017
- 2017-11-28 CN CN201711220913.4A patent/CN108155014B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1471114A (zh) * | 2002-07-09 | 2004-01-28 | 株式会社村田制作所 | 叠层陶瓷电子元件及其生产方法 |
| CN1794388A (zh) * | 2004-12-23 | 2006-06-28 | 三星电机株式会社 | 多层片状电容器及其制造方法 |
| JP2013201417A (ja) * | 2012-03-23 | 2013-10-03 | Samsung Electro-Mechanics Co Ltd | 電子部品及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220115181A1 (en) * | 2020-10-12 | 2022-04-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
| US11908623B2 (en) * | 2020-10-12 | 2024-02-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor having internal electrode with double bottleneck structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018093050A (ja) | 2018-06-14 |
| JP6848399B2 (ja) | 2021-03-24 |
| CN108155014B (zh) | 2019-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180211786A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| US10804037B2 (en) | Method of manufacturing multilayer ceramic electronic component | |
| US9418789B2 (en) | Multilayer ceramic electronic component | |
| US10741331B2 (en) | Composite electronic component and resistor | |
| TWI704587B (zh) | 積層陶瓷電容器及其製造方法 | |
| CN107195459B (zh) | 层叠陶瓷电容器的制造方法 | |
| US10580584B2 (en) | Multilayer ceramic capacitor | |
| US11342117B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| US10079110B2 (en) | Capacitor device and composite electronic component including the same | |
| CN110828166B (zh) | 多层陶瓷电容器及制造多层陶瓷电容器的方法 | |
| US20200051745A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| KR20130052133A (ko) | 적층 세라믹 전자부품 | |
| CN108155014B (zh) | 层叠电子部件的制造方法 | |
| US11670456B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| CN112242252A (zh) | 层叠陶瓷电容器 | |
| JP6373247B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| US20220301778A1 (en) | Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component | |
| US20130329338A1 (en) | Ceramic electronic component | |
| US20140293501A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| US20080236717A1 (en) | Process of manufacturing a multilayer device and device manufactured thereby | |
| JP4807059B2 (ja) | 電子部品 | |
| CN108288542A (zh) | 层叠电子部件的制造方法 | |
| KR102333086B1 (ko) | 적층 세라믹 커패시터 | |
| US20070227641A1 (en) | Flowable compensation layer for multilayer devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |