JP2000114085A - 多層誘導デバイス及びその他のデバイスのためのバイア形成 - Google Patents

多層誘導デバイス及びその他のデバイスのためのバイア形成

Info

Publication number
JP2000114085A
JP2000114085A JP11177171A JP17717199A JP2000114085A JP 2000114085 A JP2000114085 A JP 2000114085A JP 11177171 A JP11177171 A JP 11177171A JP 17717199 A JP17717199 A JP 17717199A JP 2000114085 A JP2000114085 A JP 2000114085A
Authority
JP
Japan
Prior art keywords
ceramic
conductor
conductive
layer
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11177171A
Other languages
English (en)
Other versions
JP3500567B2 (ja
Inventor
John JIANG
ジャング ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Vitramon Inc
Original Assignee
Vishay Vitramon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Vitramon Inc filed Critical Vishay Vitramon Inc
Publication of JP2000114085A publication Critical patent/JP2000114085A/ja
Application granted granted Critical
Publication of JP3500567B2 publication Critical patent/JP3500567B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer

Abstract

(57)【要約】 【課題】 多層セラミック部品の製造において新規なバ
イア形成方法を提供すること。 【解決手段】 多層セラミック誘導部品等の製造におい
て隣接する導体層間に相互導通接続を同時に形成する方
法。第１導電層を印刷した後、第１導電層上にバイアド
ットを印刷する。次に、このセラミック層、第１導電パ
ターン及びバイアドットを覆って制御された厚さのセラ
ミックスラリーを流し込む。その結果、バイアドットと
セラミックスラリーとの間に作用する物理的／化学的力
がバイアドットの頂部表面近傍のセラミックスラリーを
放逐する。セラミックスラリーを乾燥させると、セラミ
ック層は先に印刷されたバイアドットから導体を充填さ
れたバイアを残す。所望の層数の導電層が形成されるま
でこの工程を繰り返す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、本発明は、多層デ
バイスに関し、特に、多層デバイスにバイア（各導電層
間に電気的相互接続を設定するための相互導通接続部）
を形成するための方法及び装置に関する。
【０００２】
【従来の技術】従来、誘導部品（インダクター、コイ
ル、誘導器、誘導子等）は、高いインダクタンスを得る
ための磁気性のものであれ、低インダクタンスを得るた
めの非磁気性のものであれ、コアの周りにワイヤを膜こ
とによって作られる。ワイヤ巻き作業は、通常、手操作
又は専用機械によって行われるが、この方法は、高密度
表面実装部品を求める、益々高まる需要を充足するため
の小型化の可能性を制限する。産業界のこの需要を充足
するために新しいタイプ、即ち、表面実装型の誘導部品
が求められている。
【０００３】従来、いろいろな異なるタイプの低インダ
クタンス面状インダクターが単層の表面実装チップに形
成されている。しかしながら、この構成では、より高い
インダクタンス値は得られない。インダクターのインダ
クタンスは、そのインダクターのワイヤの巻き数と、有
効断面積の両方に比例する。しかしながら、同じ平面の
層に巻かれるワイヤの巻き数を増大すると、有効磁気断
面積を減小させる。断面積を変えずに維持したままで、
インダクターの巻き数を増大させるという利点を得るた
めに厚みという第３の寸法を利用することができる。
【０００４】高いインダクタンス値を得るために、多層
法を利用してインダクターを形成するには、連続した導
電コイル（以下、単に「導体コイル」又は単に「コイ
ル」とも称する）を形成するために各層間に電気的相互
導通接続即ち相互配線（「多層配線」とも称する）を設
定する必要がある。多層デバイスにおける従来の相互導
通接続は、通常、機械的パンチ、化学的腐食又はレーザ
ーによって形成されるバイアを介して行われる。バイア
が形成されたならば、バイアに導体を充填する。この方
法を利用するデバイスとしては、プリント回路板、集積
回路（ＩＣ）、多層セラミックインダクター、ＲＦフィ
ルタ又はビーズ等がある。
【０００５】機械的パンチは、１つには構造が複雑で耐
久性も劣るので、製造及びメンテナンスコストが非常に
高い。レーザーによるバイア形成は、現在のところ最速
で毎秒２００個の速度であるが、それでも、ある種の多
層デバイスにとっては遅すぎる。化学的腐食は、それよ
り更に遅い。競争の激しいチップビーズ／インダクター
市場では、高速大量生産には適さない。従って、迅速
で、信頼性が高く、経済的なバイア形成技術を求める要
望がある。
【０００６】上述したインダクターと同様に、キャパシ
タも、多層セラミック法を用いて表面実装可能なチップ
の形に製造されている。多層セラミックキャパシタの製
造においては、誘電体層間に絶対絶縁を設定することが
必要とされる。電極形成用インキ中に生じた凝塊粒子
や、他の発生源からの異物に起因する塊又は瘤が印刷電
極に生じることがある。湿式積層（重ね合わせ又は堆
積）法において、そのような瘤のある電極を覆ってセラ
ミックスラリーが鋳込れると、セラミックスラリーがキ
ャパシタに短絡（ショート）を起こすことがある。同様
な短絡は、後述する乾式シート又はテープ法によって製
造されるキャパシタにも起こる。もちろん、これは、望
ましい現象ではなく、しかも制御することができないの
で、不規則（ランダム）現象である。従って、この種の
デバイスの製造業者は、良品質の部品を製造するために
それらの瘤を誘電体の厚さより小さくするように努力し
ている。
【０００７】以下に、代表的な従来技術による部品の製
造を説明する。多層セラミックインダクター又はチップ
ビーズは、交互に積層されたセラミック層と、それらの
層を貫通して相互に接続された導体ループによって製造
される。この製造方法は、主として２つの技法タイプに
分類することができる。第１の技法は、テープ法（乾式
シート法とも称される）である。第２の技法は、湿式積
層法である。
【０００８】テープ法は、テープ流し込み（流延）、テ
ープ乾燥、切断、重ね合わせ、導体印刷、導体乾燥、・
・・ 重ね合わせ、導体印刷、導体乾燥、重ね合わせ、
積層体加圧、ダイシング（方形切断）、有機物焼灼（焼
き飛ばすこと）、及び焼成工程から成る。テープ法の変
型として、テープ流し込み、テープ乾燥、導体印刷、導
体乾燥、テープ格納、重ね合わせ積層及び加圧、キャリ
ア剥ぎ取り、ダイシング（方形切断）、有機物焼灼、及
び焼成工程から成る方法もある。相互導通接続（多層配
線）を有する部品の製造においては、テープ乾燥工程又
はテープ切断工程の後にバイアパンチ工程（バイアを穿
設する工程）が必要とされ、導体印刷の前又は導体印刷
と同時にバイア充填工程（バイに導体を充填する工程）
が必要とされる。この一連の作業には、正確な、終始変
わらない位置合わせが不可欠である。先に述べたよう
に、バイア形成は、機械的パンチ、レーザー又は化学的
腐食によって行うことができる。先に指摘したように、
機械的パンチのための工具設備の製造コストは非常に高
い。しかも、パンチの有効寿命は、比較的短い。一方、
化学的腐食は、バイアの形成に長い時間を要し、制御し
にくい。更に、化学的腐食は、十分なリンスを必要と
し、それにも長い時間がかかる。レーザーによるバイア
形成は、やはり時間がかかり、大量生産のための１秒当
り数千個のバイア形成速度を維持するのは困難である。
しかしながら、テープ法には、融通性、迅速なテープ流
し込み、高品質を保証する迅速な乾燥、正確、かつ、精
密なテープ厚等の利点がある。
【０００９】湿式積層法においては、セラミック層が基
板上に流し込み又は印刷される。次いで、導体が印刷さ
れ乾燥され、その上にセラミック層が流し込み又は印刷
される。相互導通接続のためには、導体同士を絶縁層を
横断して架橋するためのバイア又は露出部分（絶縁層の
ない部分）が必要とされる。これは、セラミックの流し
込み（流延）によっては容易に行うことはできない。通
常、バイア又は露出部分を残すためにセラミック印刷の
ブロッキング（マスキング）が用いられる。この方法の
利点は、導体の位置合わせが容易であることである。導
体の位置合わせは、基板、通常は金属板の位置合わせに
よって行われる。しかしながら、反復スクリーン印刷及
び製造に適するセラミックインキは、乾燥の遅いインキ
でなければならず、平らにならすのを容易にするために
低粘性でなければならない。そうでないと、スクリーン
印刷のためのスクリーンが目詰まりを起こし、印刷品質
を劣化させるので、時間のかかる周期的なスクリーンク
リーニングを必要とする。更に、湿式セラミック印刷
は、その印刷インキが遅速乾燥性であり、低粘性である
ため、印刷後に「流動」する傾向がある。そのために、
印刷の見当合わせ（位置合わせ）並びに品質が阻害され
る。より悪いシナリオは、バイアがインキの流動によっ
て完全に塞がれてしまうことであろう。遅速乾燥性を維
持したままこの流動傾向を克服するために、セラミック
インキは、より高い粘性のインクとして、あるいは、高
分子量の有機結合剤及び添加剤を有する、より疑似可塑
性に近い性質のものに処方される。しかしながら、有機
結合剤及び添加剤は、乾燥及び焼灼を一層困難にする。
従って、この印刷インキの高分子量有機物質と遅速乾燥
特性とが相俟って、高い温度での、より長い時間の乾燥
工程を必要とする。この長い乾燥サイクルが、セラミッ
ク層上に硬化したスキン（外皮）を生じ、その結果とし
て亀裂や層剥離を起こす原因となる。
【００１０】多層部品にバイアを形成するための技法と
しては、従来からいろいろななぎ法が用いられている。
以下に幾つかの従来例を説明する。川端他の米国特許第
４，６８９，５９４号は、導電性材を被覆されたバイア
ホールを介して相互導通接続された導体路を有する磁気
テープを積層することによって多層チップコイルを製造
する方法を開示している。米国特許第５，３００，９１
１号は、銅製導体でメッキされたスルーホールを有する
セラミックシートから製造されたモノリシック磁気デバ
イスを開示している。高橋他の米国特許第４，３２２，
６８９号は、磁気層をブロック印刷（木版印刷）して導
電コイルの下半分を被覆し、その際コイルの一部分は次
のコイルに接続することができるように露出部分として
残し、導電コイルの上半分を、その上に別の磁気層を印
刷することによって部分的に被覆し、この２つの印刷パ
ターンを交互に繰り返すことによって積層インダクター
部品を製造する方法を開示している。米国特許第５，３
０２，９３２号は、バイアを有する複数の磁気層を印刷
し、次いでそれらのバイアをスクリーン印刷によって充
填することから成るモノリシック多層チップインダクタ
ー製造方法を開示している。
【００１１】
【発明が解決しようとする課題】セラミックインダクタ
ー／ビーズを含む多層部品のための従来の製造技術は、
上述のように、遅い、困難、製造コストが高い等の欠点
を有している。従って、従来の技術は、表面実装産業の
需要を満たしていない。これらの従来技術を使用する業
者は、他の表面実装デバイスの生産速度にマッチするよ
うにセラミックインダクター／ビーズ等の多層部品を大
量生産することはできない。たとえ表面実装型多層セラ
ミックインダクター／ビーズが市場に導入されたとして
も、それらは、まだ非常に高価であり、長いリードタイ
ム（製品の企画から完成までの期間、受注から納品まで
の調達期間）を要する。従って、部品を大量にしかも迅
速かつ経済的な方法で製造する新しい技術を求める要望
がある。本発明は、この要望を充足することを課題とす
る。
【００１２】従って、本発明の目的は、従来技術にみら
れる上記の問題を克服する多層デバイスを製造するため
の方法及び装置を提供することである。本発明の他の目
的は、多層積層工程において複数のバイアを同時に形成
するために物理力と化学力の両方を利用して多層デバイ
スを製造する方法及び装置を提供することである。
【００１３】本発明のその他の目的、特徴及び利点は以
下の通りである。表面実装セラミック誘導部品等の多層
デバイスを製造する方法及び装置。多層デバイスを大量
に、かつ、むらのない高品質に製造する方法及び装置。
多層デバイスを低コストで製造する方法及び装置。多層
セラミック製造工程に現在用いられている設備以外の余
分の設備を必要としない多層デバイス製造方法及び装
置。迅速なバイア形成工程を有することを特徴とする多
層デバイス製造方法及び装置。バイア導体（バイアを被
覆又は充填する導体）と注型（流し込み）セラミックス
ラリーとの相互作用によって得られる物理力と化学力の
両方を利用する多層デバイス製造方法及び装置。バイア
を毎秒数千個ないし数万個の速度で形成することを特徴
とする多層デバイス製造方法及び装置。
【００１４】
【課題を解決するための手段】発明の概要 本発明の方法は、多層セラミック部品において２つの隣
接する導体層間に相互導通接続を設定するのに用いられ
る。上記課題を解決するために、本発明は、表面に第１
導体を形成されたセラミックベースを準備する工程と、
前記第１導体上にバイアドット(バイアを形成するため
のドット）を印刷する工程と、バイアドットとセラミッ
クスラリーとの間に作用する力によってバイアドットの
近傍のセラミックスラリーを放逐させてバイアドットの
上表面を露出した状態に残すように前記セラミックベー
ス、第１導体及びバイアドットを覆って所定量のセラミ
ックスラリーを流し込む工程と、次いで、乾燥させた前
記セラミック層及びバイアドットを覆って第２導体を形
成してバイアドットによって第１導体と第２導体の間に
相互導通接続を設定する工程から成る。
【００１５】本発明のその他の目的、特徴及び利点は、
以下の好ましい実施形態の説明及び添付図から当業者に
は明らかになろう。
【００１６】
【発明の実施の形態】以下に、添付図を参照して本発明
の実施形態を詳しく説明する。すべての添付図を通し
て、共通の部品又は要素には同じ参照番号が付されてい
る。本発明は、インダクター及びキャパシタのいろいろ
なな異なる性質を利用する。本発明は、多層セラミック
キャパシタの製造において生じる望ましくない短絡現象
をインダクターの相互導通接続として利用する。
【００１７】図１は、多層セラミック誘導デバイス（イ
ンダクター）１０を示す。デバイス１０（「セラミック
チップ」又は単に「チップ」とも称する）は、多層セラ
ミック構造体１４と、その内部に埋設されたコイル１２
から成る。セラミック構造体１４は、インダクタンス値
を高めるために磁性としてもよく、あるいは、より高い
周波数用途に適合するように非磁性とすることもでき
る。
【００１８】本発明は、多層セラミックインダクター製
造方法と組み合わせて用いられる。多層セラミック製造
工程は、例えば、フェライトスラリーの調製、導体イン
キ印刷、多層積層、ダイシング、有機物焼灼、焼結、タ
ンブリング処理（回転ドラムに入れて部品のかどを丸く
する処理）、端子形成、端子焼成、テスト、及びパッケ
ージング工程を含む。図２は、本発明を組み入れた好ま
しい多層セラミック製造方法の順次工程を示すブロック
図である。以下の本発明の説明において図２を随時参照
されたい。図２に示された以外の他の工程は、代表的な
多層セラミック部品を製造するのに用いられる工程と同
一、もしくは、類似した工程とすることができる。
【００１９】図３は、代表的な多層セラミックインダク
ター１６の分解図である。図に示されるように、インダ
クター１６は、それぞれ基板２０上に形成されたコイル
層１８から成る。各コイル層１８は、図に示されるよう
に、バイア２２によって隣接するコイル層１８に電気的
に接続されている。図３に示されたバイア２２は、それ
らの機能が隣接するコイル層１８を導通接続（電気的に
接続）することにあることを単純に示すために一般的な
形で示されている。通常、完成したセラミック積層ウエ
ーハ２４は、図４に示されるように、多数の個別チップ
１０から成る。ウエーハ２４は、後に個々のチップ１０
にダイシング（方形切断）される。次いで、それらのチ
ップは、上述した態様で加工され、完成部品とされる。
【００２０】本発明は、表面及び表面張力の物理学に依
拠しているので、以下に、本発明に関連する物理学及び
化学の背景を説明する。表面張力は、下記の方程式によ
って定義される。 γＡＢ=γＡＣ＋γＢＣ・ｃｏｓ（σ） ここで、γＡＢは固体Ａと液体Ｂとの間の表面張力であ
り、γＡＣは固体Ａと空気Ｃとの間の表面張力であり、
γＢＣは液体Ｂと空気Ｃとの間の表面張力であり、σは
図５に示される接触角である。
【００２１】図６及び７は、後述するバイア形成工程に
おける濡れ角を示す。理想的には、バイア形成のために
は、式ｃｏｓ（σ）＜０即ちσ＞９０°、又はγＡＢ≪
γＡＣで表される非湿潤性が好ましく、あるいは、少く
とも式σ〜９０°即ちｃｏｓ（σ）〜０で表される劣湿
潤性が必要とされる。あるいは、γＡＢ γＡＣである
こと、及び、又は表面張力γＢＣが非常に高い値である
ことが必要とされる。σ＜９０°は、バイアを形成する
ことができない湿潤性を有することを意味する。
【００２２】本発明を後述するように実用に供するに
は、下記のタイプのインキ又はそれらの組み合わせを用
いることが好ましい。即ち、水成スラリーと組み合わせ
て用いる疎水性バイアインキ、溶媒ベースのスラリーと
組み合わせて用いる疎有機性バイアインキ、ワックス状
バイアドットインキ、ホットメルトバイアインキ、スラ
リー系に対して非常に低い化学的親和性を有する高分子
量溶媒を含有したバイアインキ、高表面張力のスラリー
系と組み合わせて用いる界面活性剤を含有したバイアイ
ンキ、バイアインキに対して化学的に不適合なスラリー
系、スラリー系に含有させた非常に高い表面張力を有す
る流体、γＡＢ＞γＡＣ、又はγＡＢ〜γＡＣ、及び、
又はγＢＣが非常に高い値であることという要件を満た
すためのバイアドットインキ及びスラリー系。品質を高
めるためには、バイアドットの表面が平滑であることが
望ましい。
【００２３】本発明のバイア形成を向上させるもう１つ
の重要な要素は、表面摩擦又は表面摩擦係数が低いこと
である。表面摩擦係数のための方程式は、以下の通りで
ある。 Ｃ =２Ｆ／ｐＳＶ2 ここで、ｐは流体密度、Ｖは乱されていない流れの速
度、Ｆは全体の表面摩擦力、Ｓは本体表面の湿潤面積
（湿潤された部分の面積）である。Ｃ は、層流におい
ても、乱流においても、レイノルズ数と共に減小する。
表面粗さは、層流において沈殿遷移における係数として
も、又、乱流において表面摩擦を増大させる要素である
という点からも、重要である。
【００２４】上記の方程式から分かるように、速度Ｖが
高いほど、表面摩擦係数Ｃ が小さい。スラリーは、流
し込み工程中又は流し込み工程の後スラリーの粘性及び
運動量により、流し込みヘッドの相対速度に比例した速
度で流動する。従って、流し込み速度が速いほど、スラ
リーが乱れ易く、後述するようにバイアの形成が乱れ
る。
【００２５】図８は、積層（製造）工程の開始段階を示
す。図８に示されるように、セラミックスラリー２６を
剥離キャリア２８上に流し込んで（流延して）セラミッ
クベースを形成する。キャリア２８は、フィルムであっ
てもよく、あるいはステンレス鋼シート、金属板、又は
基板等であってよい。キャリア２８は、この積層工程中
各セラミック層に対する支持体として機能するが、製品
完成後又は他の層に積層するときには剥ぎ取られる。セ
ラミックベース（以下、単に「ベース」とも称する）２
６は、通常、その部品並びにその回路を電気的に及び、
又は磁気的に防護するのに用いられる。場合によっては
ベースを必要としないこともある。ベースは、その厚さ
及び流し込まれる層の厚さにもよるが、単層又は多層の
セラミック流し込み層とすることができる。１つのセラ
ミック層が流し込まれる毎に、それに続いて乾燥工程が
実施される（図２参照）。
【００２６】図９に示されるように、導体パターン（以
下、単に「導体プリント」又は「導体コイル」とも称す
る）３０をセラミックベース２６上の所定の位置に所定
のパターンで印刷する。多層セラミック誘導部品のよう
な表面実装チップ部品の場合、製造業者は、通常、生産
効率を高めるために１つの積層パレット内に数千個のチ
ップを製造する。従って、何千個ものコイルパターンが
セラミックベース上に印刷される（図４参照）。
【００２７】次いで、導体プリント３０を乾燥させた
後、図１０に示されるように、導体コイル３０上にバイ
アドット３２を印刷する。バイアドット３２が印刷され
た後、バイアドット３２を放置乾燥させる。ここで、コ
イル３０上のバイアドット３２の位置合わせは、本発明
の方法において極めて重要であることに留意されたい。
各コイル３０は、図１及び３に示されるように、各層を
通して直列に接続されるので、ただ１つの接続不良が存
在しても、直列接続を台無しにし、インダクター全体を
作動不能にしてしまう。
【００２８】バイアドット３２は、次の工程（図２参
照）で流し込まれるセラミックスラリーと相互作用する
上述した物理力及び、又は化学力を導入する上述の特別
処方の導体インキで印刷する。図１１は、コイル３０及
びバイアドット３２を覆って流し込まれたセラミックス
ラリー３４を示す。セラミックスラリー３４は、このよ
うに流し込まれると、前のセラミック層２６と、コイル
３０及びバイアドット３２を被覆する。この時点では、
セラミックスラリー３４は、直ぐには乾燥させず、約２
〜３０秒間室温に保持した後、乾燥機に入れる。この室
温に保持する時間（約２〜３０秒間）は、スラリー３４
を流動状態に維持し、上述した相互作用力によりスラリ
ー３４をバイアドット３２の頂部表面領域から放逐させ
るための時間である。その結果として、図１２に示され
るように、バイアドット３２の頂部にバイア（各コイル
間を相互導通接続する部分）３６が形成される。次い
で、セラミックスラリー３４を乾燥させると、そのセラ
ミック層３４がバイアドット３２と均等の厚さにまで収
縮する、つまり、バイアドット３２と面一になる。以上
に説明した工程により導体パターン３０上にすべてのバ
イア３６が同時に形成される。
【００２９】図２のブロック図に示されているように、
更に追加の層が必要とされる場合は、上述の工程を繰り
返せばよい。その場合、図１３に示されるように、追加
の導体パターンを印刷すると、それによって形成される
導体コイル３０’は先に形成されていたバイアドット３
２（バイア導体３６）に導通接続する。この追加の導体
パターンのプリント（３０’）を乾燥させた後、その上
に追加のバイアドット３２を印刷し、乾燥させる。次い
で、上述したセラミックの流し込み、バイア形成及び乾
燥を行う。所望数の層が得られるまで、上述した導体印
刷、バイアドット印刷、セラミック流し込みサイクルを
反復することができる。所望数の層が得られたならば、
頂部（最上層）導体パターン３８を印刷し、乾燥させ
る。頂部導体パターン３８は、底部導体パターンと同様
の態様で内部コイルを外部端子に接続するための導電路
を設定する。最後に、頂部セラミック層、即ち、セラミ
ックキャップ４０を流し込み、乾燥させれば、図１４に
示されるように、積層サイクルが完了する。
【００３０】得られたウエーハ２４の良好な切断品質
（きれいに切断される品質）及び切断効率（切断作業の
迅速性）が得られるように所定の待機／乾燥時間を経過
させる。次いで、図１５に示されるように、この多層ウ
エーハ２４を個々の部品（セラミックチップ）１０にダ
イシングカット（方形切断）する。図４及び１５に示さ
れたウエーハ２４は僅か４０個の多層部品１０を含むも
のとして示されているが、１個のウエーハにもっと多数
の部品を含めることができる。これらの切断されたすべ
ての部品１０をセラミック基板上に載せて焼結炉に装入
する。
【００３１】焼結炉内での焼結工程は、多層部品１０の
個々のセラミック層を融着させて内部に導体コイルをサ
ンドイッチ状に挟持した稠密物体として焼結する。この
焼結工程の後、部品１０をタンブリング処理して図１６
に示されるようにかどを丸くする。
【００３２】次に、浸漬、刷毛塗り又は他の任意の均等
方法によって各セラミックチップ１０の両端に銀ペース
トを塗布する。その後チップ１０を焼成すると、両端の
銀が図１７に示されるように導電端子に融着してセラミ
ック本体をくるむ。チップ１０が表面実装の用途に使用
される場合は、両端の銀端子にバリヤー層をメッキす
る。図１７は、形成された銀端子４２を示す。完成した
部品１０は、図１８に断面図で示されている。図１８
は、単にコイル層３０，３０’及び頂部導体パターン３
８の相対的配置関係を示す簡略化された図である。又、
図１８には図を簡略にするためにバイアは図示されず、
省略されている。
【００３３】図１９〜２２は、本発明を組み入れて用い
ることができる別の多層デバイス製造方法、即ち、乾式
シート又はテープ法を示す。以下の説明では、便宜上バ
イアドットと、その上面が露出されて導体バイア（「導
体充填バイア」又は「バイア導体」又は単に「バイア」
とも称する）とされたものを同じ参照番号で示すことと
する。図１９に示されるように、まず、剥離キャリアフ
ィルム４６上にバイアドット４４を印刷する。乾燥させ
た後、そのキャリアフィルム４６及びドット４４上にセ
ラミックスラリー４８を流し込む（図２０）。その結
果、先に説明したように物理的及び、又は化学的力がス
ラリー４８をバイアドット４４の頂部表面から放逐す
る。かくして、図６〜１４の実施例の場合と同様に導体
バイア又はバイア導体４４が形成される。セラミックス
ラリー４８が乾燥すると、導体充填バイア４４は、先の
実施例の場合と同様に、収縮したセラミック層４８内に
埋入された形となる（図２１）。
【００３４】次いで、図２２に示されるように、導体パ
ターン５２をセラミック層４８上に印刷すると、導体パ
ターン５２は導体バイア４４と接触する。導体パターン
５２を乾燥させれば、得られたセラミック／導体組立体
は、後に相互導通接続部を有するデバイスを積層製造す
るために保存しておくことができる。相互導通接続部を
有する多層デバイスを積層製造する際には、このセラミ
ック／導体組立体（導体充填バイアと印刷された導体パ
ターンを有するセラミックシート又はテープ）を必要な
枚数だけ互いに位置合わせして重ね合わせ、加圧積層し
て、ダイシングカットすればよい。得られた個々の部品
を上述した有機物焼灼、焼成、タンブリング処理、端子
形成、テスト及びパッケージング工程にかける。
【００３５】上述した同時バイア形成は、例えば多層プ
リント回路板、ＩＣ（集積回路）パッケージ、ＬＣ，Ｌ
Ｒ，ＬＣＲ集積デバイス、変成器、電子フィルタ、及び
相互導通接続部を有するその他の任意の多層デバイス等
の他のデバイスを製造するのにも用いることができる。
分離層か、セラミックであってもよく、あるいは他の任
意の種類の材料とすることができる。
【００３６】以上、本発明を実施形態に関連して説明し
たが、本発明は、ここに例示した実施形態の構造及び形
状に限定されるものではなく、いろいろな実施形態が可
能であり、いろいろな変更及び改変を加えることができ
ることを理解されたい。
【図面の簡単な説明】
【図１】図１は、多層セラミックインダクターの分解透
視図である。
【図２】図２は、本発明を組み入れた多層セラミックイ
ンダクター製造方法の順次工程のフローチャートであ
る。
【図３】図３は、代表的な多層セラミックインダクター
の分解図であり、各導電層及びバイアを示す。
【図４】図４は、多数の個々の部品を切り取ることがで
きる多層セラミックウエーハの概略図である。
【図５】図５は、濡れ角を規定する説明図である。
【図６】図６は、バイア形成工程における異なる濡れ角
を示す。
【図７】図７は、バイア形成工程における更に異なる濡
れ角を示す。
【図８】図８は、キャリア上に流し込まれたセラミック
ベース層を示す概略図である。
【図９】図９は、セラミックベース上に印刷された導電
路を示す概略図である。
【図１０】図１０は、導体パターン上に印刷されたバイ
アドットを示す概略図である。
【図１１】図１１は、印刷された導電路及びバイアドッ
トを覆っている初期時のセラミック層の流し込み体を示
す概略図である。
【図１２】図１２は、バイアドット表面の頂面上のスラ
リーを放逐する物理的／化学的力とセラミックスラリー
との間の相互作用を示す概略図である。
【図１３】図１３は、セラミック層及びバイアドット上
に印刷された第２導体パターンを示す概略図である。
【図１４】図１４は、頂部導体パターン及び流し込まれ
た頂部セラミック層を示す概略図である。
【図１５】図１５は、ダイシング工程を示す概略図であ
る。
【図１６】図１６は、タンブリング処理された（かどを
丸められた）チップの概略図である。
【図１７】図１７は、端子を形成された図１６のチップ
の概略図である。
【図１８】図１８は、図１７の線１８−１８に沿ってみ
た断面図である。
【図１９】図１９は、剥離キャリアフィルム又はテープ
上にバイア形成工程の第１段階を示す概略図である。
【図２０】図２０は、バイア形成工程の次の段階を示す
概略図である。
【図２１】図２１は、バイア形成工程の次の段階を示す
概略図である。
【図２２】図２２は、バイア形成工程の段階を示す概略
図である。
【符号の説明】
１０：多層部品、セラミックチップ １２：導電コイル １４：多層セラミック構造体 １６：多層セラミックインダクター １８：コイル層 ２０：基板 ２２：バイア ２４：多層ウエーハ ２６：セラミックスラリー、セラミックベース、セラミ
ック層 ２８：キャリア、剥離キャリア ３０：導体コイル、導体パターン、導体プリント ３２：バイアドット ３４：セラミックスラリー、セラミック層 ３６：バイア、バイア導体 ３８：頂部導体パターン ４０：キャップ ４２：端子 ４４：バイアドット、バイア導体、導体バイア、導体充
填バイア ４６：キャリアフィルム、剥離キャリアフィルム ４８：セラミックスラリー、セラミック層 ５２：導体パターン
フロントページの続き (71)出願人 599087626 10 ＭＡＩＮ ＳＴＲＥＥＴ ＭＯＮＲＯ Ｅ，ＣＯＮＮＥＣＴＩＣＵＴ 06468 Ｕ ＳＡ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 多層導電層と、隣接する導電層間に相互
    導通接続部を有する多層セラミック部品を製造する方法
    であって、 セラミックベースを準備する工程と、 該ベース上に第１導電パターンを印刷する工程と、 所定の相互導通接続部の部位及びサイズに対応する部位
    及びサイズを有する第２導電パターンを前記第１導電パ
    ターンを覆って印刷する工程と、 前記セラミックベース及び第１導電パターンを覆って所
    定量のセラミックスラリーを流し込み、その際、前記第
    ２導電パターンが該セラミックスラリーによって覆われ
    ないままに残されるように該セラミックベース及び第１
    導電パターンを覆って該所定量のセラミックスラリーを
    流し込む工程と、 前記セラミック層を放置乾燥させてセラミック層を形成
    する工程と、 前記乾燥したセラミック層及び前記第２導電パターンを
    覆って第３導電パターンを印刷して、該第２導電パター
    ンによって前記第１導電パターンと第３導電パターンの
    間に相互導通接続を設定する工程と、から成る多層セラ
    ミック部品製造方法。
  2. 【請求項２】 前記乾燥したセラミック層及び前記第３
    導電パターンを覆ってセラミックキャップを形成する工
    程を含むことを特徴とする請求項１に記載の多層セラミ
    ック部品製造方法。
  3. 【請求項３】 前記多層セラミック部品の両端に導電端
    子を形成する工程を含むことを特徴とする請求項２に記
    載の多層セラミック部品製造方法。
  4. 【請求項４】 前記多層セラミック部品の層数を増やす
    ために第１導電パターンを印刷する工程、第２導電パタ
    ーンを印刷する工程、及び所定量のセラミックスラリー
    を流し込む工程を繰り返すことを特徴とする請求項１に
    記載の多層セラミック部品製造方法。
  5. 【請求項５】 前記セラミックスラリーと第２導電パタ
    ーンとの間の物理的／化学的力によって該第２導電パタ
    ーンの頂部表面領域のセラミックスラリーが放逐される
    ように該セラミックスラリーの厚さを制御する工程を含
    むことを特徴とする請求項１に記載の多層セラミック部
    品製造方法。
  6. 【請求項６】 複数の多層セラミック部品を同時にウエ
    ーハの形に形成し、後に該ウエーハを個々の多層セラミ
    ック部品に切断することを特徴とする請求項１に記載の
    多層セラミック部品製造方法。
  7. 【請求項７】 多層セラミック部品において２つの隣接
    する導体層間に相互導通接続部を形成する方法であっ
    て、 表面に第１導体を印刷されたセラミックベースを準備す
    る工程と、 前記第１導体上の相互導通接続部を形成すべき部位に導
    電性バイアドットを印刷する工程と、 前記セラミックベース、第１導体及びバイアドットを覆
    って所定量のセラミック層を流し込み、その際、該バイ
    アドットとセラミック層との間に作用する力によって該
    バイアドットの上方領域の該セラミック層を放逐させて
    該バイアドットの頂部表面を露出した状態に残すように
    該セラミックベース、第１導体及びバイアドットを覆っ
    て該所定量のセラミック層を流し込む工程と、 該セラミック層を放置乾燥させる工程と、 前記乾燥したセラミック層及び導電性バイアドットを覆
    って第２導体を印刷する工程と、から成る相互導通接続
    部形成方法。
  8. 【請求項８】 前記第２導体を覆ってセラミックキャッ
    プを流し込みセラミックキャップを形成する工程を含む
    ことを特徴とする請求項７に記載の相互導通接続部形成
    方法。
  9. 【請求項９】 前記多層セラミック部品の両端に導電端
    子を形成する工程を含むことを特徴とする請求項８に記
    載の相互導通接続部形成方法。
  10. 【請求項１０】 前記第２導体上の相互導通接続部を形
    成すべき部位に第２導電性バイアドットを印刷する工程
    と、前記セラミック層、前記第２導体及び前記第２導電
    性バイアドットを覆って第２セラミック層を流し込む工
    程と、該第２セラミック層を放置乾燥させる工程と、前
    記乾燥した第２セラミック層及び第２導電性バイアドッ
    トを覆って第３導体を印刷する工程を含むことを特徴と
    する請求項７に記載の相互導通接続部形成方法。
  11. 【請求項１１】 前記多層セラミック部品は、インダク
    ターから成り、前記第１導体及び第２導体は、各々、導
    電コイルの一部を構成することを特徴とする請求項７に
    記載の相互導通接続部形成方法。
  12. 【請求項１２】 多層導電層と、隣接する導電層間に相
    互導通接続部を有する多層部品を乾式シート又はテープ
    法を用いて形成する方法であって、 キャリアフィルムを準備する工程と、 該キャリアフィルム上に少くとも１つのバイアドットを
    印刷する工程と、 前記キャリアフィルム及びバイアドットを覆って所定量
    のセラミック層を流し込み、その際、該バイアドットが
    該セラミックスラリーによって覆われないままに残され
    て相互導通接続部を形成するように該キャリアフィルム
    及びバイアドットを覆って該所定量のセラミック層を流
    し込む工程と、 該セラミックスラリーを放置乾燥させる工程と、 前記乾燥したセラミックスラリー及びバイアドットを覆
    って導体パターンを印刷する工程と、から成る多層部品
    形成方法。
  13. 【請求項１３】 前記多層セラミック部品は、プリント
    回路板であることを特徴とする請求項１に記載の多層セ
    ラミック部品製造方法。
  14. 【請求項１４】 多層回路板において２つの隣接する導
    体層間に相互導通接続部を形成する方法であって、 表面に第１導体を印刷されたベースを準備する工程と、 前記第１導体上の相互導通接続部を形成すべき部位に導
    電性バイアドットを印刷する工程と、 前記ベース、第１導体及び導電性バイアドットを覆って
    材料層を流し込み、その際、流し込む材料層が、該バイ
    アドットと該材料層との間の物理的／化学的力が該バイ
    アドットの上方領域の該材料層を放逐して該バイアドッ
    トの頂部表面を露出した状態に残すように制御された厚
    さ及び化学的組成を有するものとする工程と、 該材料層を放置乾燥させる工程と、 前記乾燥した材料層及び導電性バイアドットを覆って第
    ２導体を印刷する工程と、から成る相互導通接続部形成
    方法。
JP17717199A 1998-06-24 1999-06-23 多層誘導デバイス及びその他のデバイスのためのバイア形成 Expired - Fee Related JP3500567B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/103962 1998-06-24
US09/103,962 US6207234B1 (en) 1998-06-24 1998-06-24 Via formation for multilayer inductive devices and other devices

Publications (2)

Publication Number Publication Date
JP2000114085A true JP2000114085A (ja) 2000-04-21
JP3500567B2 JP3500567B2 (ja) 2004-02-23

Family

ID=22297941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17717199A Expired - Fee Related JP3500567B2 (ja) 1998-06-24 1999-06-23 多層誘導デバイス及びその他のデバイスのためのバイア形成

Country Status (5)

Country Link
US (1) US6207234B1 (ja)
EP (1) EP0967624B1 (ja)
JP (1) JP3500567B2 (ja)
DE (1) DE69913610T2 (ja)
HK (1) HK1024332A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013106030A (ja) * 2011-11-10 2013-05-30 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328710B1 (ko) 1999-08-23 2002-03-20 박종섭 인덕터 및 그의 제조방법
US6689976B1 (en) * 2002-10-08 2004-02-10 Agilent Technologies, Inc. Electrically isolated liquid metal micro-switches for integrally shielded microcircuits
JP4039035B2 (ja) * 2001-10-31 2008-01-30 セイコーエプソン株式会社 線パターンの形成方法、線パターン、電気光学装置、電子機器、非接触型カード媒体
US7078849B2 (en) * 2001-10-31 2006-07-18 Agilent Technologies, Inc. Longitudinal piezoelectric optical latching relay
US20030178388A1 (en) * 2002-03-22 2003-09-25 Phillips Kenneth L. Inverted micro-vias
US6741767B2 (en) * 2002-03-28 2004-05-25 Agilent Technologies, Inc. Piezoelectric optical relay
US20030194170A1 (en) * 2002-04-10 2003-10-16 Wong Marvin Glenn Piezoelectric optical demultiplexing switch
US6750594B2 (en) 2002-05-02 2004-06-15 Agilent Technologies, Inc. Piezoelectrically actuated liquid metal switch
US6927529B2 (en) 2002-05-02 2005-08-09 Agilent Technologies, Inc. Solid slug longitudinal piezoelectric latching relay
US6756551B2 (en) 2002-05-09 2004-06-29 Agilent Technologies, Inc. Piezoelectrically actuated liquid metal switch
US6774324B2 (en) 2002-12-12 2004-08-10 Agilent Technologies, Inc. Switch and production thereof
US20040112727A1 (en) * 2002-12-12 2004-06-17 Wong Marvin Glenn Laser cut channel plate for a switch
US6787719B2 (en) * 2002-12-12 2004-09-07 Agilent Technologies, Inc. Switch and method for producing the same
US7022926B2 (en) * 2002-12-12 2006-04-04 Agilent Technologies, Inc. Ultrasonically milled channel plate for a switch
US6855898B2 (en) * 2002-12-12 2005-02-15 Agilent Technologies, Inc. Ceramic channel plate for a switch
US6743990B1 (en) 2002-12-12 2004-06-01 Agilent Technologies, Inc. Volume adjustment apparatus and method for use
US6806793B2 (en) * 2002-12-13 2004-10-19 International Business Machines Corporation MLC frequency selective circuit structures
US7019235B2 (en) * 2003-01-13 2006-03-28 Agilent Technologies, Inc. Photoimaged channel plate for a switch
US6809277B2 (en) 2003-01-22 2004-10-26 Agilent Technologies, Inc. Method for registering a deposited material with channel plate channels, and switch produced using same
US6747222B1 (en) * 2003-02-04 2004-06-08 Agilent Technologies, Inc. Feature formation in a nonphotoimagable material and switch incorporating same
US6825429B2 (en) * 2003-03-31 2004-11-30 Agilent Technologies, Inc. Hermetic seal and controlled impedance RF connections for a liquid metal micro switch
US6765161B1 (en) 2003-04-14 2004-07-20 Agilent Technologies, Inc. Method and structure for a slug caterpillar piezoelectric latching reflective optical relay
US6906271B2 (en) * 2003-04-14 2005-06-14 Agilent Technologies, Inc. Fluid-based switch
US6903490B2 (en) * 2003-04-14 2005-06-07 Agilent Technologies, Inc. Longitudinal mode optical latching relay
US6891315B2 (en) * 2003-04-14 2005-05-10 Agilent Technologies, Inc. Shear mode liquid metal switch
US6882088B2 (en) * 2003-04-14 2005-04-19 Agilent Technologies, Inc. Bending-mode latching relay
US6794591B1 (en) 2003-04-14 2004-09-21 Agilent Technologies, Inc. Fluid-based switches
US6762378B1 (en) 2003-04-14 2004-07-13 Agilent Technologies, Inc. Liquid metal, latching relay with face contact
US6925223B2 (en) * 2003-04-14 2005-08-02 Agilent Technologies, Inc. Pressure actuated optical latching relay
US6841746B2 (en) * 2003-04-14 2005-01-11 Agilent Technologies, Inc. Bent switching fluid cavity
US6740829B1 (en) 2003-04-14 2004-05-25 Agilent Technologies, Inc. Insertion-type liquid metal latching relay
US6924443B2 (en) * 2003-04-14 2005-08-02 Agilent Technologies, Inc. Reducing oxides on a switching fluid in a fluid-based switch
US6768068B1 (en) 2003-04-14 2004-07-27 Agilent Technologies, Inc. Method and structure for a slug pusher-mode piezoelectrically actuated liquid metal switch
US6891116B2 (en) * 2003-04-14 2005-05-10 Agilent Technologies, Inc. Substrate with liquid electrode
US6961487B2 (en) * 2003-04-14 2005-11-01 Agilent Technologies, Inc. Method and structure for a pusher-mode piezoelectrically actuated liquid metal optical switch
US6876131B2 (en) * 2003-04-14 2005-04-05 Agilent Technologies, Inc. High-frequency, liquid metal, latching relay with face contact
US6774325B1 (en) 2003-04-14 2004-08-10 Agilent Technologies, Inc. Reducing oxides on a switching fluid in a fluid-based switch
US6870111B2 (en) * 2003-04-14 2005-03-22 Agilent Technologies, Inc. Bending mode liquid metal switch
US6956990B2 (en) * 2003-04-14 2005-10-18 Agilent Technologies, Inc. Reflecting wedge optical wavelength multiplexer/demultiplexer
US6888977B2 (en) * 2003-04-14 2005-05-03 Agilent Technologies, Inc. Polymeric liquid metal optical switch
US6876133B2 (en) * 2003-04-14 2005-04-05 Agilent Technologies, Inc. Latching relay with switch bar
US7012354B2 (en) * 2003-04-14 2006-03-14 Agilent Technologies, Inc. Method and structure for a pusher-mode piezoelectrically actuated liquid metal switch
US6920259B2 (en) * 2003-04-14 2005-07-19 Agilent Technologies, Inc. Longitudinal electromagnetic latching optical relay
US6798937B1 (en) 2003-04-14 2004-09-28 Agilent Technologies, Inc. Pressure actuated solid slug optical latching relay
US6879089B2 (en) * 2003-04-14 2005-04-12 Agilent Technologies, Inc. Damped longitudinal mode optical latching relay
US6816641B2 (en) * 2003-04-14 2004-11-09 Agilent Technologies, Inc. Method and structure for a solid slug caterpillar piezoelectric optical relay
US6903287B2 (en) * 2003-04-14 2005-06-07 Agilent Technologies, Inc. Liquid metal optical relay
US6803842B1 (en) 2003-04-14 2004-10-12 Agilent Technologies, Inc. Longitudinal mode solid slug optical latching relay
US6946776B2 (en) * 2003-04-14 2005-09-20 Agilent Technologies, Inc. Method and apparatus for maintaining a liquid metal switch in a ready-to-switch condition
US6838959B2 (en) * 2003-04-14 2005-01-04 Agilent Technologies, Inc. Longitudinal electromagnetic latching relay
US6879088B2 (en) * 2003-04-14 2005-04-12 Agilent Technologies, Inc. Insertion-type liquid metal latching relay array
US6876130B2 (en) * 2003-04-14 2005-04-05 Agilent Technologies, Inc. Damped longitudinal mode latching relay
US6894424B2 (en) * 2003-04-14 2005-05-17 Agilent Technologies, Inc. High frequency push-mode latching relay
US6903493B2 (en) * 2003-04-14 2005-06-07 Agilent Technologies, Inc. Inserting-finger liquid metal relay
US6903492B2 (en) * 2003-04-14 2005-06-07 Agilent Technologies, Inc. Wetting finger latching piezoelectric relay
US6900578B2 (en) * 2003-04-14 2005-05-31 Agilent Technologies, Inc. High frequency latching relay with bending switch bar
US6946775B2 (en) * 2003-04-14 2005-09-20 Agilent Technologies, Inc. Method and structure for a slug assisted longitudinal piezoelectrically actuated liquid metal optical switch
US6885133B2 (en) * 2003-04-14 2005-04-26 Agilent Technologies, Inc. High frequency bending-mode latching relay
US6894237B2 (en) * 2003-04-14 2005-05-17 Agilent Technologies, Inc. Formation of signal paths to increase maximum signal-carrying frequency of a fluid-based switch
US20040201447A1 (en) * 2003-04-14 2004-10-14 Wong Marvin Glenn Thin-film resistor device
US6730866B1 (en) 2003-04-14 2004-05-04 Agilent Technologies, Inc. High-frequency, liquid metal, latching relay array
US6818844B2 (en) * 2003-04-14 2004-11-16 Agilent Technologies, Inc. Method and structure for a slug assisted pusher-mode piezoelectrically actuated liquid metal optical switch
US6770827B1 (en) 2003-04-14 2004-08-03 Agilent Technologies, Inc. Electrical isolation of fluid-based switches
US6831532B2 (en) * 2003-04-14 2004-12-14 Agilent Technologies, Inc. Push-mode latching relay
US7071432B2 (en) * 2003-04-14 2006-07-04 Agilent Technologies, Inc. Reduction of oxides in a fluid-based switch
US7048519B2 (en) * 2003-04-14 2006-05-23 Agilent Technologies, Inc. Closed-loop piezoelectric pump
US6876132B2 (en) * 2003-04-14 2005-04-05 Agilent Technologies, Inc. Method and structure for a solid slug caterpillar piezoelectric relay
US7070908B2 (en) * 2003-04-14 2006-07-04 Agilent Technologies, Inc. Feature formation in thick-film inks
US6750413B1 (en) 2003-04-25 2004-06-15 Agilent Technologies, Inc. Liquid metal micro switches using patterned thick film dielectric as channels and a thin ceramic or glass cover plate
US6777630B1 (en) 2003-04-30 2004-08-17 Agilent Technologies, Inc. Liquid metal micro switches using as channels and heater cavities matching patterned thick film dielectric layers on opposing thin ceramic plates
US6759610B1 (en) 2003-06-05 2004-07-06 Agilent Technologies, Inc. Multi-layer assembly of stacked LIMMS devices with liquid metal vias
US6833520B1 (en) * 2003-06-16 2004-12-21 Agilent Technologies, Inc. Suspended thin-film resistor
US6759611B1 (en) 2003-06-16 2004-07-06 Agilent Technologies, Inc. Fluid-based switches and methods for producing the same
US6781074B1 (en) 2003-07-30 2004-08-24 Agilent Technologies, Inc. Preventing corrosion degradation in a fluid-based switch
US6787720B1 (en) 2003-07-31 2004-09-07 Agilent Technologies, Inc. Gettering agent and method to prevent corrosion in a fluid switch
KR100665114B1 (ko) * 2005-01-07 2007-01-09 삼성전기주식회사 평면형 자성 인덕터의 제조 방법
JP4844045B2 (ja) * 2005-08-18 2011-12-21 Ｔｄｋ株式会社 電子部品及びその製造方法
FR2925222B1 (fr) * 2007-12-17 2010-04-16 Commissariat Energie Atomique Procede de realisation d'une interconnexion electrique entre deux couches conductrices
WO2012014692A1 (ja) * 2010-07-29 2012-02-02 株式会社村田製作所 セラミック多層基板およびその製造方法
JP5280500B2 (ja) * 2011-08-25 2013-09-04 太陽誘電株式会社 巻線型インダクタ
KR102052596B1 (ko) * 2014-06-25 2019-12-06 삼성전기주식회사 칩형 코일 부품 및 그 제조방법
KR101693749B1 (ko) 2015-04-06 2017-01-06 삼성전기주식회사 인덕터 소자 및 그 제조방법
DE102015206173A1 (de) 2015-04-07 2016-10-13 Würth Elektronik eiSos Gmbh & Co. KG Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
CN107835974B (zh) * 2015-06-30 2021-07-16 3M创新有限公司 包括通孔的电子设备以及形成此类电子设备的方法
WO2017124200A2 (en) * 2016-01-20 2017-07-27 Jaquet Technology Group Ag Manufacturing method for a sensing element and sensor device
US20200105453A1 (en) * 2018-10-01 2020-04-02 Texas Instruments Incorporated Inkjet printed electronic components

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302932A (en) * 1992-05-12 1994-04-12 Dale Electronics, Inc. Monolythic multilayer chip inductor and method for making same
JPH07167747A (ja) 1993-12-14 1995-07-04 Hitachi Ltd 内燃機関の二次空気供給システムの故障診断装置
US5650199A (en) * 1995-11-22 1997-07-22 Aem, Inc. Method of making a multilayer electronic component with inter-layer conductor connection utilizing a conductive via forming ink

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013106030A (ja) * 2011-11-10 2013-05-30 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
DE69913610T2 (de) 2004-09-30
EP0967624A2 (en) 1999-12-29
DE69913610D1 (de) 2004-01-29
JP3500567B2 (ja) 2004-02-23
EP0967624B1 (en) 2003-12-17
EP0967624A3 (en) 2001-03-28
US6207234B1 (en) 2001-03-27
HK1024332A1 (en) 2000-10-05

Similar Documents

Publication Publication Date Title
JP3500567B2 (ja) 多層誘導デバイス及びその他のデバイスのためのバイア形成
JP6096638B2 (ja) 積層セラミックキャパシタ及びこれを含む印刷回路基板
US6542379B1 (en) Circuitry with integrated passive components and method for producing
CN100431074C (zh) 电容器和电容器内置电路基板及其制造方法
US5400948A (en) Circuit board for high pin count surface mount pin grid arrays
EP1061569B1 (en) Method for manufacturing ceramic substrate and non-fired ceramic substrate
CN100382309C (zh) 模块部件
CN1619731B (zh) 内装电容器模块和其制造方法及用于它的电容器
JP5404312B2 (ja) 電子装置
US20050126820A1 (en) Method for fabricating wiring board provided with passive element, and wiring board provided with passive element
TWI418267B (zh) 將薄膜電容器整合至印刷線路板之堆積層的方法
TWI387980B (zh) Winding electronic parts
KR101057567B1 (ko) 트랜스포머 및 액정 폴리머(ｌｃｐ) 물질을 사용한 관련 제조 방법
JP2002015939A (ja) 積層型電子部品およびその製法
JPS6050331B2 (ja) インダクタンス素子とその製造方法
JP3307270B2 (ja) 積層型電子部品の製造方法
JP4284782B2 (ja) 多層セラミック基板およびその製造方法
JP2000173835A (ja) 積層電子部品及びその製造方法
JP2007012825A (ja) チップ部品及びその製造方法
JP2946261B2 (ja) 積層電子部品の製造方法
JP2005166745A (ja) 積層インダクタ
JP2010050316A (ja) 積層型電子部品及びその製造方法
JP2005019670A (ja) プリント基板の製造方法
JP2006128224A (ja) 積層基板の製造方法及び積層基板
Danner High performance ceramic modules and packages

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees