JP2013102127A - 積層型インダクタ及びその製造方法 - Google Patents

Abstract

【課題】本発明は、積層型インダクタ及びその製造方法に関する。
【解決手段】本発明は、インダクタ本体と、上記インダクタ本体に形成された導電回路及び導電性ビアを有するコイル部と、上記インダクタ本体の両側に形成された外部電極と、を含み、上記インダクタ本体は、少なくとも上記導電回路及び導電性ビアの周囲部分がフェライトまたは非磁性体材料からなる積層型インダクタを提供する。
【選択図】図２

Description

本発明は、積層型インダクタ及びその製造方法に関する。

セラミック材料を用いる電子部品として、キャパシタ、インダクタ、圧電素子、バリスタまたはサーミスタ等がある。

このようなセラミック電子部品のうちインダクタは、抵抗、キャパシタと共に、電子回路をなす重要な受動素子の一つとして、ノイズ（ｎｏｉｓｅ）を除去したり、ＬＣ共振回路をなす部品に用いられる。

このようなインダクタは、フェライト（ｆｅｒｒｉｔｅ）コアにコイルを巻いたり、印刷してから両端に電極を形成して製造されたり、磁性体または誘電体に内部電極を印刷してから積層して製造されることができる。

インダクタは、構造によって積層型、巻線型、薄膜型等、多様に分類されることができるが、その中でも、積層型が広く普及される趨勢にある。

積層型インダクタは、多数のフェライトまたは低誘電率の誘電体からなるセラミックシートが積層された積層体の形態で製造される。

セラミックシート上にはコイル形態の金属パターンが形成されているが、それぞれのセラミックシート上に形成されたコイル形態の金属パターンは、各セラミックシートに形成された導電性ビアによって順次接続され、積層方向に沿って重畳されてらせん構造を有するコイルをなす。

上記コイルの両端は、積層体の外部面に引出されて外部端子と接続される。

積層型インダクタは、チップ形態の別個部品として製造されることができ、基板に内蔵された状態で他のモジュールと共に形成されることもできる。

一般的な積層型インダクタは、金属パターンが形成された複数の磁性体層を積層した構造を有するが、上記金属パターンは、各磁性体層に形成されたビア電極によって順次接続されて積層方向に沿って重畳されながら、らせん構造を有するコイルをなす。

このような積層型インダクタのコイルは、磁性体で囲まれているため、高電流が印加されると、コイル周辺の磁性体が磁化する傾向がある。

また、コイル周辺が磁化することで、インダクタのインダクタンス（Ｌ）値を変化させてインダクタの容量特性を阻害する問題点がある。

当技術分野においては、積層型インダクタの電気的特性を向上させることができる新たな方案が求められてきた。

本発明の一側面は、インダクタ本体と、上記インダクタ本体に形成された導電回路及び導電性ビアを有するコイル部と、上記インダクタ本体の両側に形成された外部電極と、を含み、上記インダクタ本体は、少なくとも上記導電回路及び導電性ビアの周囲部分がフェライトまたは非磁性体材料からなる積層型インダクタを提供する。

本発明の一実施例において、上記コイル部の内部にコアが形成されることができる。

この際、上記コアは、フェライトまたは非磁性体材料からなるか、金属粉末が含まれた材料からなることができる。

本発明の一実施例において、上記インダクタ本体の上部に形成された上部カバー層と、上記インダクタ本体の下部に形成された下部カバー層と、をさらに含むことができる。

この際、上記上部カバー層及び上記下部カバー層は、金属粉末材料を含むことができる。

本発明の一実施例において、上記金属粉末は粒度分布０．５から５μｍを有したり、粒度分布１０から２０μｍを有したり、粒度分布０．５から５μｍを有するものと粒度分布１０から２０μｍを有するものとが混合されることができる。

本発明の一実施例において、上記インダクタ本体は、フェライトまたは非磁性体材料からなるか、金属粉末が含まれた材料からなることができる。

本発明の一実施例において、上記上部カバー層、下部カバー層及びインダクタ本体の外側に絶縁層が形成されることができる。

本発明の一実施例において、上記フェライト材料は、粒度分布０．５から２０μｍを有することができる。

本発明の他の側面は、周囲部分がフェライトまたは非磁性体材料からなる導電回路及び導電性ビアが形成され、金属粉末が含まれた材料からなる複数のシートを用意する段階と、上記各シートに形成された導電回路の一端が隣接するシートに形成された導電性ビアと接触してコイル部が形成されるように上記複数のシートを積層してインダクタ本体を形成する段階と、を含む積層型インダクタの製造方法を提供する。

本発明の一実施例において、上記インダクタ本体の下部に金属粉末を含む下部カバー層を形成し、上記インダクタ本体の上部に金属粉末を含む上部カバー層を形成する段階をさらに含むことができる。

この際、上記上部及び下部カバー層は、金属粉末が含まれた材料からなるカバーシートを積層形成したり、金属粉末が含まれた材料からなるペーストをそれぞれ上記インダクタ本体の上部及び下部面に印刷形成することができる。

本発明のさらに他の側面は、周囲部分がフェライトまたは非磁性体材料からなる導電回路及び導電性ビアが形成され、フェライトまたは非磁性体材料からなる複数のシートを用意する段階と、上記各シートに形成された導電回路の一端が隣接するシートに形成された導電性ビアと接触してコイル部が形成されるように上記複数のシートを積層してインダクタ本体を形成する段階と、上記インダクタ本体の下部に金属粉末が含まれた材料からなる下部カバーシートを積層する段階と、上記インダクタ本体の上部に金属粉末が含まれた材料からなる上部カバーシートを積層する段階と、を含む積層型インダクタの製造方法を提供する。

本発明のさらに他の側面は、周囲部分がフェライトまたは非磁性体材料からなる導電回路及び導電性ビアが形成され、フェライトまたは非磁性体材料からなる複数のシートを用意する段階と、上記各シートに形成された導電回路の一端が隣接するシートに形成された導電性ビアと接触してコイル部が形成されるように上記複数のシートを積層してインダクタ本体を形成する段階と、上記インダクタ本体の下部面に金属粉末が含まれた材料からなるペーストを印刷して下部カバー層を形成する段階と、上記インダクタ本体の上部面に金属粉末が含まれた材料からなるペーストを印刷して上部カバー層を形成する段階と、を含む積層型インダクタの製造方法を提供する。

本発明のさらに他の側面は、周囲部分がフェライトまたは非磁性体材料からなる導電回路及び導電性ビアが形成され、フェライトまたは非磁性体材料からなる複数のシートを用意する段階と、上記各シートに形成された導電回路の一端が隣接するシートに形成された導電性ビアと接触してコイル部が形成されるように上記複数のシートを積層してインダクタ本体を形成する段階と、上記コイル部の内部を貫通する貫通ホールを形成する段階と、上記貫通ホールに金属粉末が含まれた材料からなるコア部を形成する段階と、を含むことを特徴とする積層型インダクタの製造方法を提供する。

本発明の一実施例において、上記インダクタ本体の両側に外部電極を形成する段階をさらに含むことができる。

本発明の一実施例によると、フェライト材料によって発熱時の電極間ショート及び高周波による材料損失を改善させることができ、金属粉末材料によって高電流におけるＬ値の低下を改善させることができる効果がある。

本発明の一実施形態による積層型インダクタの構造を示す概略斜視図である。 図１のＡ−Ａ’線に沿った断面図である。 本発明の他の実施形態による積層型インダクタの構造を示す概略断面図である。 本発明のさらに他の実施形態による積層型インダクタを示す概略断面図である。

以下では、本発明が属する技術分野において通常の知識を有する者が本発明を容易に行えるように、添付の図面を参照して本発明の好ましい実施形態について詳細に説明する。

しかしながら、本発明の実施形態は、他の多様な形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。

また、本発明の実施形態は、当該技術分野における平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。

従って、図面上における要素の形状及びサイズ等は、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同一要素である。

また、類似した機能及び作用をする部分に対しては、図面全体にわたって同一符号を用いる。

なお、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

図１は本発明の一実施形態による積層型インダクタの構造を示す概略斜視図であり、図２は図１のＡ−Ａ’線に沿った断面図である。

図１及び図２を参照すると、本発明の一実施形態による積層型インダクタ１は、インダクタ本体１０と、インダクタ本体１０に形成されたコイル部６０と、インダクタ本体１０の両側に形成された一対の外部電極２０と、を含む。

この際、少なくともコイル部６０の周囲部分は、フェライトまたは非磁性体材料からなる。

インダクタ本体１０は、複数のフェライト材料からなるシートが積層形成されたり、非磁性体材料からなる非磁性体シートが積層形成されたり、必要時にはそれと同一の材料からなるペーストを印刷形成することができる。しかしながら、本発明のインダクタ本体の形成方法がそれに限定されるものではない。

この際、上記非磁性体シートは、これに制限されるものではないが、非磁性体粉末、バインダー、可塑剤等をボールミルによって粉砕混合してスラリーを製造し、上記スラリーをシート形態で形成して用意されることができる。

インダクタ本体１０を形成する各シートの一面には導電回路（図示せず）が形成され、各シートの厚さ方向に貫通される導電性ビア（図示せず）が形成されることができる。

導電回路は、これに制限されるものではないが、例えば、厚膜印刷、塗布、蒸着、スパッタリング等の方法によって形成されることができる。

また、導電性ビアは、シートに貫通ホール形成した後、その貫通ホールに導電性ペースト等を充填することで形成されることができる。

この際、導電性ペーストは、Ａｇ、Ａｇ−Ｐｄ、Ｎｉ、Ｃｕ等の金属を含むことができる。

各シートに形成された導電回路の一端は、隣接するシートに形成された導電性ビアと接触することができる。

また、各シートに形成された導電回路は、導電性ビアによって接続されて周回するコイル部６０を形成することができる。

この際、導電回路が形成されたシートの個数は、積層型インダクタ１に求められるインダクタンス等の電気的特性によって決定されることができる。

このように構成されたコイル部６０の両端は、インダクタ本体１０の外部に引出されて第１及び第２外部電極２０とそれぞれ電気的に連結されることができる。

この際、導電回路及び導電性ビアの周囲部分は、フェライトまたは非磁性体材料で充填されることができ、フェライト材料は、粒度分布０．５から２０μｍを有することができるが、本発明がそれに限定されるものではない。

この際、積層型インダクタ１は、インダクタ本体１０の下部に形成された下部カバー層４２と、インダクタ本体１０の上部に形成された上部カバー層４１と、をさらに含むことができる。

また、インダクタ本体１０の外表面を囲むように絶縁層１１を形成することができる。この際、上部カバー層４１及び下部カバー層４２が形成される場合、上部及び下部カバー層４１、４２の外側面も全部囲む形態で絶縁層１１が形成されることができる。

下部カバー層４２及び上部カバー層４１は、これに制限されるものではないが、金属粉末、バインダー、可塑剤等をボールミルによって粉砕混合してスラリーを製造し、上記スラリーを用いて形成されることができる。

この際、下部カバー層４２及び上部カバー層４１に含まれた金属粉末５０は、多様なサイズで形成されることができ、例えば、粒度分布０．５から５μｍを有したり、粒度分布１０から２０μｍを有することができる。

但し、本発明は、それに限定されず、必要時には粒度分布０．５から５μｍを有するものと粒度分布１０から２０μｍを有するものとが混合される等、多様に変更されることができる。

一対の外部電極２０は、インダクタ本体１０の外部面に形成されたもので、コイル部６０の両端とそれぞれ電気的に連結される。

このような外部電極２０は、導電性ペーストにインダクタ本体を浸漬、印刷、蒸着、スパッタリングする等の方法によって形成されることができる。

この際、導電性ペーストは、Ａｇ、Ａｇ−Ｐｄ、Ｎｉ、Ｃｕ等の金属を含むことができる。

また、外部電極２０の表面には必要時にＮｉめっき層及びＳｎめっき層が形成されることができる。

巻線型インダクタは、Ｉ字断面のコアにコイルが巻線されるエアーギャップ（Ａｉｒ Ｇａｐ）が形成され、それにより、優れたＤＣバイアス特性を有することができる。

しかしながら、一般的に積層型インダクタは、インダクタ本体及びコイル部の内部全部がフェライト材料で形成される。

このような積層型インダクタは、電流増加によって磁性体の自己飽和が発生し、それにより、急激なインダクタンスの低下（ＤＣバイアス特性の低下）が発生することができる。

本実施例による積層型インダクタ１において、少なくともコイル部６０の導電回路及び導電性ビアの周囲部分は、フェライトまたは非磁性体材料で構成し、他の部分は、金属粉末５０が含まれた材料で構成した複合構造であることによって、巻線型インダクタと類似した形態を有することができる。

また、コイル部６０によって誘導された磁束は、中央のコア部に集中されてコイル部６０の周辺が磁化する現象を防止することができる。

即ち、金属材料の長所を活用して高電流においてもＬ値が低下することを防止でき、導電回路及び導電性ビアの周囲部分にフェライト材料または非磁性体材料が形成されることで、発熱時の電極間ショートを防止し、高周波による材料損失を改善させることができる。

図３は本発明の他の実施例による積層型インダクタを示す概略断面図である。

上述した一実施例と同一の符号は同一構成を示すもので、他の構成要素を中心に説明する。

図３を参照すると、本実施例による積層型インダクタ１は、インダクタ本体１０と、インダクタ本体１０に形成されたコイル部６０と、コイル部６０の内部に形成されたコアと、を含むことができる。

この際、インダクタ本体１０の外部面には一対の外部電極２０が形成されることができる。

インダクタ本体１０は、フェライトまたは非磁性体材料からなる複数のシートが積層されたり、印刷されて形成されることができる。

また、コイル部６０の内部に形成されたコアは、インダクタ本体１０の他の部分とは特性が異なって、金属粉末５０が含まれた材料からなることができる。

本実施例による積層型インダクタ１は複合構造で、コイル部６０の内部は、金属成分の特性を有するため、高電流においてもＬ値が低下することを防止でき、コイル部６０の外部は、フェライト材料の特性を有するため、発熱時の電極間ショートを防止し、高周波による材料損失を改善させることができる。

この際、積層型インダクタ１は、インダクタ本体１０の下部に形成された下部カバー層４２と、インダクタ本体１０の上部に形成された上部カバー層４１と、をさらに含むことができる。

下部カバー層４２及び上部カバー層４１は、これに制限されるものではないが、金属粉末、バインダー、可塑剤等をボールミル／ロール（Ｒｏｌｌ）によって混合してスラリーまたはペーストを製造し、上記スラリーまたはペーストで形成されることができる。

この際、下部カバー層４２及び上部カバー層４１に含まれた金属粉末は、粒度分布０．５〜５μｍを有したり、粒度分布１０〜２０μｍを有することができる。

但し、本発明は、それに限定されず、必要時には粒度分布０．５〜５μｍを有するものと粒度分布１０〜２０μｍを有するものとが混合される等、多様に変更されることができる。

図４は本発明のさらに他の実施例による積層型インダクタを示す概略断面図である。

上述した一実施例と同一の符号は同一構成を示すもので、他の構成要素を中心に説明する。

図４を参照すると、本実施例による積層型インダクタ１は、インダクタ本体１０と、インダクタ本体１０に形成されたコイル部６０と、コイル部６０の内部に形成されたコアと、を含むことができる。

この際、インダクタ本体１０の外部面には一対の外部電極２０が形成されることができる。

インダクタ本体１０は、金属粉末５０が含まれた材料からなる複数のシートが積層されたり、または、印刷されて形成されることができ、コイル部６０の内部に形成されたコアもそれと同一の金属粉末５０が含まれた材料からなることができる。

本実施例による積層型インダクタ１は複合構造で、コイル部６０の内部は、金属成分の特性を有するため、高電流においてもＬ値が低下することを防止でき、コイル部６０の外部は、フェライト材料の特性を有するため、発熱時の電極間ショートを防止し、高周波による材料損失を改善させることができる。

この際、積層型インダクタ１は、インダクタ本体１０の下部に形成された下部カバー層４２と、インダクタ本体１０の上部に形成された上部カバー層４１と、をさらに含むことができる。

下部カバー層４２及び上部カバー層４１は、これに制限されるものではないが、金属粉末、バインダー、可塑剤等をボールミル／ロール（Ｒｏｌｌ）によって混合してスラリーまたはペーストを製造し、上記スラリーまたはペーストで形成されることができる。

この際、下部カバー層４２及び上部カバー層４１に含まれた金属粉末は、粒度分布０．５〜５μｍを有したり、粒度分布１０〜２０μｍを有することができる。

但し、本発明は、それに限定されず、必要時には粒度分布０．５〜５μｍを有するものと粒度分布１０〜２０μｍを有するものとが混合される等、多様に変更されることができる。

以下では、本発明の一実施形態による積層型インダクタの製造方法について説明する。

まず、金属粉末５０が含まれた材料からなるシートに導電回路及び導電性ビア（図示せず）を形成する。

導電回路は、これに制限されるものではないが、例えば、厚膜印刷、塗布、蒸着、スパッタリング等の方法によって形成されることができる。

また、導電性ビア（図示せず）は、シートに貫通ホールを形成した後、その貫通ホールに導電性ペースト等を充填することで形成されることができる。

導電性ペーストは、Ａｇ、Ａｇ−Ｐｄ、Ｎｉ、Ｃｕ等の金属を含むことができる。

その後、複数のシートを積層してインダクタ本体１０を形成する。

この際、各シートに形成された導電回路の一端が隣接するシートに形成された導電性ビアと接触するように積層して、導電回路が導電性ビアによって接続され周回するコイル部６０を形成する。

次に、コイル部６０の内部に貫通ホールを形成することができる。

貫通ホールは、これに制限されるものではないが、例えば、レーザーまたはパンチング機を用いて形成されることができる。

また、下部カバーシート上に貫通ホールが形成されたインダクタ本体１０を積層したり、印刷することができる。しかしながら、本発明によるインダクタ本体の形成方法がそれに限定されるものではない。

その後、コイル部６０の内部に形成された貫通ホールに、金属粉末５０が含まれた材料を充填してコアを形成することができる。

次に、インダクタ本体１０上に上部カバーシートを積層したり、または、それと同一の材料からなるペーストを印刷して上部カバー層４１を形成することができる。

下部カバーシート、コア及び上部カバーシートは、いわゆるコア部を形成し、この際、下部カバーシート、コア及び上部カバーシートの形成順序は、特に制限されない。

また、これに制限されるものではないが、上記コアは、磁性体粉末、バインダー、可塑剤等をボールミルによって粉砕混合してスラリーを製造したり、上記スラリーまたはペーストをコア部内部に充填して形成されることができる。

次いで、コアが形成されたインダクタ本体１０を焼成し、インダクタ本体１０の外部面に一対の外部電極２０を形成することができる。

外部電極２０は、コイル部６０の両端とそれぞれ電気的に連結されるように形成されることができる。

また、このような外部電極２０は、導電性ペーストにインダクタ本体を浸漬、印刷、蒸着、スパッタリングする等の方法によって形成されることができる。

この際、導電性ペーストは、Ａｇ、Ａｇ−Ｐｄ、Ｎｉ、Ｃｕ等の金属を含むことができる。

また、外部電極２０の表面にはＮｉめっき層及びＳｎめっき層を形成することができる。

以下では、本発明の他の実施例による積層型インダクタの製造方法について説明する。

まず、非磁性及び磁性のうちいずれか一つの特性を有するシートまたはペーストを用意し、上記シートに導体パターン及び導電性ビアを形成することができる。この際、導体パターンの内側に貫通ホールを形成することができる。

その後、各シートに形成された導体パターンの一端が隣接するシートに形成された導電性ビアと接触して、コイル部６０が形成されるように複数のシートを積層することができる。それにより、磁性または非磁性の特性を有するインダクタ本体１０が形成されることができる。

本発明は、上述した実施形態及び添付の図面により限定されず、添付の請求の範囲により限定される。

従って、請求の範囲に記載された本発明の技術的思想を外れない範囲内で当該技術分野における通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これもまた、本発明の範囲に属する。

１ 積層型インダクタ
１０ インダクタ本体
１１ 絶縁層
２０ 外部電極
４１ 上部カバー層
４２ 下部カバー層
５０ 金属粉末
６０ コイル部

Claims (27)

1. インダクタ本体と、
   前記インダクタ本体に形成された導電回路及び導電性ビアを有するコイル部と、
   前記インダクタ本体の両側に形成された外部電極と、を含み、
   前記インダクタ本体は、少なくとも前記導電回路及び導電性ビアの周囲部分がフェライトまたは非磁性体材料からなる、積層型インダクタ。
2. 前記コイル部の内部にコアが形成される、請求項１に記載の積層型インダクタ。
3. 前記コアは、フェライトまたは非磁性体材料からなる、請求項２に記載の積層型インダクタ。
4. 前記コアは、金属粉末が含まれた材料からなる、請求項２に記載の積層型インダクタ。
5. 前記インダクタ本体の上部に形成された上部カバー層と、
   前記インダクタ本体の下部に形成された下部カバー層と、をさらに含む、請求項１に記載の積層型インダクタ。
6. 前記上部カバー層及び前記下部カバー層は、金属粉末材料を含む、請求項５に記載の積層型インダクタ。
7. 前記金属粉末は、粒度分布０．５から５μｍを有する、請求項６に記載の積層型インダクタ。
8. 前記金属粉末は、粒度分布１０から２０μｍを有する、請求項６に記載の積層型インダクタ。
9. 前記金属粉末は、粒度分布０．５から５μｍを有するものと粒度分布１０から２０μｍを有するものとが混合される、請求項６に記載の積層型インダクタ。
10. 前記インダクタ本体は、フェライトまたは非磁性体材料からなる、請求項１に記載の積層型インダクタ。
11. 前記インダクタ本体は、金属粉末が含まれた材料からなる、請求項１に記載の積層型インダクタ。
12. 前記上部カバー層、下部カバー層及びインダクタ本体の外側に絶縁層が形成される、請求項５に記載の積層型インダクタ。
13. 前記フェライト材料は、粒度分布０．５から２０μｍを有する、請求項１に記載の積層型インダクタ。
14. 周囲部分がフェライトまたは非磁性体材料からなる導電回路及び導電性ビアが形成され、金属粉末が含まれた材料からなる複数のシートを用意する段階と、
    前記各シートに形成された導電回路の一端が隣接するシートに形成された導電性ビアと接触して、コイル部が形成されるように前記複数のシートを積層してインダクタ本体を形成する段階と、を含む、積層型インダクタの製造方法。
15. 前記インダクタ本体の下部に金属粉末を含む下部カバー層を形成し、前記インダクタ本体の上部に金属粉末を含む上部カバー層を形成する段階をさらに含む、請求項１４に記載の積層型インダクタの製造方法。
16. 前記上部及び下部カバー層は、金属粉末が含まれた材料からなるカバーシートを積層形成する、請求項１５に記載の積層型インダクタの製造方法。
17. 前記上部及び下部カバー層は、金属粉末が含まれた材料からなるペーストをそれぞれ前記インダクタ本体の上部及び下部面に印刷形成する、請求項１５に記載の積層型インダクタの製造方法。
18. 第１４項から第１７項のうちいずれか一項に記載の前記インダクタ本体の両側に外部電極を形成する段階をさらに含む、積層型インダクタの製造方法。
19. 周囲部分がフェライトまたは非磁性体材料からなる導電回路及び導電性ビアが形成され、フェライトまたは非磁性体材料からなる複数のシートを用意する段階と、
    前記各シートに形成された導電回路の一端が隣接するシートに形成された導電性ビアと接触して、コイル部が形成されるように前記複数のシートを積層してインダクタ本体を形成する段階と、
    前記インダクタ本体の下部に金属粉末が含まれた材料からなる下部カバーシートを積層する段階と、
    前記インダクタ本体の上部に金属粉末が含まれた材料からなる上部カバーシートを積層する段階と、を含む、積層型インダクタの製造方法。
20. 前記インダクタ本体の両側に外部電極を形成する段階をさらに含む、請求項１９に記載の積層型インダクタの製造方法。
21. 周囲部分がフェライトまたは非磁性体材料からなる導電回路及び導電性ビアが形成され、フェライトまたは非磁性体材料からなる複数のシートを用意する段階と、
    前記各シートに形成された導電回路の一端が隣接するシートに形成された導電性ビアと接触して、コイル部が形成されるように前記複数のシートを積層してインダクタ本体を形成する段階と、
    前記インダクタ本体の下部面に金属粉末が含まれた材料からなるペーストを印刷して下部カバー層を形成する段階と、
    前記インダクタ本体の上部面に金属粉末が含まれた材料からなるペーストを印刷して上部カバー層を形成する段階と、を含む、積層型インダクタの製造方法。
22. 前記インダクタ本体の両側に外部電極を形成する段階をさらに含む、請求項２１に記載の積層型インダクタの製造方法。
23. 周囲部分がフェライトまたは非磁性体材料からなる導電回路及び導電性ビアが形成され、フェライトまたは非磁性体材料からなる複数のシートを用意する段階と、
    前記各シートに形成された導電回路の一端が隣接するシートに形成された導電性ビアと接触して、コイル部が形成されるように前記複数のシートを積層してインダクタ本体を形成する段階と、
    前記コイル部の内部を貫通する貫通ホールを形成する段階と、
    前記貫通ホールに金属粉末が含まれた材料からなるコア部を形成する段階と、を含む、積層型インダクタの製造方法。
24. 前記インダクタ本体の下部に金属粉末を含む下部カバー層を形成し、前記インダクタ本体の上部に金属粉末を含む上部カバー層を形成する段階をさらに含む、請求項２３に記載の積層型インダクタの製造方法。
25. 前記上部及び下部カバー層は、金属粉末が含まれた材料からなるカバーシートを積層形成する、請求項２４に記載の積層型インダクタの製造方法。
26. 前記上部及び下部カバー層は、金属粉末が含まれた材料からなるペーストをそれぞれ前記インダクタ本体の上部及び下部面に印刷形成する、請求項２４に記載の積層型インダクタの製造方法。
27. 第２３項から第２６項のうちいずれか一項に記載の前記インダクタ本体の両側に外部電極を形成する段階をさらに含む、積層型インダクタの製造方法。

Images