TWI456726B - 內連線結構、具有該內連線結構的裝置與線路結構、及防護內連線結構電磁干擾(emi)的方法 - Google Patents
內連線結構、具有該內連線結構的裝置與線路結構、及防護內連線結構電磁干擾(emi)的方法 Download PDFInfo
- Publication number
- TWI456726B TWI456726B TW100102523A TW100102523A TWI456726B TW I456726 B TWI456726 B TW I456726B TW 100102523 A TW100102523 A TW 100102523A TW 100102523 A TW100102523 A TW 100102523A TW I456726 B TWI456726 B TW I456726B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive
- pillar
- conductive layer
- region
- signal line
- Prior art date
Links
- 241001272720 Medialuna californiensis Species 0.000 claims 12
- 239000004020 conductor Substances 0.000 claims 3
- 239000000919 ceramic Substances 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Claims (35)
- 一種內連線結構,設置於第一導電層與第二導電層之間,其中該第一導電層與該第二導電層實質上相互平行且分別包括一第一訊號線與一第二訊號線,該內連線結構包括:一導電柱,排列於該第一導電層與第二導電層之間,該導電柱電性連接到該第一訊號線與該第二訊號線;以及一遮蔽牆柱結構,設置於圍繞該導電柱的一外部區域的一部分,並電性連接到一參考導線,其中,該遮蔽牆柱結構包括面向該導電柱的至少一第一區域,其中該第一區域為一連續表面且大於該導電柱投射到該遮蔽牆柱結構的投影,且該第一區域包括一子區域,沿著平行該導電柱的一方向延伸在共平面於該第一導電層的一上表面的一上端部與共平面於第二導電層的一下表面的一下端部之間,該第一訊號線沿著一延伸方向延伸並且電性連接至該導電柱,該子區域相交於該延伸方向,且該子區域與該第一訊號線具有相同的寬度。
- 如申請專利範圍第1項所述的內連線結構,其中該導電柱的形狀為一第一幾何形狀,該遮蔽牆柱結構的形狀為一第二幾何形狀,其中該第一幾何形狀不同於該第二幾何形狀。
- 如申請專利範圍第2項所述的內連線結構,其中該導電柱的形狀為圓形。
- 如申請專利範圍第2項所述的內連線結構,其中該 第一幾何形為一圓形,而該第二幾何形狀為一半月形,該半月形的一凹處面向或背向該導電柱。
- 如申請專利範圍第1項所述的內連線結構,其中該參考導線位於一接地層或一電源層其中之一,該接地層或該電源層實質上平形於該第一導電層或該第二導電層至少其中之一。
- 如申請專利範圍第1項所述的內連線結構,其中該參考導線位於該第二導電層,並與該第二訊號線電性隔離,但電性連接到一接地層或一電源層。
- 如申請專利範圍第1項所述的內連線結構,更包括多個該些遮蔽牆柱結構,其中,該些遮蔽牆柱結構圍繞該導電柱外圍。
- 如申請專利範圍第1項所述的內連線結構,其中該遮蔽牆柱結構的一水平截面具有一半環形。
- 一種具有內連線結構的裝置,包括一介質板以及如申請專利範圍第1項所述的內連線結構,其中該內連線結構配置在該介質板。
- 如申請專利範圍第9項所述的具有內連線結構的裝置,其中該介質板包括一矽結構、一玻璃結構、一印刷電路板結構或一陶瓷基板其中之一。
- 一種具有內連線結構的裝置,包括一矽板以及如申請專利範圍第1項所述的內連線結構,其中,該矽板包括一第一絕緣層與一第二絕緣層,該第一導電層配置在該第一絕緣層之一側,且該第二導電層配置在該第二絕緣層之一側; 一第一穿孔與一第二穿孔,其中該導電柱配置於該第一穿孔內,而至少一部分的該遮蔽牆柱結構配置位於該第二穿孔內;一第一絕緣介質,介於該第一穿孔的一側壁與該導電柱之間,該第一穿孔的一截面形狀為一第一幾何形狀;以及一第二絕緣介質,介於該第二穿孔的一側壁與該遮蔽牆柱結構之間,該第二穿孔的一截面形狀為相異於該第一幾何形狀的一第二幾何形狀。
- 如申請專利範圍第11項所述的具有內連線結構的裝置,其中該第一幾何形狀為一圓形。
- 如申請專利範圍第11項所述的具有內連線結構的裝置,其中該第一幾何形為一圓形,而該第二幾何形狀為一半月形,該半月形的一凹處面向或背向該導電柱。
- 一種內連線結構,設置於實質上相互平行的一第一導電層與一第二導電層之間,該第一導電層包括一訊號線,該內連線結構包括:一導電柱,排列於該第一導電層與該第二導電層之間,該導電柱連接該訊號線;以及一遮蔽牆柱結構,設置於圍繞該導電柱的一外部區域的一部分其中,該遮蔽牆柱結構包括面向該導電柱的至少一第一區域,其中該第一區域為一連續表面且大於該導電柱投射到該遮蔽牆柱結構的投影,且該第一區域包括一子區域,沿著平行該導電柱的一方向延伸在共平面於該第一導電層的一上表面的一上端部與 共平面於第二導電層的一下表面的一下端部之間,該第一訊號線沿著一延伸方向延伸並且電性連接至該導電柱,該子區域相交於該延伸方向,且該子區域與該第一訊號線具有相同的寬度。
- 如申請專利範圍第14項所述的內連線結構,其中該導電柱的一截面形狀為一第一幾何形狀,該遮蔽牆柱結構的一截面形狀為一第二幾何形狀,其中該第一幾何形狀不同於該第二幾何形狀。
- 如申請專利範圍第15項所述的內連線結構,其中該導電柱的該截面形狀為一圓形。
- 如申請專利範圍第15項所述的內連線結構,其中該第一幾何形為一圓形,而該第二幾何形狀為一半月形,且該半月形的一凹處面向或背向該導電柱。
- 如申請專利範圍第14項所述的內連線結構,更包括多個該些遮蔽牆柱結構,其中,該些遮蔽牆柱結構圍繞該導電柱外圍。
- 一種線路結構,包括:一第一導電層,包括一第一訊號線;一第二導電層,包括一第二訊號線,該第二導電層實質上平行於該第一導電層;一參考導線,位於該第一、第二導電層之間;一導電柱,排列於該第一導電層與該第二導電層之間,該導電柱連接該第一訊號線與該第二訊號線,而與該參考導線電性隔離;以及 一遮蔽牆柱結構,設置於圍繞該導電柱的一外部區域的一部分,並電性連接到該參考導線,其中,該遮蔽牆柱結構包括面向該導電柱的至少一第一區域,其中該第一區域為一連續表面且大於該導電柱投射到該遮蔽牆柱結構的投影,且該第一區域包括一子區域,沿著平行該導電柱的一方向延伸在共平面於該第一導電層的一上表面的一上端部與共平面於第二導電層的一下表面的一下端部之間,該第一訊號線沿著一延伸方向延伸並且電性連接至該導電柱,該子區域相交於該延伸方向,且該子區域與該第一訊號線具有相同的寬度。
- 如申請專利範圍第19項所述的線路結構,其中該導電柱的一截面形狀為一第一幾何形狀,該遮蔽牆柱結構的一截面形狀為一第二幾何形狀,其中該第一幾何形狀不同於該第二幾何形狀。
- 如申請專利範圍第20項所述的線路結構,其中該導電柱的該截面形狀為圓形。
- 如申請專利範圍第20項所述的線路結構,其中該第一幾何形為一圓形,而該第二幾何形狀為一半月形,該半月形的一凹處面向或背向該導電柱。
- 如申請專利範圍第19項所述的線路結構,其中該參考導線位於接地層或電源層其中之一,而該接地層或該電源層介於該第一導電層與該第二導電層之間。
- 如申請專利範圍第19項所述的線路結構,其中該參考導線位於該第二導電層,並與該第二訊號線電性隔 離,且電性連接到接地或電源電位其中之一。
- 如申請專利範圍第19項所述的線路結構,更包括多個該些遮蔽牆柱結構,其中,該些遮蔽牆柱結構圍繞該導電柱外圍。
- 一種防護內連線結構電磁干擾的方法,包括:在一矽板形成一第一穿孔與一第二穿孔,其中該第一穿孔與該第二穿孔穿行於該矽板的一第一平面與第二平面之間,其中,該第一平面與該第二平面實質上互相平行;在該第一穿孔內形成一導電柱與介於該第一穿孔的一側壁與該導電柱之間的一第一絕緣介質;在該第二穿孔內形成一遮蔽牆柱結構與介於該第二穿孔的一側壁與該遮蔽牆柱之間的一第二絕緣介質;以及在該矽板的該第一平面與該第二平面分別形成一第一導電層與一第二導電層,其中該第一導電層包括一第一訊號線,該第二導電層包括一第二訊號線;以及在該矽板內形成一參考導線,其中該遮蔽牆柱結構電性連接到該參考導線,其中,該導電柱連接該第一導電層的該第一訊號線與該第二導電層的該第二訊號線,該遮蔽牆柱結構圍繞該導電柱外圍的局部區域,並且電性耦合到該導電柱,該遮蔽牆柱結構包括面向該導電柱的至少一第一區域,其中該第一區域為一連續表面且大於該導電柱投射到該遮蔽牆柱結構的投影,且該第一區域包括一子區域,沿著平行該導電柱的一方向延伸在共平面於該第一導電層的一上表面的一上端部與共平面於第二導電層的一下表面的一下端部之 間,該第一訊號線沿著一延伸方向延伸並且電性連接至該導電柱,該子區域相交於該延伸方向,且該子區域與該第一訊號線具有相同的寬度。
- 如申請專利範圍第26項所述之防護內連線結構電磁干擾的方法,其中,該第一穿孔用以連通的穿孔形狀為一第一幾何形狀,而該第二穿孔用以連通的穿孔形狀為一第二幾何形狀,而該第一幾何形狀不同該第二幾何形狀。
- 如申請專利範圍第26項所述之防護內連線結構電磁干擾的方法,其中該參考導線位於接地層或電源層其中之一,而該接地層或該電源層介於該第一導電層與該第二導電層之間。
- 如申請專利範圍第26項所述的防護內連線結構電磁干擾的方法,其中該參考導線位於該第二導電層,並與該第二訊號線電性隔離,且電性連接到接地或電源電位其中之一。
- 一種內連線結構,設置於第一導電層、第二導電層與第三導電層之間,其中該第一導電層與該第三導電實質上相互平行,該第一導電層與該第三導電層分別包括一第一訊號線與一第二訊號線,該內連線結構包括:一導電柱,排列於該第一、第二與第三導電層之間,該導電柱電性連接到該第一訊號線與該第二訊號線;以及一第一遮蔽牆柱結構,設置於該第一導電層與該第二導電層之間,並電性連接到該第二導電層,其中,該第一遮蔽牆柱結構圍繞該導電柱位於該第一導電層與該第二導電層之間外圍的局部區域,並且電性耦合到該導電柱,該 第一遮蔽牆柱結構包括面向該導電柱的至少一第一區域,其中該第一區域為一連續表面且大於該導電柱投射到該遮蔽牆柱結構的投影,且該第一區域包括一子區域,沿著平行該導電柱的一方向延伸在共平面於該第一導電層的一上表面的一上端部與共平面於第二導電層的一下表面的一下端部之間,該第一訊號線沿著一延伸方向延伸並且電性連接至該導電柱,該子區域相交於該延伸方向,且該子區域與該第一訊號線具有相同的寬度;以及一第二遮蔽牆柱結構,設置於該第二導電層與該第三導電層之間,並電性連接到該第二導電層,其中,該第二遮蔽牆柱結構圍繞該導電柱位於該第二導電層與該第三導電層之間外圍的局部區域,並且電性耦合到該導電柱。
- 如申請專利範圍第30項所述的內連線結構,其中該導電柱的一截面形狀為一第一幾何形狀,該第一遮蔽牆柱結構的一截面形狀為一第二幾何形狀,該第二遮蔽牆柱結構的一截面形狀為一第三幾何形狀,其中該第一幾何形狀不同於該第二、第三幾何形狀。
- 如申請專利範圍第31項所述的內連線結構,其中該第一幾何形為一圓形,而該第二、第三幾何形狀分別為一半月形,其中各該半月形的一凹處面向或背向該導電柱。
- 一種內連線結構,設置於第一導電層、第二導電層、第三導電層與第四導電層之間,其中該第一導電層與該第四導電實質上相互平行,該第一導電層與該第四導電層分別包括一第一訊號線與一第二訊號線,該內連線結構包括: 一導電柱,排列於該第一、第二、第三與第四導電層之間,該導電柱電性連接到該第一訊號線與該第二訊號線,並與該第二、第三導電層電性隔離;以及一第一遮蔽牆柱結構,設置於該第一導電層與該第二導電層之間,並電性連接到該第二導電層,該第一遮蔽牆柱結構圍繞該導電柱位於該第一導電層與該第二導電層之間外圍的局部區域,並且電性耦合到該導電柱,該第一遮蔽牆柱結構包括面向該導電柱的至少一第一區域,其中該第一區域為一連續表面且大於該導電柱投射到該遮蔽牆柱結構的投影,且該第一區域包括一子區域,沿著平行該導電柱的一方向延伸在共平面於該第一導電層的一上表面的一上端部與共平面於第二導電層的一下表面的一下端部之間,該第一訊號線沿著一延伸方向延伸並且電性連接至該導電柱,該子區域相交於該延伸方向,且該子區域與該第一訊號線具有相同的寬度;以及一第二遮蔽牆柱結構,設置於該第二導電層與該第三導電層之間,並電性連接到該第二導電層或該第三導電層其中之一,該第二遮蔽牆柱結構圍繞該導電柱位於該第二導電層與該第三導電層之間外圍的局部區域,並且電性耦合到該導電柱;以及一第三遮蔽牆柱結構,設置於該第三導電層與該第四導電層之間,並電性連接到該第三導電層,該第三遮蔽牆柱結構圍繞該導電柱位於該第三導電層與該第四導電層之間外圍的局部區域,並且電性耦合到該導電柱。
- 如申請專利範圍第33項所述的內連線結構,其中該導電柱的一截面形狀為一第一幾何形狀,該第一遮蔽牆 柱的一截面形狀為一第二幾何形狀,該第二遮蔽牆柱的一截面形狀為一第三幾何形狀,該第三遮蔽牆柱的一截面形狀為一第四幾何形狀,其中該第一幾何形狀不同於該第二、第三、第四幾何形狀。
- 如申請專利範圍第34項所述的內連線結構,其中該第一幾何形為一圓形,而該第二、第三、第四幾何形狀分別為一半月形,其中各該半月形的一凹處面向或背向該導電柱。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100102523A TWI456726B (zh) | 2011-01-24 | 2011-01-24 | 內連線結構、具有該內連線結構的裝置與線路結構、及防護內連線結構電磁干擾(emi)的方法 |
CN201110036528.0A CN102612253B (zh) | 2011-01-24 | 2011-01-31 | 内连线结构及使用该结构的装置、线路结构与方法 |
US13/109,016 US8853848B2 (en) | 2011-01-24 | 2011-05-17 | Interconnection structure, apparatus therewith, circuit structure therewith |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100102523A TWI456726B (zh) | 2011-01-24 | 2011-01-24 | 內連線結構、具有該內連線結構的裝置與線路結構、及防護內連線結構電磁干擾(emi)的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201232744A TW201232744A (en) | 2012-08-01 |
TWI456726B true TWI456726B (zh) | 2014-10-11 |
Family
ID=46529308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100102523A TWI456726B (zh) | 2011-01-24 | 2011-01-24 | 內連線結構、具有該內連線結構的裝置與線路結構、及防護內連線結構電磁干擾(emi)的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8853848B2 (zh) |
CN (1) | CN102612253B (zh) |
TW (1) | TWI456726B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10405418B2 (en) | 2016-12-21 | 2019-09-03 | Industrial Technology Research Institute | Differential signal transmitting circuit board |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9159625B1 (en) * | 2011-01-27 | 2015-10-13 | Amkor Technology, Inc. | Semiconductor device |
US9860985B1 (en) * | 2012-12-17 | 2018-01-02 | Lockheed Martin Corporation | System and method for improving isolation in high-density laminated printed circuit boards |
CN104582236B (zh) * | 2013-10-17 | 2019-03-12 | 北大方正集团有限公司 | 一种印制电路板pcb及制作方法 |
TWI484876B (zh) | 2013-12-20 | 2015-05-11 | Ind Tech Res Inst | 具傳輸孔之電路板及其製造方法 |
TWI576026B (zh) * | 2015-07-17 | 2017-03-21 | 財團法人工業技術研究院 | 電路結構 |
JP6822100B2 (ja) * | 2016-11-28 | 2021-01-27 | 富士通株式会社 | ビアモデル生成プログラム、ビアモデル生成方法及び情報処理装置 |
JP2021007115A (ja) * | 2017-08-17 | 2021-01-21 | 株式会社村田製作所 | 多層基板 |
CN107403660A (zh) * | 2017-09-15 | 2017-11-28 | 贵州固达电缆有限公司 | 一种医用四芯屏蔽电缆 |
US11166374B2 (en) | 2018-03-15 | 2021-11-02 | Huawei Technologies Co., Ltd. | Connection plate, circuit board assembly, and electronic device |
JP7134803B2 (ja) * | 2018-09-19 | 2022-09-12 | 株式会社東芝 | プリント基板 |
US10763203B1 (en) * | 2019-02-08 | 2020-09-01 | Nxp B.V. | Conductive trace design for smart card |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020164107A1 (en) * | 2001-05-07 | 2002-11-07 | Boudreau Robert A. | Electrical transmission frequency of SiOB |
US20090224376A1 (en) * | 2008-03-07 | 2009-09-10 | Choi Bok Kyu | Circuit board having conductive shield member and semiconductor package using the same |
US20100019859A1 (en) * | 2008-07-28 | 2010-01-28 | Bosch Security Systems, Inc. | Multilayer Microstripline Transmission Line Transition |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6074283U (ja) | 1983-10-26 | 1985-05-24 | 富士写真フイルム株式会社 | 磁気テ−プカセツト |
US4622527A (en) | 1985-06-20 | 1986-11-11 | Rca Corporation | Isolation of RF signals in a RF shield aperture |
JP2601128B2 (ja) | 1992-05-06 | 1997-04-16 | 松下電器産業株式会社 | 回路形成用基板の製造方法および回路形成用基板 |
US5451720A (en) | 1994-03-23 | 1995-09-19 | Dell Usa, L.P. | Circuit board thermal relief pattern having improved electrical and EMI characteristics |
US5586011A (en) | 1994-08-29 | 1996-12-17 | At&T Global Information Solutions Company | Side plated electromagnetic interference shield strip for a printed circuit board |
US6324907B1 (en) | 1999-11-29 | 2001-12-04 | Microtronic A/S | Flexible substrate transducer assembly |
US7091424B2 (en) * | 2002-10-10 | 2006-08-15 | International Business Machines Corporation | Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers |
US7209368B2 (en) * | 2003-01-30 | 2007-04-24 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making |
TWI245592B (en) * | 2004-01-12 | 2005-12-11 | Advanced Semiconductor Eng | Circuit substrate |
US7154047B2 (en) * | 2004-02-27 | 2006-12-26 | Texas Instruments Incorporated | Via structure of packages for high frequency semiconductor devices |
SG135065A1 (en) * | 2006-02-20 | 2007-09-28 | Micron Technology Inc | Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods |
US7394458B2 (en) | 2004-09-24 | 2008-07-01 | Apple Inc. | Low EMI capacitive trackpad |
KR100598118B1 (ko) | 2005-01-12 | 2006-07-10 | 삼성전자주식회사 | 적층형 인쇄회로기판 |
US7545662B2 (en) | 2005-03-25 | 2009-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for magnetic shielding in semiconductor integrated circuit |
TWM308600U (en) | 2006-08-04 | 2007-03-21 | Askey Computer Corp | High frequency circuit board device with synchronic test function |
US7564115B2 (en) | 2007-05-16 | 2009-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tapered through-silicon via structure |
TWI345243B (en) * | 2007-08-14 | 2011-07-11 | Ind Tech Res Inst | Inter-helix inductor devices |
TW200926521A (en) | 2007-12-03 | 2009-06-16 | Advanced Connection Tech Inc | Circular polarization antenna |
US8486823B2 (en) | 2008-03-07 | 2013-07-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming through via |
US7776741B2 (en) | 2008-08-18 | 2010-08-17 | Novellus Systems, Inc. | Process for through silicon via filing |
KR101444708B1 (ko) * | 2009-12-15 | 2014-09-26 | 한국전자통신연구원 | 인덕터 |
-
2011
- 2011-01-24 TW TW100102523A patent/TWI456726B/zh active
- 2011-01-31 CN CN201110036528.0A patent/CN102612253B/zh active Active
- 2011-05-17 US US13/109,016 patent/US8853848B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020164107A1 (en) * | 2001-05-07 | 2002-11-07 | Boudreau Robert A. | Electrical transmission frequency of SiOB |
US20090224376A1 (en) * | 2008-03-07 | 2009-09-10 | Choi Bok Kyu | Circuit board having conductive shield member and semiconductor package using the same |
US20100019859A1 (en) * | 2008-07-28 | 2010-01-28 | Bosch Security Systems, Inc. | Multilayer Microstripline Transmission Line Transition |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10405418B2 (en) | 2016-12-21 | 2019-09-03 | Industrial Technology Research Institute | Differential signal transmitting circuit board |
Also Published As
Publication number | Publication date |
---|---|
TW201232744A (en) | 2012-08-01 |
US20120187550A1 (en) | 2012-07-26 |
CN102612253B (zh) | 2015-01-07 |
CN102612253A (zh) | 2012-07-25 |
US8853848B2 (en) | 2014-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI456726B (zh) | 內連線結構、具有該內連線結構的裝置與線路結構、及防護內連線結構電磁干擾(emi)的方法 | |
US10318055B2 (en) | Touch control panel and fabricating method for the same, touch control display screen | |
TWI449475B (zh) | 電路板 | |
TWI459258B (zh) | Touch panel with shielding structure and its manufacturing process | |
TWI652607B (zh) | 觸控面板及應用其的觸控顯示裝置 | |
US20130175077A1 (en) | Printed circuit board with reduced cross-talk | |
CN104698665B (zh) | 触控显示面板结构及其形成方法、触控显示装置 | |
JP5860917B2 (ja) | プリント配線板 | |
JP2011248722A (ja) | タッチパネル装置 | |
WO2017004975A1 (zh) | 电容触摸屏及其制备方法、触控装置 | |
JP6272173B2 (ja) | 配線基板 | |
CN104834398A (zh) | 触摸面板以及制造触摸面板的方法 | |
TW201501577A (zh) | 軟性電路板之差模信號傳輸線抗衰減接地結構 | |
TW201317873A (zh) | 雙層電容式觸控板及其製造方法 | |
TWI494803B (zh) | 觸摸屏 | |
WO2015027619A1 (zh) | 阵列基板、显示装置及制作阵列基板的方法 | |
JP2018063677A5 (zh) | ||
TWI526896B (zh) | 觸控顯示器及其觸控面板 | |
TWM482829U (zh) | 柔性扁平排線 | |
TWI524250B (zh) | 觸控裝置與方法以及觸控裝置之形成方法 | |
CN106102308B (zh) | 移动终端的屏蔽支架的接地结构及移动终端 | |
TWI439916B (zh) | 電容式觸控板結構及其製造方法 | |
US8592690B2 (en) | Circuit board having circumferential shielding layer | |
US20160020166A1 (en) | Trace structure of fine-pitch pattern | |
JP2016519420A5 (zh) |