JP2005228977A - 半導体装置 - Google Patents

Abstract

【課題】多層配線基板の電源層及び接地層におけるインダクタンスを確実に低減させると共に多層配線基板に設けられたスタブによる信号波形の歪みをなくし、回路誤動作を解消して多層配線回路の信頼性を向上させる。
【解決手段】多層プリント配線基板（10）の裏面では、中央端子配列領域（11）に電源端子（13）及び接地端子（14）が、周囲端子配列領域（12）に複数の信号端子（15）が設けられる。各端子には、スルーホール（16）が１つずつ付設される。周囲端子配列領域（12）には、４つのスルーホール（16）が向き合うように配列され、これらスルーホール（16）の外側に４つの信号端子（15）が配列された信号端子部（41）が複数設けられる。そして、隣接する一方の信号端子部（41）の信号端子（15）と隣接する他方の信号端子部（41）の信号端子（15）との間の部分がスルーホール配置禁止領域（17）となる。
【選択図】図１

Description

本発明は、表面に半導体素子を載置した多層配線基板を備える多層配線回路であって、特に、多層配線基板の裏面に形成されるスルーホールの配置及び多層配線基板に設けられるスタブの接地化に関する。

近年、半導体集積回路（ＬＳＩ）は超微細プロセス化が進み、その回路規模が巨大化すると共に高集積化している。これに伴い、ＬＳＩチップを実装するための多層配線基板は、高密度化、小型化、軽量化、及び高速化したものへと変化している。また、多層配線基板にＬＳＩチップを実装して構成されるＬＳＩパッケージは、多ピン化及び小型化が進み、従来のＱＦＰパッケージからＢＧＡパッケージ、ＣＳＰパッケージ、ＣＨＩＰ積層パッケージなどへと変化している。

このようなＬＳＩパッケージの変遷により、特にＢＧＡパッケージでは、多層配線基板に設けられる端子数及びスルーホールの数が増加し、多層配線基板上のスルーホールの面積が拡大化してスルーホール同士の間隔が狭くなってきている。これにより、多層配線基板の電源層及び接地層では、ノイズの影響を受けやすくなってきている。また、ＬＳＩの動作周波数の高速化が進むにつれ、多層配線基板に設けられたスタブでの信号反射の影響による回路誤動作が生じやすくなってきている。

図８に示すように、従来のＢＧＡパッケージは、モールドで封止されたＬＳＩチップ（100）を多層配線基板（110）に実装して構成されている。この多層配線基板（110）は、電源層、接地層、及び信号配線層が積層して形成されている。多層配線基板（110）の裏面には、導体ボールからなる端子（113,114,115）が複数設けられている。

図９に示すように、多層配線基板（110）の裏面には、導体ボールからなる電源端子（113）、接地端子（114）、及び信号端子（115）が格子状に複数設けられている。具体的に、多層配線基板（110）の裏面では、ＬＳＩの回路誤動作を防止するため、中央部の中央端子配列領域（111）に電源端子（113）及び接地端子（114）が設けられ、中央端子配列領域（111）を囲む周囲端子配列領域（112）に信号端子（115）が設けられている。電源端子（113）、接地端子（114）、及び信号端子（115）の各端子には、層間を電気的に接続するためのスルーホール（116）が１つずつ付設されている。これらスルーホール（116）は、端子に対してすべて同じ位置に設けられている。

例えば、特許文献１に開示されるＢＧＡパッケージにおいて、多層配線基板上では、ＬＳＩチップの接続リードと接地層との接続領域及びＬＳＩチップの接続リードと電源層との接続領域を中央部に設け、この接続領域の周囲にＬＳＩチップと信号リードとの接続領域を設けている。そして、電源層及び接地層との接続に関わるスルーホールをＬＳＩチップの周辺であるＬＳＩチップと電源層及び接地層との接続領域に配置し、それ以外のスルーホールをＬＳＩチップと信号リードとの接続領域に配置している。

図１０に示すように、多層配線基板（110）の電源層面又は接地層面には、スルーホール（116）が格子状に複数形成されている。これらスルーホール（116）は、互いに離れた位置であって、図９に示す多層配線基板（110）の裏面のスルーホール（116）と同じ位置に形成されている。多層配線基板（110）の電源層面又は接地層面では、破線の内側の中央端子配列領域（111）に電源端子（113）及び接地端子（114）に付属の白丸で示すスルーホール（116）が形成され、破線の外側の周囲端子配列領域（112）に信号端子（115）に付属の黒丸で示すスルーホール（116）が形成されている。

多層配線基板（110）の電源層面及び接地層面には、全体に亘って銅箔が形成されている。この銅箔は、黒丸で示すスルーホール（116）と白丸で示すスルーホール（116）のうち白丸で示すスルーホール（116）にのみ接続されている。多層配線基板（110）の電源層面及び接地層面に形成される銅箔は、信号端子（115）に付属するスルーホール（116）によって蜂の巣状に分断されている。つまり、多層配線基板（110）の電源層面及び接地層面において、周囲端子配列領域（112）に位置する銅箔の部分には、多数の隙間が形成されている。

また、図８に示すように、ＢＧＡパッケージを実装する多層回路基板（120）には、多層配線基板（110）の裏面に設けられた電源端子（113）、接地端子（114）、及び信号端子（115）に対応する複数の接続ランド（121）が設けられている。これら電源端子（113）、接地端子（114）、及び信号端子（115）を半田付け等によって接続ランド（121）に接続すると、多層配線基板（110）を含むＢＧＡパッケージが多層回路基板（120）に実装される。

図１１に示すように、多層回路基板（120）では、電源層（123）と接地層（124）と信号配線層（125）とがこの順に積層して設けられ、各層を互いに絶縁するために層と層との間に絶縁膜層（126）が設けられている。

多層回路基板（120）の表面のうち周囲端子配列領域（112）に対応する部分には、信号端子（115）に接続される接続ランド（121）と各接続ランド（121）に付属するスルーホール（122）とが格子状に複数配列されている。これらスルーホール（122）は、接続ランド（121）に対してすべて同じ位置に設けられており、多層配線基板（110）のスルーホール（116）と接続される。多層回路基板（120）における電源層（123）、接地層（124）、及び信号配線層（125）は、多層回路基板（120）を貫通するスルーホール（122）によって蜂の巣状に分断されている。

一方、図１２に示すように、多層配線基板（110）の信号配線層では、ボンディングパッド（134）と信号端子（115）のランド（131）とを電解めっきするために、すべての信号配線（133）にスタブ（132）が接続されている。このスタブ（132）は、信号端子（115）のランド（131）と多層配線基板（110）の外周部とに亘って設けられており、電解めっき時にめっき用リードとして使用される。

電解めっき完了後の回路作動時において、信号波形は、信号端子（115）のランド（131）から多層配線基板（110）の外周部までスタブ（132）内を伝播する。この信号波形は、スタブ（132）の一端が接続される多層配線基板（110）の外周部で反射して折り返し、再びスタブ（132）内を伝播して信号端子（115）のランド（131）へと到達する。信号端子（115）のランド（131）では、スタブ（132）内を多層配線基板（110）の外周部へ向けて伝播する信号波形とスタブ（132）内を多層配線基板（110）の外周部から伝播してきた遅延した信号波形とが重畳され、これにより信号波形に歪みが生じる。
特開平８−７８５７３号公報

上述のように、ＢＧＡパッケージにおける多層配線基板の電源層面及び接地層面では、銅箔が信号端子に付属するスルーホールにより蜂の巣状に分断されている。ＢＧＡパッケージへは、多層配線基板の外周部からこの蜂の巣状に分断された銅箔を介して中央端子配列領域の電源端子へ電源を供給する必要がある。ところで、最近では、ＬＳＩの高集積化に伴って多層配線基板に配置される端子数及びスルーホールの数が増加し、多層配線基板の電源層面及び接地層面ではスルーホールの面積が拡大化している。

ここで、従来には、多層配線基板において端子やこれに付属するスルーホールをどのように配置すべきか特に決められていなかった。このため、多層配線基板の電源層面及び接地層面では、スルーホールの面積の拡大化に伴ってスルーホール同士の間隔が狭くなり、銅箔に形成される隙間同士の間隔が狭くなる。そして、銅箔に形成される隙間同士の間隔が狭くなるにつれ、多層配線基板の電源層及び接地層では、電源点及び接地点との接続が弱くなってインダクタンスが増大し、電源電位の変動やノイズに対する耐性が劣化して回路誤動作を生じるおそれがある。

また、多層配線基板の信号配線層では、信号端子のランドに接続されるスタブがアンテナ効果により外来ノイズをひらっていた。具体的に、多層配線基板の信号配線層では、電解めっき完了後の回路作動時において、信号波形とスタブ内を信号端子のランド方向へ伝播してきた遅延の信号波形とが信号端子のランド上で重畳され、信号波形に歪みが生じていた。従来、ＬＳＩの動作周波数は低速であったためにこのアンテナ効果は顕著でなかった。しかし、今後動作周波数の高速化及びＢＧＡパッケージの小型化が進んでいけば、このアンテナ効果が無視できなくなる程ノイズ対信号比が大きくなり、信号波形の歪みが増大して回路誤動作を生じるおそれがある。

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、多層配線基板の電源層及び接地層におけるインダクタンスを確実に低減させると共に多層配線基板に設けられたスタブによる信号波形の歪みをなくし、回路誤動作を解消して多層配線回路の信頼性を向上させることにある。

第１の発明は、表面の中央部には電源端子（13）及び接地端子（14）を含む中央端子配列領域（11）が設けられ、上記裏面のうち上記中央端子配列領域（11）の周囲には複数の信号端子（15）を含む周囲端子配列領域（12）が設けられ、且つ、上記電源端子（13）、上記接地端子（14）、及び上記複数の信号端子（15）の各々に付属するスルーホール（16）が形成された多層配線基板（10）と、上記多層配線基板（10）上に載置された半導体素子とを備えた多層配線回路を対象としている。そして、上記周囲端子配列領域（12）には、スルーホール（16）の配置を禁止するためのスルーホール配置禁止領域（17）が設けられるものである。

第２の発明は、第１の発明において、上記複数の信号端子（15）のうち２つ以上の信号端子（15）と、上記各信号端子（15）に付属するスルーホール（16）とによって構成される信号端子部（41）が複数設けられ、上記各信号端子部（41）では、上記各スルーホール（16）が向き合うように配置されるものである。

第３の発明は、第２の発明において、隣接する上記信号端子部（41）の信号端子（15）同士の間の部分がスルーホール配置禁止領域（17）となるものである。

第４の発明は、表面の中央部には電源端子（13）及び接地端子（14）を含む中央端子配列領域（11）が設けられ、上記裏面のうち上記中央端子配列領域（11）の周囲には複数の信号端子（15）を含む周囲端子配列領域（12）が設けられ、且つ、上記電源端子（13）、上記接地端子（14）、及び上記複数の信号端子（15）の各々に付属するスルーホール（16）が形成された多層配線基板（10）と、上記多層配線基板（10）上に載置された半導体素子とを備えた多層配線回路を対象としている。そして、上記多層配線基板（10）の外周部と上記信号端子（15）のランド（31）のうち上記多層配線基板（10）の外周部にめっき用リードとしてのスタブ（32）が接続され、上記スタブ（32）は上記信号端子（15）のランド（31）へ向かって延びるものである。

第５の発明は、第４の発明において、上記スタブ（32）は、線状に形成されるものである。

第６の発明は、第４の発明において、上記スタブ（32）は、面状に形成されるものである。

第７の発明は、表面の中央部には電源端子（13）及び接地端子（14）を含む中央端子配列領域（11）が設けられ、上記裏面のうち上記中央端子配列領域（11）の周囲には複数の信号端子（15）を含む周囲端子配列領域（12）が設けられ、且つ、上記電源端子（13）、上記接地端子（14）、及び上記複数の信号端子（15）の各々に付属するスルーホール（16）が形成された多層配線基板（10）と、上記多層配線基板（10）上に載置された半導体素子とを備えた多層配線回路の製造方法を対象としている。そして、上記信号端子（15）のランド（31）及び上記多層配線基板（10）の外周部にそれぞれ接続され、上記信号端子（15）のランド（31）との接続部分が他の部分よりも細いスタブ（32）を形成する工程（ａ）と、上記多層配線基板（10）の外周部を接地した上で上記信号端子（15）のランド（31）に電圧を印加して上記スタブ（32）のうち上記信号端子（15）のランド（31）との接続部分を溶断する工程（ｂ）とを含むものである。

−作用−
上記第１の発明では、多層配線回路に多層配線基板（10）と半導体素子とが設けられる。多層配線基板（10）の裏面は、中央部に位置する中央端子配列領域（11）と中央端子配列領域（11）の周囲に位置する周囲端子配列領域（12）とに区画されている。中央端子配列領域（11）には電源端子（13）及び接地端子（14）が設けられ、周囲端子配列領域（12）には複数の信号端子（15）が設けられている。電源端子（13）、接地端子（14）、及び複数の信号端子（15）の各々に付属するスルーホール（16）は、多層配線基板（10）を貫通している。

上記多層配線基板（10）の電源層面及び接地層面には、信号端子（15）に付属するスルーホール（16）が多数形成されている。一方、この発明では、多層配線基板（10）の裏面の周囲端子配列領域（12）にスルーホール配置禁止領域（17）が設けられている。多層配線基板（10）の電源層面や接地層面には、その全体に亘って銅箔が形成されるものの、スルーホール配置禁止領域（17）に位置する銅箔の部分にスルーホール（16）による隙間が形成されない。

上記第２の発明では、多層配線基板（10）の裏面の周囲端子配列領域（12）に複数の信号端子部（41）が設けられる。各信号端子部（41）は、２つ以上の信号端子（15）と各信号端子（15）に付属するスルーホール（16）とで構成されている。各信号端子部（41）では、複数のスルーホール（16）が向き合うように配列され、これらスルーホール（16）を囲むようにスルーホール（16）の数と等しい数の信号端子（15）が配列されている。

上記第３の発明では、隣接する一方の信号端子部（41）の信号端子（15）と隣接する他方の信号端子部（41）の信号端子（15）との間の部分がスルーホール配置禁止領域（17）となっている。例えば、周囲端子配列領域（12）に複数の信号端子（15）を格子状に配列する場合において、各信号端子（15）及びこれに付属するスルーホール（16）を１つずつ離隔して設けるよりも、２つ以上の信号端子（15）で信号端子部（41）を構成してスルーホール（16）を複数ずつ離れた位置に設ける方が、スルーホール（16）同士の間隔が広がる。

上記第４の発明では、多層配線回路に多層配線基板（10）と半導体素子とが設けられる。多層配線基板（10）の裏面は、中央部に位置する中央端子配列領域（11）と中央端子配列領域（11）の周囲に位置する周囲端子配列領域（12）とに区画されている。中央端子配列領域（11）には複数の信号端子（15）が設けられ、周囲端子配列領域（12）には電源端子（13）及び接地端子（14）が設けられている。複数の信号端子（15）、電源端子（13）、及び接地端子（14）の各々に付属するスルーホール（16）は、多層配線基板（10）を貫通している。

この発明において、多層配線基板（10）の信号配線層には、めっき用リードとしてのスタブ（32）が設けられている。このスタブ（32）は、信号端子（15）のランド（31）へ向かって延びており、多層配線基板（10）の外周部と信号端子（15）のランド（31）のうち多層配線基板（10）の外周部に接続されている。

上記第５の発明では、スタブ（32）が線状に形成されている。このスタブ（32）は、一端が多層配線基板（10）の外周部に接続されており、他端が信号端子（15）のランド（31）へ向かって線状に延びている。

上記第６の発明では、スタブ（32）が信号配線層の信号配線面を覆うような面状に形成されている。このスタブ（32）は、面の一部が多層配線基板（10）の外周部に接続されており、信号端子（15）のランド（31）へ向かって面状に延びている。

上記第７の発明では、多層配線回路に多層配線基板（10）と半導体素子とが設けられる。多層配線基板（10）の裏面は、中央部に位置する中央端子配列領域（11）と中央端子配列領域（11）の周囲に位置する周囲端子配列領域（12）とに区画されている。中央端子配列領域（11）には複数の信号端子（15）が設けられ、周囲端子配列領域（12）には電源端子（13）及び接地端子（14）が設けられている。複数の信号端子（15）、電源端子（13）、及び接地端子（14）の各々に付属するスルーホール（16）は、多層配線基板（10）を貫通している。

この発明では、工程（ａ）とこれに続く工程（ｂ）とによって多層配線回路が形成される。工程（ａ）では、スタブ（32）が形成される。このスタブ（32）は、信号端子（15）のランド（31）と多層配線基板（10）の外周部とに接続されており、信号端子（15）のランド（31）との接続部分が他の部分よりも細くなっている。工程（ｂ）では、多層配線基板（10）の外周部が接地され、信号端子（15）のランド（31）に電圧が印加される。すると、信号端子（15）のランド（31）からスタブ（32）を通って多層配線基板（10）の外周部へ向かう電流の経路が短絡した状態となり、スタブ（32）のうち他の部分よりも細い信号端子（15）のランド（31）との接続部分が溶断される。

上記第１の発明によれば、周囲端子配列領域（12）にスルーホール（16）の配置を禁止するスルーホール配置禁止領域（17）を設けることで、端子数の増加に伴ってスルーホール（16）の面積が拡大しても、スルーホール（16）同士の間隔が狭くなるのを確実に防ぐことができる。そして、必要に応じてスルーホール配置禁止領域（17）を部分的に設ければ、電源電位の変動や外来ノイズに対してより柔軟に対応でき、多層配線基板（10）の電源層及び接地層におけるインダクタンスを確実に低減できる。従って、この発明によれば、電源電位の変動や外来ノイズに起因する回路誤動作を解消し、多層配線回路の信頼性を向上させることができる。

上記第２及び第３の発明では、周囲端子配列領域（12）に２つ以上の信号端子（15）と各信号端子（15）に付属するスルーホール（16）とによって構成される信号端子部（41）を複数設けている。このため、従来のように多層配線基板上に信号端子及びこれに付属するスルーホールを１つずつ離隔して設ける場合と比べて、スルーホール（16）同士の間隔を広げることができる。そして、スルーホール（16）同士の間隔が広がることによって多層配線基板（10）の電源層面や接地層面の銅箔に形成された隙間の間隔も広がり、多層配線基板（10）の層間を安定して導通させることができる。従って、この発明によれば、多層配線基板（10）の電源層及び接地層におけるインダクタンスを一層確実に低減できる。

上記第４の発明では、多層配線基板（10）の外周部にめっき用リードとしてのスタブ（32）を接続している。ここで、従来には、スタブが電解めっき完了後も信号端子のランドに接続されていた。そして、電解めっき完了後の回路作動時において、信号波形がスタブ内を伝播することで生じる信号波形の歪みにより回路誤動作が生じるおそれがあった。一方、この発明では、スタブ（32）が信号端子（15）のランド（31）に接続されておらず、信号波形がスタブ（32）内を伝播することがない。また、多層配線基板（10）の外周部にスタブ（32）を接続することで、このスタブ（32）を接地することができ、信号配線層の接地を強化することができる。従って、この発明によれば、多層配線基板（10）の製造コストを上げることなく信号配線同士のクロストークや外来ノイズに起因する回路誤動作を解消でき、多層配線回路の信頼性を向上させることができる。

上記第６の発明によれば、スタブ（32）を面状に形成することで、スタブ（32）の面積を拡大することができ、信号配線層の接地を一層強化することができる。従って、この発明によれば、多層配線回路の信頼性を一層向上させることができる。

上記第７の発明では、工程（ａ）で信号端子（15）のランド（31）との接続部分が他の部分よりも細いスタブ（32）を形成し、工程（ｂ）でスタブ（32）のうち他の部分よりも細い部分を溶断させている。従って、この発明によれば、多層配線基板（10）の外周部にスタブ（32）を接続してこのスタブ（32）を接地し、信号配線層の接地を強化することにより、信号配線同士のクロストークや外来ノイズに起因する回路誤動作を解消し、多層配線回路の信頼性を向上できる多層配線回路の製造方法を提供することができる。

以下、本発明の実施形態を図面に基づいて詳細に説明する。

《発明の実施形態１》
本実施形態は、本発明に係る多層配線回路をＢＧＡパッケージに適用したものである。本実施形態のＢＧＡパッケージは、モールドで封止された半導体素子としてのＬＳＩチップと多層プリント配線基板（10）とを備えている。このＢＧＡパッケージでは、多層プリント配線基板（10）上にＬＳＩチップが載置されている。多層プリント配線基板（10）は、電源層、接地層、及び信号配線層などによって構成されている。

図１に示すように、多層プリント配線基板（10）には、その裏面に導体ボールからなる電源端子（13）と接地端子（14）と信号端子（15）とが格子状に複数設けられている。多層プリント配線基板（10）の裏面において、中央部には中央端子配列領域（11）が設けられ、中央端子配列領域（11）の外側には周囲端子配列領域（12）が設けられている。中央端子配列領域（11）には複数の電源端子（13）及び複数の接地端子（14）が設けられ、周囲端子配列領域（12）には複数の信号端子（15）が設けられている。また、各端子には、多層プリント配線基板（10）を貫通するスルーホール（16）が１つずつ付設されている。

上記多層プリント配線基板（10）の裏面では、４つの端子と各端子に付属するスルーホール（16）とが一組に構成されている。各組では、４つのスルーホール（16）が向き合うように配列され、これらスルーホール（16）の外側にスルーホール（16）を囲むように４つの信号端子（15）が同一ピッチ円上に９０°間隔で配列されている。このうち周囲端子配列領域（12）には、４つの信号端子（15）と各信号端子（15）に付属するスルーホール（16）とによって構成される信号端子部（41）が複数設けられている。そして、隣接する一方の信号端子部（41）の信号端子（15）と隣接する他方の信号端子部（41）の信号端子（15）との間の部分が、スルーホール（16）の配置を禁止するスルーホール配置禁止領域（17）となっている。尚、多層プリント配線基板（10）の裏面の形状や面積、及び多層プリント配線基板（10）に設けられる端子数やその大きさは、従来と同じである。

上述のように、格子状に配列された各端子に付属するスルーホール（16）は、多層プリント配線基板（10）を貫通している。そして、図２に示すように、多層プリント配線基板（10）の電源層面又は接地層面には、スルーホール（16）が格子状に複数設けられている。これらスルーホール（16）は、４つで一組に構成されており、図１に示す多層プリント配線基板（10）の裏面のスルーホール（16）と同じ位置に設けられている。多層プリント配線基板（10）の電源層面又は接地層面では、多層プリント配線基板（10）の裏面に対応する破線の内側の中央端子配列領域（11）に電源端子（13）及び接地端子（14）に付属の白丸で示すスルーホール（16）が設けられ、多層プリント配線基板（10）の裏面に対応する破線の外側の周囲端子配列領域（12）に信号端子（15）に付属の黒丸で示すスルーホール（16）が設けられている。

多層プリント配線基板（10）の電源層面及び接地層面には、全体に亘って銅箔が形成されている。この銅箔は、黒丸で示すスルーホール（16）と白丸で示すスルーホール（16）のうち白丸で示すスルーホール（16）に接続されている。多層プリント配線基板（10）の電源層面及び接地層面に形成される銅箔は、信号端子（15）に付属するスルーホール（16）によって蜂の巣状に分断されている。一方、多層プリント配線基板（10）の電源層面及び接地層面では、周囲端子配列領域（12）のうちスルーホール配置禁止領域（17）に位置する銅箔の部分にスルーホール（16）による隙間が形成されない。

図３に示すように、ＢＧＡパッケージを実装する多層回路基板（20）では、電源層（23）と接地層（24）と信号配線層（25）とがこの順に積層して設けられ、各層を互いに絶縁するために層と層との間に絶縁膜層（26）が設けられている。多層回路基板（20）の表面のうち周囲端子配列領域（12）に対応する部分には、信号端子（15）に接続される接続ランド（21）とこれに付属するスルーホール（22）とが４つで一組に構成されて格子状に複数配列されている。各スルーホール（22）は、多層回路基板（20）を貫通しており、多層プリント配線基板（10）のスルーホール（16）と接続される。また、多層回路基板（20）において、隣接する組の接続ランド（21）同士の間の部分は、多層プリント配線基板（10）の裏面に対応するスルーホール配置禁止領域（17）となっている。

このようにスルーホール配置禁止領域（17）を設けることにより、多層プリント配線基板（10）のスルーホール（16）同士の間隔や多層回路基板（20）のスルーホール（22）同士の間隔を従来よりも広げることができ、多層回路基板（20）の電源層（23）や接地層（24）においてスルーホール（16）に起因するインダクタンスを確実に低減できる。これに限らず、ノイズ耐性が十分な部分は従来通りにスルーホール（16）を配置し、必要に応じてスルーホール配置禁止領域（17）を部分的に設けることにより、より柔軟に電源電圧変動や外来ノイズに対応でき、ＢＧＡパッケージの信頼性の向上を図ることができる。

−実施形態１の効果−
本実施形態によれば、周囲端子配列領域（12）にスルーホール（16）の配置を禁止するスルーホール配置禁止領域（17）を設けることで、端子数の増加に伴ってスルーホール（16）の面積が拡大しても、スルーホール（16）同士の間隔が狭くなるのを確実に防ぐことができる。そして、必要に応じてスルーホール配置禁止領域（17）を部分的に設ければ、電源電位の変動や外来ノイズに対してより柔軟に対応でき、多層配線基板（10）の電源層及び接地層におけるインダクタンスを確実に低減できる。従って、この発明によれば、電源電位の変動や外来ノイズに起因する回路誤動作を解消し、ＢＧＡパッケージの信頼性を向上させることができる。

また、本実施形態では、周囲端子配列領域（12）に４つの信号端子（15）と各信号端子（15）に付属するスルーホール（16）とによって構成される信号端子部（41）を複数設けている。このため、従来のように多層配線基板上に信号端子及びこれに付属するスルーホールを１つずつ離隔して設ける場合と比べて、スルーホール（16）同士の間隔を広げることができる。そして、スルーホール（16）同士の間隔が広がることによって多層プリント配線基板（10）の電源層面や接地層面の銅箔に形成された隙間の間隔も広がり、多層プリント配線基板（10）の層間を安定して導通させることができる。従って、本実施形態によれば、多層プリント配線基板（10）の電源層及び接地層におけるインダクタンスを一層確実に低減できる。

−実施形態１の変形例−
上記実施形態１のＢＧＡパッケージにおいて、信号端子部（41）の構成を変更してもよい。上記実施形態１では、信号端子部（41）を４つの信号端子（15）で構成し、これら信号端子（15）を同一ピッチ円上に９０°間隔に配置している。これに限らず、信号端子部（41）を２つの信号端子（15）で構成し、これら信号端子（15）を同一ピッチ円上に１８０°間隔に配置してもよい。また、信号端子部（41）を３つの信号端子（15）で構成してこれら信号端子（15）を同一ピッチ円上に１２０°間隔に配置してもよいし、信号端子部（41）を５つ以上の信号端子（15）で構成してこれら信号端子（15）を同一ピッチ円上に等角度間隔に配置してもよい。

《発明の実施形態２》
本発明の実施形態２は、上記実施形態１におけるＢＧＡパッケージの構成を変更したものである。ここでは、本実施形態について、上記実施形態１と異なる点を説明する。

図４に示すように、本実施形態のＢＧＡパッケージでは、多層プリント配線基板（10）の信号配線層における信号配線面にボンディングパッド（34）と信号端子（15）のランド（31）とが複数ずつ設けられている。ボンディングパッド（34）と信号端子（15）のランド（31）とは、１つずつ信号配線（33）によって接続されている。信号配線面では、ボンディングパッド（34）と信号端子（15）のランド（31）とを電解めっきするために、すべての信号配線（33）にスタブ（32）が接続されている。このスタブ（32）は、多層プリント配線基板（10）の外周部まで延びており、電解めっき時にめっき用リードとして使用される。

上記スタブ（32）は線状であって、太径部（32a）と細径部（32b）とで構成されている。スタブ（32）では、信号端子（15）のランド（31）との接続部分が細径部（32b）となる一方、細径部（32b）に太径部（32a）が接続され、この太径部（32a）が多層プリント配線基板（10）の外周部に接続されている。

図４に太線で示す多層プリント配線基板（10）の外周部と、この外周部に接続される最も左上の信号端子（15）のランド（31）とは、接地されている。多層プリント配線基板（10）の外周部に加えて信号端子（15）のランド（31）を接地することにより、多層プリント配線基板（10）の外周部の接地を強化することができる。

また、本実施形態では、工程（ａ）と工程（ｂ）とによって多層プリント配線基板（10）の製造が行われる。具体的に、工程（ａ）で多層プリント配線基板（10）の信号配線面に上記スタブ（32）が形成され、これに続く工程（ｂ）で上記スタブ（32）のうち細径部（32b）が溶断される。この工程（ｂ）について説明する。

電解めっきの完了後、多層プリント配線基板（10）の外周部を接地し、信号端子（15）のランド（31）に電源を接続して電圧を印加する。すると、信号端子（15）のランド（31）からスタブ（32）の細径部（32b）及び太径部（32a）を通って多層プリント配線基板（10）の外周部へと電流が流れる一方、この電流の経路は短絡した状態となる。この短絡した経路上にあって電気的に弱いスタブ（32）の細径部（32b）が溶断され、スタブ（32）の細径部（32b）と太径部（32a）とが切り離される（図５を参照）。そして、多層プリント配線基板（10）の外周部に接続されたスタブ（32）の太径部（32a）は、接地された状態となる。一方、ボンディングパッド（34）と信号端子（15）のランド（31）とを接続している信号配線（33）は、ボンディングパッド（34）が電気的に開放されているため、溶断されずに残る。

本実施形態では、多層プリント配線基板（10）の外周部にめっき用リードとしてのスタブ（32）を接続している。ここで、従来には、スタブが電解めっき完了後も信号端子のランドに接続されていた。そして、電解めっき完了後の回路作動時において、信号波形がスタブ内を伝播することで生じる信号波形の歪みにより回路誤動作が生じるおそれがあった。

一方、本実施形態では、スタブ（32）が信号端子（15）のランド（31）に接続されておらず、信号波形がスタブ（32）内を伝播することがない。また、多層プリント配線基板（10）の外周部にスタブ（32）を接続することで、このスタブ（32）を接地することができ、信号配線層の接地を強化することができる。従って、本実施形態によれば、多層プリント配線基板（10）の製造コストを上げることなく信号配線（33）同士のクロストークや外来ノイズに起因する回路誤動作を解消でき、ＢＧＡパッケージの信頼性を向上させることができる。

《発明の実施形態３》
本発明の実施形態３は、上記実施形態２におけるＢＧＡパッケージの構成を変更したものである。ここでは、本実施形態について、上記実施形態２と異なる点を説明する。

図６に示すように、本実施形態のＢＧＡパッケージでは、多層プリント配線基板（10）のスタブ（32）が面状に形成されている。このスタブ（32）は、細径部（32b）と面状部（32c）とによって構成されている。

上記面状部（32c）は、信号配線面における信号端子（15）のランド（31）と信号配線（33）以外の部分に設けられている。この面状部（32c）は、多層プリント配線基板（10）の外周部に接続されている。面状部（32c）には、細径部（32b）の一端が接続されている。細径部（32b）の他端は、信号端子（15）のランド（31）に接続されている。

電解めっきの完了後、多層プリント配線基板（10）の外周部を接地し、信号端子（15）のランド（31）に電源を接続して電圧を印加する。すると、信号端子（15）のランド（31）からスタブ（32）の細径部（32b）及び面状部（32c）を通って多層プリント配線基板（10）の外周部へと電流が流れる一方、この電流の経路は短絡した状態となる。この短絡した経路上にあって電気的に弱いスタブ（32）の細径部（32b）が溶断され、スタブ（32）の細径部（32b）と面状部（32c）とが切り離される（図７を参照）。そして、多層プリント配線基板（10）の外周部に接続されたスタブ（32）の面状部（32c）は、接地された状態となる。

本実施形態によれば、スタブ（32）を面状に形成することで、スタブ（32）の面積を拡大することができ、信号配線層の接地を一層強化することができる。従って、本実施形態によれば、ＢＧＡパッケージの信頼性を一層向上させることができる。

以上説明したように、本発明は、表面に半導体素子を載置した多層配線基板を備える多層配線回路について有用である。

実施形態１に係るＢＧＡパッケージにおいて、多層プリント配線基板の裏面の端子配列を示す図である。 実施形態１に係るＢＧＡパッケージにおいて、多層プリント配線基板の電源層面又は接地層面のスルーホール配列を示す図である。 実施形態１に係るＢＧＡパッケージを実装する多層回路基板の構造を示す斜視図である。 実施形態２に係るＢＧＡパッケージにおいて、多層プリント配線基板の信号配線層の構造を示す図である。 実施形態２に係るＢＧＡパッケージにおいて、多層プリント配線基板の信号配線層に設けられるスタブが溶断した状態を示す図である。 実施形態３に係るＢＧＡパッケージにおいて、多層プリント配線基板の信号配線層の構造を示す図である。 実施形態３に係るＢＧＡパッケージにおいて、多層プリント配線基板の信号配線層に設けられるスタブが溶断した状態を示す図である。 従来のＢＧＡパッケージを多層回路基板に実装した斜視図である。 従来のＢＧＡパッケージにおいて、多層配線基板の裏面の端子配列を示す図である。 従来のＢＧＡパッケージにおいて、多層配線基板の電源層面又は接地層面のスルーホール配列を示す図である。 従来のＢＧＡパッケージを実装する多層回路基板の構造を示す斜視図である。 従来のＢＧＡパッケージにおいて、多層配線基板の信号配線層の構造を示す図である。

符号の説明

（10） 多層プリント配線基板
（11） 中央端子配列領域
（12） 周囲端子配列領域
（13） 電源端子
（14） 接地端子
（15） 信号端子
（16） スルーホール
（17） スルーホール配置禁止領域
（20） 多層回路基板
（21） 接続ランド
（22） スルーホール
（23） 電源層
（24） 接地層
（25） 信号配線層
（26） 絶縁膜層
（31） ランド
（32） スタブ
（32a） 太径部
（32b） 細径部
（32c） 面状部
（33） 信号配線
（34） ボンディングパッド
（41） 信号端子部

Claims (7)

1. 表面の中央部には電源端子（13）及び接地端子（14）を含む中央端子配列領域（11）が設けられ、上記裏面のうち上記中央端子配列領域（11）の周囲には複数の信号端子（15）を含む周囲端子配列領域（12）が設けられ、且つ、上記電源端子（13）、上記接地端子（14）、及び上記複数の信号端子（15）の各々に付属するスルーホール（16）が形成された多層配線基板（10）と、
   上記多層配線基板（10）上に載置された半導体素子とを備えた多層配線回路であって、
   上記周囲端子配列領域（12）には、スルーホール（16）の配置を禁止するスルーホール配置禁止領域（17）が設けられている多層配線回路。
2. 請求項１に記載の多層配線回路において、
   上記複数の信号端子（15）のうち２つ以上の信号端子（15）と、上記各信号端子（15）に付属するスルーホール（16）とによって構成される信号端子部（41）が複数設けられ、
   上記各信号端子部（41）では、上記各スルーホール（16）が向き合うように配置されている多層配線回路。
3. 請求項２に記載の多層配線回路において、
   隣接する上記信号端子部（41）の信号端子（15）同士の間の部分がスルーホール配置禁止領域（17）となっている多層配線回路。
4. 表面の中央部には電源端子（13）及び接地端子（14）を含む中央端子配列領域（11）が設けられ、上記裏面のうち上記中央端子配列領域（11）の周囲には複数の信号端子（15）を含む周囲端子配列領域（12）が設けられ、且つ、上記電源端子（13）、上記接地端子（14）、及び上記複数の信号端子（15）の各々に付属するスルーホール（16）が形成された多層配線基板（10）と、
   上記多層配線基板（10）上に載置された半導体素子とを備えた多層配線回路であって、
   上記多層配線基板（10）の外周部と上記信号端子（15）のランド（31）のうち上記多層配線基板（10）の外周部にめっき用リードとしてのスタブ（32）が接続され、
   上記スタブ（32）は、上記信号端子（15）のランド（31）へ向かって延びている多層配線回路。
5. 請求項４に記載の多層配線回路において、
   上記スタブ（32）は、線状に形成されている多層配線回路。
6. 請求項４に記載の多層配線回路において、
   上記スタブ（32）は、面状に形成されている多層配線回路。
7. 表面の中央部には電源端子（13）及び接地端子（14）を含む中央端子配列領域（11）が設けられ、上記裏面のうち上記中央端子配列領域（11）の周囲には複数の信号端子（15）を含む周囲端子配列領域（12）が設けられ、且つ、上記電源端子（13）、上記接地端子（14）、及び上記複数の信号端子（15）の各々に付属するスルーホール（16）が形成された多層配線基板（10）と、
   上記多層配線基板（10）上に載置された半導体素子とを備えた多層配線回路の製造方法であって、
   上記信号端子（15）のランド（31）及び上記多層配線基板（10）の外周部にそれぞれ接続され、上記信号端子（15）のランド（31）との接続部分が他の部分よりも細いスタブ（32）を形成する工程（ａ）と、
   上記多層配線基板（10）の外周部を接地した上で上記信号端子（15）のランド（31）に電圧を印加して上記スタブ（32）のうち上記信号端子（15）のランド（31）との接続部分を溶断する工程（ｂ）と
   を含む多層配線回路の製造方法。

Images