JP2010062530A - プリント配線板およびプリント回路板 - Google Patents

Abstract

【課題】 プリント配線板の層が異なる電源配線をヴィアによって接続する接続部において、最端部のヴィアに電流が集中するのを防ぐ。
【解決手段】 多層のプリント配線板１において、第１の配線層の電源配線２と、第２の配線層の電源配線３とを接続する複数のヴィア４〜７を電流の流れる方向に並行して配置する。ヴィア４〜７のうちで、電源配線２の最端部に接続されるヴィア４に電流が集中するのを防ぐために、ヴィア４とヴィア５の間の配線部８を細くして抵抗を大きくする。第２の配線層の電源配線３についても同様に細くした配線部９を最端部に設ける。
【選択図】 図１

Description

本発明は、電子機器等に搭載されるプリント配線板に関するものである。

電子機器に搭載されるプリント配線板は、機器のサイズに起因して、面積の制約を受けて設計が行われる。限られた面積のプリント配線板の中に多くの配線を搭載するために、複数の配線層が積層された多層プリント配線板が一般的に用いられている。多層プリント配線板において、異なる層の配線は、プリント配線板の表面に垂直方向に形成されたヴィアによって接続される。

近年、プリント配線板に搭載される半導体装置の消費電力が増大してきており、それによりプリント配線板の電源配線を流れる電流が増加する傾向にある。これにより、従来は電源回路が搭載される電源専用のプリント配線板でしか流れなかったような大電流が、ＣＰＵ用のプリント配線板や画像処理用のプリント配線板のような高速信号が流れ、高密度に実装された多層プリント配線板にも流れるようになってきている。

一般に、このような高速で高密度な多層プリント配線板は、電源回路が搭載される電源専用のプリント配線板に比べてヴィアの径が細く、ヴィア１個あたりに流せる電流量は小さい。そのため、大電流が流れると、ヴィアは比較的容易に切断してしまう。

このような課題に対し、非特許文献１では、図５（ａ）に示すような、異なる配線層の電源配線の端部領域において、配線方向に対し垂直にヴィアを並べて接続する方法が記載されている。図５（ａ）において、２０１は多層のプリント配線板であり、ここでは２つの配線層だけをとりだして表示している。２０２は第１の配線層に設けられた第１の電源配線、２０３は第２の配線層に設けられた第２の電源配線である。第１の電源配線２０２と第２の電源配線２０３は、一直線上に並んだ複数のヴィア２１０、２１１、２１２、２１３により接続されている。ヴィアを複数にすることで、１つのヴィアに流れる単位時間あたりの電流量を下げることができるため、ヴィアの信頼性を向上させることができる。

しかしながら、このようにヴィアを複数配置すると、従来よりも、ヴィアで接続する第１の電源配線と第２の電源配線の重なり領域が多く必要になってくる。また、多層プリント配線板で、貫通ヴィアを使用する場合、全ての配線層に穴が空いてしまい、第１の電源配線と第２の電源配線以外の配線層の配線領域が狭くなってしまう。これは、プリント配線板の高密度化の大きな障害となる。

信頼性の観点から見た場合、１個のヴィアに流れる単位時間の電流量は少ない方が良く、ヴィアの数は多いほうが好ましい。逆に高密度配線から見た場合は、ヴィアの数は少ないほうが好ましい。従って、最適なヴィアの数とは、少なくとも電源配線に流したい電流値をヴィア１個に許容される電流値で除した値以上で最小の自然数と言うことになる。

雑誌「デザインウェーブマガジン」２００７年２月号

ヴィア２１０、２１１、２１２、２１３は、電源配線２０２、２０３に対して、回路的には等価である。しかしながら、本発明者の実験によると、前述の図５（ａ）に示したプリント配線板の場合に、実際に破断するのは、常にヴィア２１０か２１３であった。実際のプリント配線板の場合、回路図と異なり、ヴィアとヴィアの間には電源配線２０２ａ〜２０２ｃ及び電源配線２０３ａ〜２０３ｃが設けられている。従って、ヴィアとヴィアの間には電源配線２０２ａ〜２０２ｃ及び２０３ａ〜２０３ｃの影響で、各ヴィアは電気的に等価ではなくなり、それにより流れる電流値にバラつきが発生する。

図５（ａ）に示したプリント配線板において、各ヴィア間を流れる電流の電流値を、図５（ａ）の等価回路である図５（ｂ）を使って説明する。電源配線２０２に流れ込む電流の電流値をＩ、ヴィア２１０、２１１、２１２、２１３の抵抗値をｒｖ、各ヴィアとヴィアの間の電源配線２０２ａ〜２０２ｃの抵抗値をそれぞれ、ｒｘ、ｒｙ、ｒｚとする。また同様に、電源配線２０３ａ〜２０３ｃの抵抗値もそれぞれ、ｒｘ、ｒｙ、ｒｚとする。電源配線２０２ａ〜２０２ｃを流れる電流の電流値をそれぞれ、ｉａ、ｉｂ、ｉｃとする。ヴィア２１０〜２１３を流れる電流の電流値をｉｄ、ｉｅ、ｉｆとする。なお、ヴィア２１３を流れる電流の電流値は、電源配線２０３ａを流れる電流の電流値ｉｃと等しい。電源配線２０３ａ流れる電流の抵抗値は、ヴィア２１０を流れる電流の電流値をｉｄと等しい。電源配線２０３ｂ、２０３ｃを流れる電流の抵抗値をそれぞれ、ｉｇ、ｉｈとする。

図５（ｂ）の等価回路の場合、ヴィア２１０を流れる電流の電流値をｉｄは以下の式（１）で求めることができる。

（式１）

電源配線２０２ａ〜２０２ｃを流れる電流の電流値ｉａ、ｉｂ、ｉｃは、以下の式（２）〜式（４）で求めることができる。
ｉａ＝Ｉ−ｉｄ （式２）

（式３）

（式４）

ヴィア２１１〜２１２を流れる電流の電流値ｉｅ、ｉｆは、以下の式（５）、式（６）で求めることができる。

（式５）

（式６）

電源配線２０３ｂ、２０３ｃを流れる電流の抵抗値ｉｇ、ｉｈは、以下の式（７）、式（８）で求めることができる。

（式７）

（式８）

具体例を使って説明する。図５（ｃ）に示すように、電源配線２０２に流れ込む電流の電流値をＩ＝４Ａ、ヴィア２１０、２１１、２１２、２１３の内径をΦ＝０．３ｍｍとし、その抵抗値をｒｖ＝０．３６ｍΩとする。電源配線２０２ａ、２０３ａの抵抗値をｒｘ＝０．６ｍΩ、電源配線２０２ｂ、２０３ｂの抵抗値をｒｙ＝０．６ｍΩ、電源配線２０２ｃ、２０３ｃの抵抗値をｒｚ＝０．６ｍΩとする。なお、第１の電源配線２０２および第２の電源配線２０３の、各ヴィアとヴィアの間の電源配線２０２、２０３の抵抗値を２．０ｍΩとする。

前述の式（１）ないし式（８）を用いて演算すると、ヴィア２１０〜２１３を流れる電流の電流値は、ｉｄ＝１．５８Ａ、ｉｅ＝０．４２Ａ、ｉｆ＝０．４２Ａ、ｉｃ＝１．５８Ａとなる。

ヴィア１個に許容される電流量を１Ａとすると、ヴィア２１０、２１３には許容された以上の電流がヴィアに流れてしまい、ヴィアが断線することになる。

本発明の目的は、異なる配線層の電源配線を複数のヴィアで接続する場合、ヴィアの数を増やすことなく多くの電流を流すことで、プリント配線板の信頼性を高めるとともに、高密度実装を可能とすることにあります。

本発明のプリント配線板は、複数の配線層を積層したプリント配線板において、第１の電源配線が形成された第１の配線層と、第２の電源配線が形成された第２の配線層と、前記第１及び前記第２の電源配線のお互いの端部領域を接続する複数のヴィアと、を有し、前記第１の電源配線の端部領域と第２の電源配線の端部領域は、上下に重なった位置に配置されており、第１の電源配線および第２に電源配線は、お互いの端部領域から平面的に逆方向に伸びており、前記ヴィアは、前記第１、第２の電源配線の配線方向に沿って一直線上に配置されており、前記第１の電源配線の、前記第１の電源配線の最端部に設けられたヴィアと、該ヴィアと隣接するヴィアとの間の領域には、抵抗値が前記第１の電源配線の他の領域よりも大きい第１の高抵抗配線領域が設けられ、前記第２の電源配線の、前記第２の電源配線の最端部に設けられたヴィアと、該ヴィアと隣接するヴィアとの間の領域には、抵抗値が前記第２の電源配線の他の領域よりも大きい第２の高抵抗配線領域が設けられていることを特徴とする。

本発明によれば、異なる配線層の電源配線を複数のヴィアで接続する場合に、各ヴィアに流れる電流の量を平均化することにより、使用するヴィア等の数を最小にすることができる。これによって、電源配線におけるヴィア領域が小さく、プリント配線板の高密度実装を可能とする。また、特定のヴィアへの電流集中を回避することで、プリント配線板を搭載した製品の信頼性を向上させることができる。

実施例１によるプリント配線板の断面図および平面図 実施例２によるプリント配線板の断面図および平面図 実施例３によるプリント配線板の断面図および平面図 実施例４によるプリント配線板の断面図および平面図 従来例を示すプリント配線板およびその回路図

本発明を実施するための最良の形態を図面に基づいて説明する。

図１（ａ）は本発明の実施の形態を示す複数の配線層を積層した多層プリント配線板１の断面図である。ここでは２つの配線層だけをとりだして表示している。２は第１の配線層に設けられた第１の電源配線、３は第２の配線層に設けられた第２の電源配線である。第１の電源配線２と第２の電源配線３上下方向に重なった位置となる端部領域は、一直線上に並んだ複数のヴィア４、５、６、７により接続されている。第１の電源配線と第２に電源配線は、お互いの端部領域から平面的に逆方向に伸びている。電源配線２のヴィア７とヴィア６の間には電源配線２ａ、ヴィア６とヴィア５の間には電源配線２ｂ、ヴィア５とヴィア４の間には電源配線２ｃが設けられている。また、電源配線３のヴィア７とヴィア６の間には電源配線３ａ、ヴィア６とヴィア５の間には電源配線３ｂ、ヴィア５とヴィア４の間には電源配線３ｃが設けられている。

図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った平面図である。本発明の実施の形態を示す多層プリント配線板１の上面図である。図１（ｂ）において、第１の電源配線２の端部と第２の電源配線３の端部は重なって配置されている。

電源配線２のヴィア５とヴィア４の間の電源配線２ｃは、電源配線２の他の領域と比べ、配線幅を細くした細配線８が設け第１の高抵抗配線領域としている。また同様に、電源配線３のヴィア７とヴィア６の間の電源配線３ｃは、電源配線３の他の領域と比べ、配線幅を細くした細配線９が設け第２の高抵抗配線領域としている。

細配線８、９により、電源配線２ｃ、３ａの抵抗値を高めることができるため、第１の電源配線２の最端部のヴィア４および、第２の電源配線３の最端部のヴィア７の電流が集中するのを防ぐことができる。電源配線２ｃ、３ａの抵抗値を調整することで、ヴィア４〜７に流れる単位時間あたりの電流量を平均化することができる。平均化することで、各ヴィアｂの信頼性が向上するとともに、電源配線２および３に流すことができる電流量を増やすことも可能となる。

なお、プリント配線板に用いられる絶縁体はＦＲ４（耐熱性ガラス布基材エポキシ樹脂）がコスト、安定性等の面で最適であるが、ＦＲ−１（耐熱性紙基材フェノール樹脂）やセラミックであってもよい。また、電源配線を有する配線層は、プリント配線板の内層でも外層でも構わない。また、ヴィアは、ドリルで貫通穴を加工し、貫通穴の内周部を金属メッキして形成することができる。

また本発明は、前述の多層プリント配線板以外に、半導体パッケージの電源配線とプリント配線板の電源配線とを、半田ボール等により接続する際にも適応可能である。半田ボールの小径化も進んでいるため、本発明の構成は非常に効果的である。

また本発明は、前述の第１の電源配線、第２の電源配線の代わりに、信号配線に多くの電流が流れる場合にも適応可能である。

なお、本発明における電源配線は、線状の配線のみではなく、面積の大きいパターン状の電源配線も含む。

図１（ａ）（ｂ）に示したプリント配線板を使って、各ヴィア４、５、６、７に流れる電流量を求めた。なお、本実施例ではｍヴィアを切断することなく流せる電流の限界値である許容電流量を１Ａとしている。

電源配線２、３の配線幅を０．５ｍｍ、細配線８、９の配線幅を０．１５ｍｍとした。
電源配線２に流れ込む電流の電流値をＩ＝３Ａ、ヴィア４、５、６、７の抵抗値をｒｖ＝０．３６ｍΩとした。電源配線２ａ、３ａの抵抗値をｒｘ＝０．６ｍΩ、電源配線２ｂ、３ｂの抵抗値をｒｙ＝０．６ｍΩ、電源配線２ｃ、３ｃの抵抗値をｒｚ＝０．６ｍΩとした。なお、第１の電源配線２０２および第２の電源配線２０３の、各ヴィアとヴィアの間の電源配線２０２、２０３の抵抗値を２．０ｍΩとした。

（比較例１）
比較例１は、実施例１における細配線８、９がない形態で、電源配線２ｃおよび３ａの配線幅も０．５ｍｍである。

実施例１と比較例１における、ヴィア４、５、６、７に流れる電流量を表１に示す。

表１から分るように、比較例の場合、ヴィア４、７には１．２０Ａ流れており、ヴィア４、７が切断してしま可能性が非常に高い。これに対して本実施例では、細配線８、９を設けることで、ヴィア４、５、６、７に流れる電流の電流量を１Ａ以下の値である、０．７３〜０．７７Ａに平均化することができた。

理想的には、３Ａの電流を流す場合、４つのヴィアに同じ電流量が流れれば、一本あたり０．７５Ａ流れることとなる。実施例１から分るように、細配線８、９により電源配線２ｃおよび３ａの抵抗値を調整することで、ほぼ理想的な電流の平均化を実現することができる。

図２（ａ）は、本発明の実施例２によるプリント配線板を示す断面図であり、図２（ｂ）は図２（ａ）のＡ−Ａ線に沿った平面図である。なお、図２（ａ）（ｂ）において、実施例１と同じ部材には同じ符号を付け、その説明は省略する。

多層プリント配線板１には、電源配線２と電源配線３が設けられている。電源配線２には、電源配線３と接続する複数のヴィアが形成されている。実施例１と異なり、本実施例におけるヴィアは、３つのヴィアが幅方向に複数個並んだヴィア群が、電源配線２、３の配線方向に沿って４列設けられている。電源配線の配先端部から順に、ヴィア群１４、１５、１６、１７が設けられている。

また、電源配線２のヴィア群１４と隣接したヴィア群１５の間には幅方向のスリット１８が、電源配線３のヴィア群１７と隣接したヴィア群１６の間にはスリット１９が設けられている。このスリット１８、スリット１９によって、ヴィア群１４とヴィア群１５間の抵抗、ヴィア群１７とヴィア群１６間の抵抗値が、電源配線２、３の他の部分の配線の抵抗値に比べて大きくなる。それによって、ヴィア群１４、ヴィア群１７に流れる電流が低減される。ヴィア群１４、１５、１６、１７に流れる電流量を平均化することができる。

図３（ａ）は、本発明の実施例３によるプリント配線板を示す断面図であり、図３（ｂ）は図３（ａ）のＡ−Ａ線に沿った平面図である。なお、図３（ａ）（ｂ）において、実施例１と同じ部材には同じ符号を付け、その説明は省略する。

本実施例において、電源配線２のヴィア４とこれに隣接したヴィア５の間には、電源配線２の他の部分よりも導体厚が薄い薄配線２８が形成されている。また同様に、電源配線３のヴィア７とこれに隣接したヴィア６の間には、電源配線３の他の部分よりも導体厚が薄い薄配線２９が形成されている。この薄配線２８、薄配線２９は、電源配線２、３の他の部分と比べて抵抗値が高くなっている。これにより、薄配線２８とヴィア４からなる経路、薄配線２９とヴィア７からなる経路に電流が流れ難くなり、相対的にヴィア５、ヴィア６に電流が流れやすくなる。これによって、ヴィア４、ヴィア５、ヴィア６、ヴィア７に流れる電流量を平均化することができる。

図４（ａ）は、実施例４によるプリント回路板の実装構造を示す断面図であり、図４（ｂ）は、図４（ａ）のＡ−Ａ線に沿った平面図である。

本実施例は、プリント配線板１０１に、回路部品のパッケージ基板１０２が、複数の接続部となる半田ボール群１０４によって実装されている。パッケージ基板１０２には半導体集積回路が搭載されており、電流は図示左側から図示右側に流れる。半田ボール群１０３は任意の信号用ないし電源供給用である。半田ボール群１０４は半田ボール群１０３とは異なる電源系列に属する回路の端子であり、その回路への電源供給は、プリント配線板１０１の電源配線１０５、半田ボール群１０４、パッケージ基板１０２の電源配線１０７をパスにして供給される。プリント配線板上の電源配線１０５の最端部には、スリット１０８が入っており、またパッケージ基板上の電源配線１０７の最端部にも、スリット１０９が入っている。各スリット１０８、１０９は、電流の流れる方向の最端部の半田ボール１０４ａ、１０４ｂに電流が集中するのを防ぐ目的で、それぞれ、半田ボール１０４ａ、１０４ｂへの電流供給パスの抵抗を大きくするために設けられる。

これによって、電源用の半田ボール群の電流量を平準化し、半田ボールの数を最小にすることができ、プリント配線板の実装構造を小型化することができる。

１、１０１ 多層プリント配線板
２、３、１０５、１０７ 電源配線
４、５、６、７、 ヴィア
８、９ 細配線
２８、２９ 薄配線
１４、１５、１６、１７ ヴィア群
１８、１９、１０８、１０９ スリット
１０３、１０４、１０４ａ、１０４ｂ 半田ボール群

Claims (10)

1. 複数の配線層を積層したプリント配線板において、第１の電源配線が形成された第１の配線層と、第２の電源配線が形成された第２の配線層と、前記第１及び前記第２の電源配線のお互いの端部領域を接続する複数のヴィアと、を有し、
   前記第１の電源配線の端部領域と第２の電源配線の端部領域は、上下に重なった位置に配置されており、第１の電源配線および第２に電源配線は、お互いの端部領域から平面的に逆方向に伸びており、前記ヴィアは、前記第１、第２の電源配線の配線方向に沿って一直線上に配置されており、前記第１の電源配線の、前記第１の電源配線の最端部に設けられたヴィアと、該ヴィアと隣接するヴィアとの間の領域には、抵抗値が前記第１の電源配線の他の領域よりも大きい第１の高抵抗配線領域が設けられ、前記第２の電源配線の、前記第２の電源配線の最端部に設けられたヴィアと、該ヴィアと隣接するヴィアとの間の領域には、抵抗値が前記第２の電源配線の他の領域よりも大きい第２の高抵抗配線領域が設けられていることを特徴とするプリント配線板。
2. 前記第１の高抵抗配線領域は、前記第１の電源配線の他の部分の配線幅よりも細い細配線からなっており、前記第２の高抵抗配線領域は、前記第２の電源配線の他の部分の配線幅よりも細い細配線からなっていることを特徴とする請求項１に記載のプリント配線板。
3. 前記第１の高抵抗配線領域は、前記第１の電源配線の他の部分よりも厚さが薄い薄配線からなっており、前記第２の高抵抗配線領域は、前記第２の電源配線の他の部分よりも厚さが薄い薄配線からなっていることを特徴とする請求項１に記載のプリント配線板。
4. 前記第１、第２の高抵抗配線領域には、前記第１、第２の電源配線の幅方向に長いスリットが形成されていることを特徴とする請求項１に記載のプリント配線板。
5. 前記複数のヴィアは、前記第１、第２の電源配線の幅方向に複数個並んで配置されたヴィア群が、前記第１、第２の電源配線の配線方向に沿って配置されていることを特徴とする請求項１に記載のプリント配線板。
6. プリント配線板に半導体パッケージが実装されたプリント回路板において、第１の電源配線が形成されたプリント配線板と、前記プリント配線板に実装され、第２の電源配線が形成された第２の配線層を有する半導体パッケージと、前記第１及び前記第２の電源配線のお互いの端部領域を接続する複数の接続部からなっており、
   前記第１の電源配線の端部領域と第２の電源配線の端部領域は、上下に重なった位置に配置されており、第１の電源配線および第２に電源配線は、お互いの端部領域から平面的に逆方向に伸びており、前記第１の電源配線の、前記第１の電源配線の最端部に設けられた接続部と、該接続部と隣接する接続部との間の領域には、抵抗値が前記第１の電源配線の他の領域よりも大きい第１の高抵抗配線領域が設けられ、前記第２の電源配線の、前記第２の電源配線の最端部に設けられた接続部と、該接続部と隣接する接続部との間の領域には、抵抗値が前記第２の電源配線の他の領域よりも大きい第２の高抵抗配線領域が設けられていることを特徴とするプリント回路板。
7. 前記接続部ははんだボールであることを特徴とする請求項６に記載のプリント配線板。
8. 前記第１の高抵抗配線領域は、前記第１の電源配線の他の部分の配線幅よりも細い細配線からなっており、前記第２の高抵抗配線領域は、前記第２の電源配線の他の部分の配線幅よりも細い細配線からなっていることを特徴とする請求項６または７に記載のプリント配線板。
9. 前記第１の高抵抗配線領域は、前記第１の電源配線の他の部分よりも厚さが薄い薄配線からなっており、前記第２の高抵抗配線領域は、前記第２の電源配線の他の部分よりも厚さが薄い薄配線からなっていることを特徴とする請求項６または７に記載のプリント配線板。
10. 前記第１、第２の高抵抗配線領域には、前記第１、第２の電源配線の幅方向に長いスリットが形成されていることを特徴とする請求項６または７に記載のプリント配線板。