JP2018170403A - プリント配線基板 - Google Patents
プリント配線基板 Download PDFInfo
- Publication number
- JP2018170403A JP2018170403A JP2017066652A JP2017066652A JP2018170403A JP 2018170403 A JP2018170403 A JP 2018170403A JP 2017066652 A JP2017066652 A JP 2017066652A JP 2017066652 A JP2017066652 A JP 2017066652A JP 2018170403 A JP2018170403 A JP 2018170403A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- vias
- region
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】複数の電源ビアを配置する場合に、電源供給元回路50から電源供給先回路60に向かう方向と直交する方向に配置する。これにより、各電源ビア20に電流が略均等に流れ、その結果、一部の電源ビアへの電流集中を防ぎ、電源インピーダンスの増加が抑制される。これは、流れる電流が減少する位置の手前までの距離(限界距離)の範囲内に各電源ビア20が配置されているためである。すなわち、直交方向の端部に配置された電源ビア20も、電源供給元回路50の端部からの距離が限界距離以内に位置するため、直交方向の端部に配置された電源ビア20を含め均等に電流が流れ、その結果電源インピーダンスの増加が抑制される。そして、電源インピーダンスの増加が抑制されることで、より少ない数量の電源ビアで所望の電源インピーダンスを満たすことができる。
【選択図】図3
Description
このプリント配線基板では、プリント配線基板上に配置する他の回路配線との干渉を避けるために、配線層を多層化することで配線層を変更している。異なる層に形成された配線を電気的に接続する場合には、ビア接続が使用されている。
電源供給元回路から電源供給先回路に電力を供給するための配線を他の配線層に変更する場合も同様で、層変更箇所の近傍において、電源供給先回路の消費電力に適した数量の電源ビアが形成される。
例えば、特許文献1では、第4の内層に電源配線を形成し、表面層から電源配線を接続する複数本の電源ビアが形成されている。
図4(a)は第1配線層の平面図で、電源供給元回路150と、電源供給元回路150からの電流が流れる電源配線121が形成されている。
一方、図4(b)は第5配線層の平面図で、第5配線層に電源配線125が形成されている。
そして、電源配線121から電源配線125まで貫通する電源ビア120が、電源供給先回路(図示しない)の消費電力に応じた数だけ形成されている。
これにより、電源供給元回路150からの電流Iは、第1配線層の電源配線121から各電源ビア120、第5配線層の電源配線125を経由して、同様に複数配設された電源ビア120(図示しない)から電源供給先回路に供給される。
各電源ビア120に均等に電流が流れず、一部の電源ビア120に電流Iが集中することで、電源インピーダンスが増加してしまっていた。
単純に電源ビア120の数量を増やしたとしても、電源供給元回路150から更に離れた位置に配置することになるため、ビア数を増加しても電源インピーダンス低下の効果は低く、逆に、電源配線の面積が増加してしまう。
(2)請求項2に記載の発明では、前記第3電源配線の前記電源供給元回路側の端部と、前記第1電源配線は、前記直交方向に長く形成され、前記複数の第1電源ビアが配置される領域を含んでいる、ことを特徴とする請求項1に記載のプリント配線基板を提供する。
(3)請求項3に記載の発明では、前記複数の第2電源ビアは、前記電源供給元回路から前記電源供給先回路に向かう方向よりも、直交方向に長い領域に配置されている、ことを特徴とする請求項1又は請求項2に記載のプリント配線基板を提供する。
(4)請求項4に記載の発明では、前記第3電源配線の前記電源供給先回路側の端部と、前記第2電源配線は、前記直交方向に長く形成され、前記複数の第2電源ビアが配置される領域を含んでいる、ことを特徴とする請求項3に記載のプリント配線基板を提供する。
(5)請求項5に記載の発明では、前記第3電源配線は、前記第1電源ビアが配置される第1端部領域と、前記電源供給先回路への供給電力に対応する幅の中間領域と、前記第2電源ビアが配置される第2端部領域とを備え、前記中間領域の両端側は、それぞれ前記第1端部領域、前記第2端部領域に向かって拡幅する第1接続領域、第2接続領域で接続されている、ことを特徴とする請求項4に記載のプリント配線基板を提供する。
(1)実施形態の概要
本実施形態では、複数の電源ビアを配置する場合に、電源供給元回路50から電源供給先回路60に向かう方向と直交する方向に配置する。これにより、各電源ビア20に電流が略均等に流れ、その結果、一部の電源ビアへの電流集中を防ぎ、電源インピーダンスの増加が抑制される。
これは、流れる電流が減少する位置の手前までの距離(限界距離)の範囲内に各電源ビア20が配置されているためである。すなわち、直交方向の端部に配置された電源ビア20も、電源供給元回路50の端部からの距離が限界距離以内に位置するため、直交方向の端部に配置された電源ビア20を含め均等に電流が流れ、その結果電源インピーダンスの増加が抑制される。
そして、電源インピーダンスの増加が抑制されることで、より少ない数量(最低限)の電源ビアで所望の電源インピーダンスを満たすことができる。
図1は本実施形態において配置される各回路の状態を表したプリント配線基板1全体の平面図である。
図1はプリント配線基板の1例であり、プリント配線基板が使用される各種電子機器を構成する、DRAM、Flashメモリなどの他、USB等の外部接続端子などの各種素子が配置されている。プリント配線基板には、後述する配線層(図示しない)が絶縁体を介して複数層配設され、各配線層に形成された配線によって各素子間が接続されている。
またプリント配線基板1には、電源供給元回路50と、電源供給先回路60が配置されている。
本実施形態では、電源供給元回路50から電源供給先回路60に電力を供給するための電源ビアとGNDビアの配置に特徴がある。そのため、以下の説明では、図1において電源供給元回路50と電源供給先回路60を含む、点線領域Pを中心に説明する。
図2に示すように、プリント配線基板1の最上層である第1配線層11には電源供給元回路50と電源供給先回路60が配設されている。そして、第1配線層11には、電源供給元回路50に接続された電源配線21(第1電源配線)と、電源供給先回路60に接続された電源配線22(第2電源配線)が形成されている。
本実施形態のプリント配線基板1は、絶縁材であるコア層10を挟んでその一方の面側に第1配線層11〜第3配線層13が形成され、他方の面側に第4配線層14〜第6配線層16が形成されている。すなわち、本実施形態では第m配線層として第3配線層13が形成され、第n配線層として第6配線層16が形成されている。
本実施形態のコア層の一方の面には第3配線層が形成され、他方の面には第4配線層が形成されている。
第1配線層11〜第6配線層16には各素子を接続するための配線が形成されている。配線は銅箔で形成されている。
これにより、電源供給元回路50と電源供給先回路60とが、両側の電源ビア20と電源配線25を介して接続され、図中に矢印で示すように電流Iが流れる。
なお、本実施形態では、電源配線25を第5配線層に形成する場合について説明するが、第1配線層11以外の他の配線層に形成するようにしてもよい。
なお、図3では、電源供給元回路50側について表しているが、電源供給先回路60も同様に形成される。
電源配線21には、電源供給元回路50と面した領域A(図4(a)に示す従来と同じ領域)に、電源ビア20が形成されると共に、その直交方向両側の領域Cに同数の電源ビア20が形成される。この領域Cの電源ビア20は、図4(a)に示した、電流Iの流れが悪くなる従来の領域Bに形成した電源ビアを、領域Aに対して直交する方向の両側に半数ずつ移動したものである。
電源配線25cは、配線の配置位置を第5配線層に変更して電源供給元回路50からの電流Iを電源供給先回路60に供給するためのものであり、その幅は、従来と同様に電源供給先回路60に供給する電力に応じた幅に形成される。
なお、上述したように図示していないが、電源供給先回路60側にも、第1配線層11の電源配線22の投影領域に形成された電源配線(第2端部領域)と、この電源配線と電源配線25cとを接続する台形形状の電源配線(第2接続領域)とが形成されている。
この両領域Cに配置した電源ビア20は、いずれも電源供給元回路50の角部(電源配線21に接続される端面の両端部)からの距離が従来の領域B内の電源ビアまでの距離よりも短くなる(限界距離以内)ことで、領域Aの電源ビア20への電流の集中が抑制される。
この際、電源配線25aと電源配線25cを直接接続せずに、台形形状の電源配線25bにより接続しているので、電源インピーダンスの増加が抑制されている。
なお、本実施形態では、電源配線25aと電源配線25cとを、電源配線25bを介して接続する場合について説明したが、電源配線25aと電源配線25cとを直接接続するようにしてもよい。この場合、電源配線25aと電源配線25cの幅は同一であっても、異なる幅であってもよい。以上の関係は電源供給先回路60側においても同様であり、電源配線22の投影領域に形成された電源配線25d(図示しない)と、電源配線25cとを直接接続するようにしてもよく、この場合の両電源配線25c、25dは同一幅、異なる幅のいずれでもよい。
そのため図3の両領域Cに形成する電源ビア20を減らしても、電源供給先回路60への電力の要求を満たすことができる場合には、例えば、電源供給元回路50から最も離れた領域C内の電源ビアを省略することができる。具体的には、図3(a)において図面上側の領域Cにおける右上の電源ビア20と、下側の領域Cにおける右下の電源ビア20を省略することができる。
11〜16 第1配線層〜第6配線層
20 電源ビア
21、22 電源配線
25a、25b、25c 電源配線
50 電源供給元回路
60 電源供給先回路
Claims (5)
- 第1配線層から第n配線層と、
前記第1配線層から第n配線層における各配線層の間に配置された絶縁材と、
前記第1配線層に形成された、電源供給元回路が接続される第1電源配線と、
前記第1配線層に形成された、電源供給先回路が接続される第2電源配線と、
前記第2配線層から第n配線層のうちのいずれかの配線層に形成され、前記第1電源配線の投影領域と前記第2電源配線の投影領域を含み、両投影領域を接続する第3電源配線と、
前記第1電源配線と前記第3電源配線とを電気的に接続する複数の第1電源ビアと、
前記第2電源配線と前記第3電源配線とを電気的に接続する複数の第2電源ビアと、を備え、
前記複数の第1電源ビアは、前記電源供給元回路から前記電源供給先回路に向かう方向よりも、直交方向に長い領域に配置されている、
ことを特徴とするプリント配線基板。 - 前記第3電源配線の前記電源供給元回路側の端部と、前記第1電源配線は、前記直交方向に長く形成され、前記複数の第1電源ビアが配置される領域を含んでいる、
ことを特徴とする請求項1に記載のプリント配線基板。 - 前記複数の第2電源ビアは、前記電源供給元回路から前記電源供給先回路に向かう方向よりも、直交方向に長い領域に配置されている、
ことを特徴とする請求項1又は請求項2に記載のプリント配線基板。 - 前記第3電源配線の前記電源供給先回路側の端部と、前記第2電源配線は、前記直交方向に長く形成され、前記複数の第2電源ビアが配置される領域を含んでいる、
ことを特徴とする請求項3に記載のプリント配線基板。 - 前記第3電源配線は、前記第1電源ビアが配置される第1端部領域と、前記電源供給先回路への供給電力に対応する幅の中間領域と、前記第2電源ビアが配置される第2端部領域とを備え、
前記中間領域の両端側は、それぞれ前記第1端部領域、前記第2端部領域に向かって拡幅する第1接続領域、第2接続領域で接続されている、
ことを特徴とする請求項4に記載のプリント配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017066652A JP6858345B2 (ja) | 2017-03-30 | 2017-03-30 | プリント配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017066652A JP6858345B2 (ja) | 2017-03-30 | 2017-03-30 | プリント配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018170403A true JP2018170403A (ja) | 2018-11-01 |
JP6858345B2 JP6858345B2 (ja) | 2021-04-14 |
Family
ID=64020616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017066652A Active JP6858345B2 (ja) | 2017-03-30 | 2017-03-30 | プリント配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6858345B2 (ja) |
-
2017
- 2017-03-30 JP JP2017066652A patent/JP6858345B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP6858345B2 (ja) | 2021-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9258888B2 (en) | Printed circuit board package structure and manufacturing method thereof | |
JP2017123459A5 (ja) | ||
US20130220690A1 (en) | Printed circuit board for mobile platforms | |
JP2014131017A (ja) | 多層基板 | |
US20180077789A1 (en) | Printed-circuit board, printed-wiring board, and electronic apparatus | |
JP2015213169A (ja) | リジッドフレキシブルプリント回路基板およびリジッドフレキシブルプリント回路基板の製造方法 | |
JP2006190873A (ja) | プリント回路基板及びそれを備えた電子機器 | |
JP2013219170A (ja) | 基板装置 | |
TW202031106A (zh) | 多層印刷基板 | |
CN103338590B (zh) | 软性电路板及其制造方法 | |
KR20190099709A (ko) | 인쇄회로기판 | |
US8383955B2 (en) | Printed circuit board | |
JP6858345B2 (ja) | プリント配線基板 | |
US20120181065A1 (en) | Multi-Layered Circuit Board Device | |
US20090237902A1 (en) | Multilayer printed wiring board and electronic device using the same | |
CN105376962A (zh) | 电路板结构的改良方法 | |
KR102262908B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
CN104080268B (zh) | 一种pcb板 | |
JP6871752B2 (ja) | プリント回路基板及びプリント回路装置 | |
JP2006302944A (ja) | 多層プリント配線基板 | |
JP6889090B2 (ja) | 配線基板 | |
JP2018170402A (ja) | プリント配線基板 | |
TWI526908B (zh) | 電容式觸控板及其製法 | |
JP2004327605A (ja) | プリント基板の接続構造 | |
TWI489922B (zh) | Multilayer circuit boards |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6858345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20210423 |