TWI489922B - Multilayer circuit boards - Google Patents

Multilayer circuit boards Download PDF

Info

Publication number
TWI489922B
TWI489922B TW102125239A TW102125239A TWI489922B TW I489922 B TWI489922 B TW I489922B TW 102125239 A TW102125239 A TW 102125239A TW 102125239 A TW102125239 A TW 102125239A TW I489922 B TWI489922 B TW I489922B
Authority
TW
Taiwan
Prior art keywords
contact
substrates
substrate
circuit board
open
Prior art date
Application number
TW102125239A
Other languages
English (en)
Other versions
TW201503788A (zh
Inventor
Wei Cheng Ku
Jun Liang Lai
Chun Chung Huang
Jing Zhi Hung
Yung Nan Wu
Chih Hao Ho
Original Assignee
Mpi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mpi Corp filed Critical Mpi Corp
Priority to TW102125239A priority Critical patent/TWI489922B/zh
Priority to CN201410334858.1A priority patent/CN104302094B/zh
Priority to US14/332,269 priority patent/US9622348B2/en
Publication of TW201503788A publication Critical patent/TW201503788A/zh
Application granted granted Critical
Publication of TWI489922B publication Critical patent/TWI489922B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

多層式電路板
本發明係與電路板有關；特別是指一種多層式電路板。
印刷電路板係以不交叉的導線電性連接各個安裝其上的電子元件，由於電路板的面積有限，電路設計又漸趨複雜，單單一個平面的導線已不敷使用，故現今的印刷電路板多是以複數個基板堆疊而成。每個基板上都佈設有預先設計好的電路線，而位於不同基板上的電路線再透過貫穿多個基板的導電孔導通，使印刷電路板的佈線方式可往平面之外的第三維度延伸。
但即使如此，印刷電路板所能安裝或連接的電子元件仍然受限於電路板的表面面積，這是因為無論電路板內部如何藉由該些基板佈設電路線，該些電路線同樣需導通至電路板的表面。是故，若印刷電路板的結構能再改良，使可茲利用的表面積進一步擴增，自然有助於縮小電子產品的尺寸，也就能有更廣泛的應用與發展。
有鑑於此，本發明之目的用於提供一種多層式電路板，具有較習知的電路板更大的可利用表面。
緣以達成上述目的，本發明所提供一種多層式電路板包含有複數個堆疊的基板、複數個第一接點與複數個 第二接點，其中，每一基板具有一電路線，且相鄰接基板之一者的一側表面具有未受該側鄰接基板所覆蓋的一開放面，各該開放面上設置一該第一接點，各該第二接點則設置於最外側基板之表面，各該基板之電路線一端電性連接對應的第一接點，另一端則電性連接對應的第二接點。
本發明再提供一種多層式電路板，包含有複數個堆疊的基板、複數個第一接點與複數個第二接點，其中，每一基板具有一電路線，且相鄰接基板之一者的一側表面具有未受該側鄰接基板所覆蓋的一第一開放面及一第二開放面，各該第一開放面上設置一該第一接點，各該第二開放面上設置一該第二接點，且各該基板之電路線一端電性連接對應的第一接點，另一端則電性連接對應的第二接點。
藉此，本發明多層式電路板之效果在於能進一步擴增電路板的可利用表面積，故能有較佳的應用。
10‧‧‧多層式電路板
12‧‧‧基板
122‧‧‧電路線
124‧‧‧開放面
14‧‧‧第一接點
16‧‧‧第二接點
18‧‧‧導電孔
20‧‧‧多層式電路板
22‧‧‧基板
222‧‧‧電路線
224‧‧‧第一開放面
226‧‧‧第二開放面
24‧‧‧第一接點
26‧‧‧第二接點
28‧‧‧導電孔
30‧‧‧多層式電路板
32‧‧‧基板
322‧‧‧電路線
324‧‧‧第一開放面
326‧‧‧第二開放面
34‧‧‧第一接點
36‧‧‧第二接點
38‧‧‧導電孔
圖1係本發明第一較佳實施例之剖面示意圖，揭露本發明具有除了二側表面之外的外露面；圖2係本發明第二較佳實施例之剖面示意圖，揭露較圖1較佳實施例更大的外露面；圖3係本發明第三較佳實施例之剖面示意圖，為不同於圖1及圖2較佳實施例的另一種實施態樣。
為能更清楚地說明本發明，茲舉較佳實施例並配合圖示詳細說明如後，請參圖1所示，為本發明第一較佳 實施例之多層式電路板10，包含有複數個堆疊的基板12、複數個第一接點14、複數個第二接點16與複數導電孔18；各該基板12具有一電路線122，相鄰的二該基板12其中之一者的一側表面具有未受該側鄰近基板12所覆蓋的一開放面124，各該開放面124設置有一該第一接點14，各該第二接點16設置於最外側基板12之表面；該些導電孔18分別貫穿至少一該基板12，各該基板12的該電路線122之一端透過一該導電孔18連接對應的該第一接點14，另一端則透過另一該導電孔18連接對應的該第二接點16；換言之，藉由該些導電孔18，各該基板12的該電路線122之二端分別電性連接對應的一該第一接點14與一該第二接點16。
由於本第一較佳實施例的該些基板12具有一開放面124，且該些開放面124皆設置有一該第一接點14，外界的電子元件(圖未示)可藉由該些第一接點14以及該些第二接點16電性連接各該基板12的各該電路線122，所以該些開放面124可提供未見於習知電路板的外露面，因此本發明之多層式電路板10能夠連接較習知電路板更多的電子元件。
請參照圖2，本發明第二較佳實施例之多層式電路板20同樣包含有複數個堆疊的基板22、複數個第一接點24、複數個第二接點26與複數導電孔28，各該基板亦具有一電路線222；本第二較佳實施例與前一較佳實施例概略相同，不同之處在於：相鄰的二該基板22其中之一者的一側表面除了具有未受該側相鄰接基板22所覆蓋的一開放面224(為方便說明，此處定義該開放面224為第一開放面224)，更具有一第二開放面226；各該第一開放面224上設置一該第一接點24，各該第二開放面226上設置一該第二接點26，且各該基板22之該電路線222之一端透過一該導 電孔28電性連接對應的一該第一接點24，另一端透過另一該導電孔28電性連接對應的一該第二接點26。
藉此，本第二較佳實施例的該些基板22皆具有一該第一開放面224與一該第二開放面226，外界的電子元件(圖未示)如前一較佳實施例所述，可藉由該些第一接點24與該些第二接點26與該些電路線222電性連接，故本第二較佳實施例能提供較前一較佳實施例更多的外露面，換言之，本發明之多層式電路板20能連接更多的電子元件。
請參照圖3，為本發明第三較佳實施例之多層式電路板30，與前些較佳實施例雷同，亦包含有複數個堆疊的基板32、複數個第一接點34、複數個第二接點36與複數導電孔38，各該基板亦具有一電路線322；本第三較佳實施例與前一較佳實施例的不同之處在於：雖該些基板32具有未受鄰接的另一基板32覆蓋的一第一開放面324，但並非所有的該些基板32都具有未受鄰接的另一基板32覆蓋的一第二開放面326。故，雖然各該第一開放面324設置有一該第一接點34，各該第二開放面326亦設置有至少一該第二接點36，但顯然本第三較佳實施例所提供的外露面不如前一較佳實施例多，惟仍較習知電路板為多。
綜上所述，本發明多層式電路板具有除了二側表面之外的額外外露面，故其可利用的表面積得到進一步擴增，故能有更為廣泛的應用。需特別說明的是，圖1至圖3所示的第一至第三較佳實施例只為示範之目的而已，並不做為本發明多層式電路板的實施限制；於實務上，該些開放面(124、224、226、324、326)、該些電路線(122、222、322)與該些導電孔(18、28、38)之設置安排當然能有更多樣的變化，只要電路板能透過相鄰堆疊的基板之一具有未受另一基板覆蓋的開放面(即外露面)，而擴增可茲利用的表面積 即可。
更明確來說，以上所述僅為本發明較佳可行實施例而已，舉凡應用本發明說明書及申請專利範圍所為之等效結構變化，理應包含在本發明之專利範圍內。
10‧‧‧多層式電路板
12‧‧‧基板
122‧‧‧電路線
124‧‧‧開放面
14‧‧‧第一接點
16‧‧‧第二接點
18‧‧‧導電孔

Claims (4)

  1. 一種多層式電路板，包括有複數個堆疊的基板、複數個第一接點與複數個第二接點，其中，每一基板具有一電路線，且相鄰接基板之一者的一側表面具有未受該側鄰接基板所覆蓋的一開放面，各該開放面上設置一該第一接點，各該第二接點則設置於最外側基板之表面，各該基板之電路線一端電性連接對應的第一接點，另一端則電性連接對應的第二接點。
  2. 如請求項1所述多層式電路板，包括有複數導電孔，該些導電孔分別貫穿至少一該基板，各該基板之電路線一端透過一該導電孔電性連接對應的該第一接點，另一端透過另一該導電孔電性連接對應的該第二接點。
  3. 一種多層式電路板，包括有複數個堆疊的基板、複數個第一接點與複數個第二接點，其中，每一基板具有一電路線，且相鄰接基板之一者的一側表面具有未受該側鄰接基板所覆蓋的一第一開放面及一第二開放面，各該第一開放面上設置一該第一接點，各該第二開放面上設置一該第二接點，且各該基板之電路線一端電性連接對應的第一接點，另一端則電性連接對應的第二接點。
  4. 如請求項3所述多層式電路板，包括有複數導電孔，該些導電孔分別貫穿至少一基板，各該基板之電路線一端透過一該導電孔電性連接對應的該第一接點，另一端亦透過另一該導電孔電性連接對應的該第二接點。
TW102125239A 2013-07-15 2013-07-15 Multilayer circuit boards TWI489922B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102125239A TWI489922B (zh) 2013-07-15 2013-07-15 Multilayer circuit boards
CN201410334858.1A CN104302094B (zh) 2013-07-15 2014-07-15 多层式电路板
US14/332,269 US9622348B2 (en) 2013-07-15 2014-07-15 Multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102125239A TWI489922B (zh) 2013-07-15 2013-07-15 Multilayer circuit boards

Publications (2)

Publication Number Publication Date
TW201503788A TW201503788A (zh) 2015-01-16
TWI489922B true TWI489922B (zh) 2015-06-21

Family

ID=52276233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125239A TWI489922B (zh) 2013-07-15 2013-07-15 Multilayer circuit boards

Country Status (3)

Country Link
US (1) US9622348B2 (zh)
CN (1) CN104302094B (zh)
TW (1) TWI489922B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768438B (zh) * 2019-11-05 2022-07-15 深圳第三代半导体研究院 一种压接式功率模块及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200924591A (en) * 2007-11-26 2009-06-01 Microelectonics Technology Inc Low loss multilayered circuit board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136471A (en) * 1987-02-26 1992-08-04 Nec Corporation Laminate wiring board
US5491362A (en) * 1992-04-30 1996-02-13 Vlsi Technology, Inc. Package structure having accessible chip
US5557502A (en) * 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
US5787575A (en) * 1996-09-09 1998-08-04 Intel Corporation Method for plating a bond finger of an intergrated circuit package
NO20001360D0 (no) * 2000-03-15 2000-03-15 Thin Film Electronics Asa Vertikale elektriske forbindelser i stabel
EP1295517A1 (en) * 2000-06-26 2003-03-26 3M Innovative Properties Company Vialess printed circuit board
US8354743B2 (en) * 2010-01-27 2013-01-15 Honeywell International Inc. Multi-tiered integrated circuit package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200924591A (en) * 2007-11-26 2009-06-01 Microelectonics Technology Inc Low loss multilayered circuit board

Also Published As

Publication number Publication date
CN104302094A (zh) 2015-01-21
CN104302094B (zh) 2017-12-26
TW201503788A (zh) 2015-01-16
US20150014046A1 (en) 2015-01-15
US9622348B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
JP2014082455A5 (ja) フレキシブル基板、基板接続構造及び光モジュール
JP2016192568A5 (zh)
JP4283327B2 (ja) プリント配線板
JP2013225610A5 (zh)
TWI429343B (zh) 電路板
JP2012129443A5 (zh)
JP2015055896A5 (zh)
JP2018050076A5 (zh)
JP2014150102A5 (zh)
JP2002009452A5 (zh)
TW201513748A (zh) 軟性電路板及其製造方法
TWI489922B (zh) Multilayer circuit boards
TW201547338A (zh) 軟性電路板的電力供應路徑結構
JP2010153831A5 (ja) 配線基板および半導体装置
JP2015041776A (ja) 多層プリント回路基板
TW201611675A (zh) 電路板結構之改良方法
JP2016046338A (ja) フレキシブルプリント基板
KR102279152B1 (ko) 배선용 인터포저 및 이를 구비하는 전자 모듈
TW200820843A (en) Flexible printed circuit
US20150016069A1 (en) Printed circuit board
KR20160067571A (ko) 인쇄회로기판
TWI736014B (zh) 具有多層橋接結構的電路集成裝置
JP2015076463A5 (zh)
JP2015026747A (ja) 樹脂多層基板
KR102354519B1 (ko) 인쇄회로기판

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees