JP2013175569A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2013175569A JP2013175569A JP2012038722A JP2012038722A JP2013175569A JP 2013175569 A JP2013175569 A JP 2013175569A JP 2012038722 A JP2012038722 A JP 2012038722A JP 2012038722 A JP2012038722 A JP 2012038722A JP 2013175569 A JP2013175569 A JP 2013175569A
- Authority
- JP
- Japan
- Prior art keywords
- vias
- wiring board
- signal
- wiring
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】BGAパッケージ4が実装されたプリント基板1において、信号ビア2cと、信号ビア2cの周囲に配置されたグランド/電源パターン3gとのクリアランス(隙間)7を、信号ビア2cと、グランド/電源ビア3cとの設置ピッチYの1/2以上の大きさとし、かつ信号ビア2cの外周部と、グランド/電源ビア3cの裏面側のパッド3fの端部に対応した位置との距離以下の大きさとすることにより、信号ビア2cのスタブ2n部分とグランド/電源配線層3bの間に生じる負荷容量を軽減する。
【選択図】図2
Description
図1は本発明の実施の形態の配線基板と電子装置の実装構造の一例を示す部分断面図、図2は図1に示す配線基板における信号ビアとグランドまたは電源ビアの構造の一例を示す部分拡大断面図、図3は図2に示すX矢視の構造の一例を示す断面図、図4は図1に示す配線基板におけるグランドまたは電源配線層のパターンの一例を示す部分平面図、図5は本発明者が比較検討を行った配線基板と電子装置の実装構造の比較例を示す部分断面図である。また、図9は本発明の配線基板における各スタブ長に対する伝送周波数と伝送損失の関係を示すデータ図、図10は本発明の配線基板における各対策ごとの伝送周波数と伝送損失の関係を示すデータ図である。
Claims (9)
- 電子装置が搭載される表面と、前記表面と反対側の裏面を有し、かつ電気信号を伝送するとともにそれぞれ内部に導体膜が形成された貫通孔を備える複数のビアを有した配線基板であって、
前記複数のビアは、信号ビアと、前記信号ビアに隣接して配置されたグランドまたは電源ビアとを含み、
前記配線基板の内部に、前記グランドまたは電源ビアと電気的に接続するグランドまたは電源パターンを備えた配線層を有し、
前記配線層と同一層において前記信号ビアの外周部と、前記信号ビアを囲むように配置された前記グランドまたは電源パターンとは隙間を介して設けられ、
前記隙間は、前記信号ビアと前記グランドまたは電源ビアとの設置ピッチの1/2以上の大きさであり、かつ前記配線層において前記信号ビアの前記外周部と、前記グランドまたは電源ビアの前記配線基板の前記裏面に接合するパッドの端部に対応した位置との距離以下の大きさであることを特徴とする配線基板。 - 請求項1記載の配線基板において、
前記複数のビアは、隣接して配置された2つの差動信号ビアを含み、
前記2つの差動信号ビアの間の前記配線基板の絶縁部に空洞部が形成され、
平面視で、前記2つの差動信号ビアのそれぞれの中心を結ぶ線は、前記空洞部の一部に配置されることを特徴とする配線基板。 - 請求項1記載の配線基板において、
前記信号ビアの前記配線基板の前記裏面に接合するパッドの直径は、前記複数のビアの設置ピッチの1/4より小さいことを特徴とする配線基板。 - 請求項1記載の配線基板において、
前記複数のビアは、隣接して配置された2つの差動信号ビアを含み、
前記2つの差動信号ビアの間の前記配線基板の絶縁部に空洞部が形成され、
平面視で、前記2つの差動信号ビアのそれぞれの中心を結ぶ線は、前記空洞部の一部に配置され、
前記信号ビアの前記配線基板の前記裏面に接合するパッドの直径は、前記複数のビアの設置ピッチの1/4より小さいことを特徴とする配線基板。 - 請求項1記載の配線基板において、
前記信号ビアは、前記配線基板の内部において信号の配線が枝分かれした第1領域を有しており、前記グランドまたは電源パターンを備えた前記配線層は、前記信号ビアの前記第1領域に配置されていることを特徴とする配線基板。 - 電気信号を伝送し、かつそれぞれ内部に導体膜が形成された貫通孔を備える複数のビアを有した配線基板であって、
前記複数のビアは、隣接して配置された2つの差動信号ビアを含み、
前記2つの差動信号ビアの間の前記配線基板の絶縁部に空洞部が形成され、
平面視で、前記2つの差動信号ビアのそれぞれの中心を結ぶ線は、前記空洞部の一部に配置されることを特徴とする配線基板。 - 請求項6記載の配線基板において、
前記配線基板は、電子装置が搭載される表面と、前記表面と反対側の裏面を有しており、
前記複数のビアは信号ビアを含み、
前記信号ビアの前記配線基板の前記裏面に接合するパッドの直径は、前記複数のビアの設置ピッチの1/4より小さいことを特徴とする配線基板。 - 請求項6記載の配線基板において、
前記配線基板は、電子装置が搭載される表面と、前記表面と反対側の裏面を有しており、
前記空洞部は、前記配線基板の前記表面及び前記裏面に開口する貫通孔であることを特徴とする配線基板。 - 電子装置が搭載される表面と、前記表面と反対側の裏面を有し、かつ電気信号を伝送するとともにそれぞれ内部に導体膜が形成された貫通孔を備える複数のビアを有した配線基板であって、
前記複数のビアは信号ビアを含み、
前記信号ビアの前記配線基板の前記裏面に接合するパッドの直径は、前記複数のビアの設置ピッチの1/4より小さいことを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012038722A JP5739363B2 (ja) | 2012-02-24 | 2012-02-24 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012038722A JP5739363B2 (ja) | 2012-02-24 | 2012-02-24 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013175569A true JP2013175569A (ja) | 2013-09-05 |
JP5739363B2 JP5739363B2 (ja) | 2015-06-24 |
Family
ID=49268236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012038722A Expired - Fee Related JP5739363B2 (ja) | 2012-02-24 | 2012-02-24 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5739363B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190116668A1 (en) * | 2018-12-21 | 2019-04-18 | Intel Corporation | Differential via with per-layer void |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004107830A1 (ja) * | 2003-06-02 | 2004-12-09 | Nec Corporation | プリント回路基板用コンパクトビア伝送路およびその設計方法 |
JP2005322807A (ja) * | 2004-05-10 | 2005-11-17 | Fujitsu Ltd | 配線基板及びその製造方法 |
JP2007035710A (ja) * | 2005-07-22 | 2007-02-08 | Toshiba Corp | 多層プリント配線板 |
JP2009059873A (ja) * | 2007-08-31 | 2009-03-19 | Nec Corp | プリント配線基板 |
-
2012
- 2012-02-24 JP JP2012038722A patent/JP5739363B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004107830A1 (ja) * | 2003-06-02 | 2004-12-09 | Nec Corporation | プリント回路基板用コンパクトビア伝送路およびその設計方法 |
JP2005322807A (ja) * | 2004-05-10 | 2005-11-17 | Fujitsu Ltd | 配線基板及びその製造方法 |
JP2007035710A (ja) * | 2005-07-22 | 2007-02-08 | Toshiba Corp | 多層プリント配線板 |
JP2009059873A (ja) * | 2007-08-31 | 2009-03-19 | Nec Corp | プリント配線基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190116668A1 (en) * | 2018-12-21 | 2019-04-18 | Intel Corporation | Differential via with per-layer void |
Also Published As
Publication number | Publication date |
---|---|
JP5739363B2 (ja) | 2015-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6088893B2 (ja) | 半導体装置及び配線基板 | |
US11800636B2 (en) | Electronic substrate having differential coaxial vias | |
US7732913B2 (en) | Semiconductor package substrate | |
JP5506737B2 (ja) | 信号伝送回路 | |
US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
JP2004235629A (ja) | 高速性能を有する印刷回路基板とその製造方法 | |
JP2004235650A (ja) | ラミネート・キャリアを有する積層チップ電子パッケージとその製造方法 | |
JP2009200189A (ja) | 電子部品搭載型半導体チップ | |
US7851709B2 (en) | Multi-layer circuit board having ground shielding walls | |
KR101136423B1 (ko) | 용량성 결합이 감소된 회로기판 어셈블리 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
US9491860B2 (en) | Wiring board and electronic apparatus | |
JP4222943B2 (ja) | 高周波信号伝送に適合する電子デバイス・キャリア | |
JP4830539B2 (ja) | 多層プリント回路基板 | |
JP5739363B2 (ja) | 配線基板 | |
JP6019367B2 (ja) | 半導体装置 | |
JP2007335618A (ja) | プリント回路基板 | |
JP2013239511A (ja) | 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置 | |
WO2009119849A1 (ja) | 複合配線基板 | |
WO2015040727A1 (ja) | 半導体集積回路装置 | |
CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
JP2013115110A (ja) | 段差構造のプリント配線板 | |
JP2010519769A (ja) | 高速メモリパッケージ | |
JP2008078314A (ja) | 高速信号回路装置 | |
WO2018042518A1 (ja) | 半導体装置及びプリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150423 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5739363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |