TWI418294B - 防電磁干擾結構的電路板 - Google Patents

防電磁干擾結構的電路板 Download PDF

Info

Publication number
TWI418294B
TWI418294B TW97112410A TW97112410A TWI418294B TW I418294 B TWI418294 B TW I418294B TW 97112410 A TW97112410 A TW 97112410A TW 97112410 A TW97112410 A TW 97112410A TW I418294 B TWI418294 B TW I418294B
Authority
TW
Taiwan
Prior art keywords
circuit board
electromagnetic interference
line
grounding
input
Prior art date
Application number
TW97112410A
Other languages
English (en)
Other versions
TW200944116A (en
Inventor
Arthur Chang
Chia Hao Chang
Original Assignee
Asustek Comp Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asustek Comp Inc filed Critical Asustek Comp Inc
Priority to TW97112410A priority Critical patent/TWI418294B/zh
Publication of TW200944116A publication Critical patent/TW200944116A/zh
Application granted granted Critical
Publication of TWI418294B publication Critical patent/TWI418294B/zh

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

防電磁干擾結構的電路板
本發明關於一種電路板,特別是一種防電磁干擾結構的電路板。
對於電路板製造廠商來說,電路板產品之電磁兼容(EMC)的規劃是否良好,往往成為影響產品是否容易受到電磁干擾(EMI)之關鍵。若是產品設計過程中未注意EMC不佳的問題,而於後端檢測時才發現問題點,則必須花費大量之人力及成本來對產品進行工程變更(engineer change)或重工(rework)等作業,嚴重者更會導致產品完全無法銷售之風險。如圖1所示,以電腦的主機板80為例,一般主機板80均設置有複數輸入輸出埠(I/O port)82以供連接其他擴充設備(例如顯示器、鍵盤、滑鼠等),而在對這些擴充設備進行插拔之過程中,會產生靜電放電(ESD)效果。當主機板80對EMI之設計不良時,前述所產生之ESD就容易進入主機板80而對其內部元件84造成損害,甚至破壞元件84之功能。
習知針對EMI之改善方式,於主機板上需要進行保護處對接地線部分作匯集或作接地圍堵防治之處理,藉由接地線形成迴圈保護以將侵入主機板之ESD導出。然而當主機板需要保護之元件較多時,必須對應設置複數之接地線 路保護,將佔用主機板空間並且增加主機板設計上之複雜度。
此外,要確保電路板產品之品質,使得電路板上所蝕刻出之各線路均符合一定標準,各線路之長度及寬度實為電路板品質檢測之關鍵要素。又如圖1所示,一般於主機板80上會額外蝕刻出一條檢測線86,藉由檢測線86所設定之長度及寬度定義一電阻值,並透過檢測線86之A、B兩端點取得此電阻值,利用此電阻值做為標準來驗證主機板80上各蝕刻線路是否符合標準,以確保主機板80之品質。然而通常此檢測線86需於主機板80上尋找適當位置設置,容易佔用主機板80之使用空間。
本發明之防電磁干擾結構的電路板包括一接地結構、一檢測線、一輸入輸出埠模組及一電子元件。接地結構及檢測線均設置於電路板上;檢測線之一端電性連接於接地結構;電子元件與輸入輸出埠模組分別位於檢測線兩側。
本發明之有益效果為:藉由檢測線一端電性連接於接地結構所形成電磁干擾防護迴路之設計,可防止電路板遭受外界侵入之ESD影響而損害電路板上各元件,增加電路板使用之安全性及穩定度;且整合檢測線與防電磁干擾結構,可節省電路板使用空間及成本,並於早期即可依電阻值比對判斷電路板之品質是否良好,以預防不良品流入消費市場。
為能讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉出本發明之具體實施例,並配合所附圖式,作詳細說明如下。
請先參考圖2係本發明之防電磁干擾結構的電路板之示意圖。如圖2所示,本發明之防電磁干擾結構的電路板10包括接地結構12(在此以兩個做最佳實施例)、一檢測線14、一輸入輸出埠模組18及一電子元件16。接地結構12及檢測線14均設置於電路板10上;檢測線14之兩端分別電性連接於兩個接地結構12,使得接地結構12結合檢測線14以形成一電磁干擾防護迴路。電子元件16與輸入輸出埠模組18分別位於檢測線14兩側。一般情況下,當使用外接線路或擴充設備而對輸入輸出埠模組18進行插拔動作時,此動作可能會產生ESD,並經由輸入輸出埠模組18侵入電路板10,藉由本發明之設計,由於防電磁干擾結構之設置位置接近輸入輸出埠模組18,將於電子元件16與輸入輸出埠模組18間產生隔阻效果,在侵入電路板10之ESD要跨過防電磁干擾結構時,利用電會往最短距離路徑移動之特性,可藉由電磁干擾防護迴路將入侵之ESD導出,使其不會對電路板10之各電子元件16造成損害。檢測線14之長度一般設計大於或等於輸入輸出埠模組18之長度,如此可增加本發明之防電磁干擾結構的電路板10對侵入ESD的保護範圍,使得所有經由輸入輸出埠模組18侵入電路板10之ESD均需要跨過電磁干擾防護迴路,並 可藉其導出,以確保電路板10之使用安全性與電磁兼容性。
本發明之防電磁干擾結構的電路板10結合一般電路板之電阻值量測功能,藉由測量檢測線14之兩端可測得一電阻值,用以做為電路板10之品質檢測標準。本發明之防電磁干擾結構的電路板10針對檢測線14之長度及寬度預先定義,並配合調整二接地結構間之距離;而藉由測量檢測線14之A、B兩端點可取得依此檢測線14規格定義出一電阻值,並將此電阻值當做一標準電阻值。透過此電阻值可與蝕刻於電路板10上之任一線路截取相同長度所測得之電阻值進行比對,以驗證電路板10之各線路是否符合此標準電阻值之規範。若是則代表電路板10之線路具有良好品質及穩定度;若否則代表電路板10之線路於蝕刻過程中可能出現瑕疵,可盡早對電路板10進行重工或其他相關處理程序,以避免不良品流入市場並減少成本之花費。此外,所定義出之電阻值可隨檢測線14之寬度或長度不同而改變。依據不同電路板10之線路規格設計或需求,使得各電路板所適用之標準電阻值亦有所不同,因此可預先針對各電路板蝕刻出特定長度及寬度之檢測線14,以定義出不同之電阻值做為標準電阻值,提供不同規格電路板之品質檢測。
請參考圖3係本發明之防電磁干擾結構的電路板之局部示意圖。如圖3所示,在本發明之一實施例中,防電磁干擾結構的電路板10之各個接地結構12包含一穿孔122,穿孔122四周環設有接地線路124,且接地線路124直接 與檢測線14導通而呈電性連接狀態。於一般情況下,藉由量測防電磁干擾結構的電路板10之檢測線14之A、B兩端可取得此檢測線14之電阻值,以做為判斷電路板10線路良劣之標準;當電路板10經組裝使用時,可藉由一金屬件20之一端與接地線路124連接,金屬件20之另一端則可連接一接地件(圖未示)。在本實施例中,接地件為設置於電路板10下方之一金屬殼體,而金屬件20可為一金屬柱體,接地線路124可部分或完全接觸金屬柱體之一端,且金屬柱體另一端可穿過穿孔122與金屬殼體相連接,但金屬件30之型式並不以本實施例為限。此時金屬件20可做為一電性導通件,以使接地線路124藉由金屬件20與金屬殼體互相導通產生接地效果,並結合檢測線14形成一具有保護功能之電磁干擾防護迴路。
請參考圖4係本發明之防電磁干擾結構的電路板另一實施例之局部示意圖。如圖4所示,本實施例之防電磁干擾結構的電路板10a為前述實施例之變化型式,防電磁干擾結構的電路板10a之各個接地結構12a包含一穿孔122a,穿孔122a四周環設有接地線路124a,且接地線路124a未與檢測線14a直接呈電性連接狀態,而兩者間保持一間距126。在本實施例中,穿孔122a可為電路板10a之固定孔,藉由金屬件20a穿設於穿孔122a中並固定於金屬殼體(圖未示)上,以提供電路板10a之固定功能。於本發明之防電磁干擾結構的電路板10a未經組裝使用時,可直接量測檢測線14a之A、B兩端以取得電阻值;當電路板10a組裝使用後,藉由前述之金屬件20a固定電路板10a 於金屬殼體上,同時利用金屬件20a做為一電性導通件以將檢測線14a與接地線路124a電性連接,且金屬件20a連接金屬殼體提供接地效果以形成電磁干擾防護迴路。前述金屬件20a可為一金屬螺絲,亦可使用其他具有相同固定及導電功能之元件所取代,不以本實施例為限。
藉由本發明之防電磁干擾結構的電路板10或10a可防止ESD藉由輸出輸入埠模組18侵入,避免對電路板10或10a上之各電子元件16造成損害;同時本發明之防電磁干擾結構的電路板10或10a亦整合一般電路板原有之檢測線之功能,藉由量測檢測線14或14a兩端所取得之電阻值可為電路板10之品質檢測標準,並且節省電路板之使用空間。藉此設計以提升本發明之防電磁干擾結構的電路板10或10a之良率及穩定度,達到電磁兼容之要求,並防止不良品流入市面。
綜上所陳,本發明無論就目的、手段及功效,在在均顯示其迥異於習知技術之特徵,為一大突破,懇請 貴審查委員明察,早日賜准專利,俾嘉惠社會,實感德便。惟須注意,上述實施例僅為例示性說明本發明之原理及其功效,而非用於限制本發明之範圍。任何熟於此項技藝之人士均可在不違背本發明之技術原理及精神下,對實施例作修改與變化。本發明之權利保護範圍應如後述之申請專利範圍所述。
防電磁干擾結構的電路板‧‧‧10、10a
接地結構‧‧‧12、12a
穿孔‧‧‧122、122a
接地線路‧‧‧124、124a
間距‧‧‧126
檢測線‧‧‧14、14a
電子元件‧‧‧16
輸入輸出埠模組‧‧‧18
金屬件‧‧‧20、20a
圖1係習知一般電路板之示意圖。
圖2係本發明之防電磁干擾結構的電路板之示意圖。
圖3係本發明之防電磁干擾結構的電路板之局部示意圖。
圖4係本發明之防電磁干擾結構的電路板另一實施例之局部示意圖。
防電磁干擾結構的電路板‧‧‧10
接地結構‧‧‧12
檢測線‧‧‧14
電子元件‧‧‧16
輸入輸出埠模組‧‧‧18

Claims (6)

  1. 一種防電磁干擾結構的電路板,包括:一接地結構,設置於該電路板上;一檢測線,設置於該電路板上,該檢測線之一端電性連接於該接地結構;一輸入輸出埠模組;以及一電子元件,與該輸入輸出埠模組分別位於該檢測線兩側;其中藉由測量該檢測線之兩端可測得一電阻值,用以做為該電路板之品質檢測標準。
  2. 如申請專利範圍第1項所述之防電磁干擾結構的電路板,其中該接地結構為一穿孔與一接地線路,該穿孔四周環設該接地線路。
  3. 如申請專利範圍第2項所述之防電磁干擾結構的電路板,其中該接地線路藉由一金屬件產生接地效果。
  4. 如申請專利範圍第3項所述之防電磁干擾結構的電路板,其中該檢測線藉由該金屬件與該接地線路電性連接。
  5. 如申請專利範圍第3項所述之防電磁干擾結構的電路板,其中該金屬件為一金屬螺絲。
  6. 如申請專利範圍第1項所述之防電磁干擾結構的電路板,其中該檢測線長度大於或等於該輸入輸出埠模組之長度。
TW97112410A 2008-04-03 2008-04-03 防電磁干擾結構的電路板 TWI418294B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97112410A TWI418294B (zh) 2008-04-03 2008-04-03 防電磁干擾結構的電路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97112410A TWI418294B (zh) 2008-04-03 2008-04-03 防電磁干擾結構的電路板

Publications (2)

Publication Number Publication Date
TW200944116A TW200944116A (en) 2009-10-16
TWI418294B true TWI418294B (zh) 2013-12-01

Family

ID=44869198

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97112410A TWI418294B (zh) 2008-04-03 2008-04-03 防電磁干擾結構的電路板

Country Status (1)

Country Link
TW (1) TWI418294B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI224483B (en) * 2003-11-05 2004-11-21 Compal Electronics Inc Electrostatic discharge protected electronic apparatus
TWI243517B (en) * 2000-10-23 2005-11-11 Alstom A protection device for protecting a PCB electrical connector from electromagnetic interference
TWI257682B (en) * 2004-10-12 2006-07-01 Phoenix Prec Technology Corp Substrate having testing router
TW200725869A (en) * 2005-12-28 2007-07-01 Fujitsu Ltd Circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI243517B (en) * 2000-10-23 2005-11-11 Alstom A protection device for protecting a PCB electrical connector from electromagnetic interference
TWI224483B (en) * 2003-11-05 2004-11-21 Compal Electronics Inc Electrostatic discharge protected electronic apparatus
TWI257682B (en) * 2004-10-12 2006-07-01 Phoenix Prec Technology Corp Substrate having testing router
TW200725869A (en) * 2005-12-28 2007-07-01 Fujitsu Ltd Circuit board

Also Published As

Publication number Publication date
TW200944116A (en) 2009-10-16

Similar Documents

Publication Publication Date Title
US7035087B2 (en) Electronic apparatus with a housing for seeing inside
Park et al. Measurement and analysis of statistical IC operation errors in a memory module due to system-level ESD noise
TWI327803B (en) Circuit for preventing surge, connector and electronic apparatus thereof
CN103646137A (zh) 一种高安全芯片有源屏蔽物理保护结构的设计方法
TW201931959A (zh) 具靜電放電保護機制的電路板及具有此電路板的電子裝置
TWI418294B (zh) 防電磁干擾結構的電路板
JP2013068514A (ja) 電子機器
TW201444462A (zh) 屏蔽罩與電路板固定結構
JP5660995B2 (ja) 電子機器
CN101553104B (zh) 具有防电磁干扰结构的电路板
JP2016001648A (ja) 高周波モジュール
Silaghi et al. Analysis of Radiated Immunity of an Automotive Display by means of Testing and Simulation
US7542260B2 (en) Motherboard
KR101403953B1 (ko) 전자기기
TWI574473B (zh) 電連接器組合
JP5477244B2 (ja) プリント基板設計支援装置、方法及びプログラム
KR101947928B1 (ko) 전기 제품의 조립 공정의 관리 방법
JP5986032B2 (ja) コネクタ、回路基板、および電子機器
JP2005222855A (ja) レセプタクル
US10181682B2 (en) Ungrounded shield for an electrical connector
TWI465734B (zh) 關聯於安規認證的測試系統及其方法
Lin et al. Establishment of ESD generator model for transient susceptibility analysis from chip to system level
JP5691819B2 (ja) ミリ波通信装置筐体構造およびシールド状態検知方法
JP2014239089A (ja) 電子回路およびヒートシンク装着検出方法
TWI656825B (zh) 電子裝置