JP5660995B2 - 電子機器 - Google Patents

Description

本発明は、開閉サージ、誘導雷サージ等の瞬間的な過電圧から機器を保護するための素子を備えた電子機器に関する。

電気製品機器の検査では、最終工程などにおいて絶縁耐圧試験を実施する。ここで、サージ保護用の素子としてバリスタを装着した機器の絶縁耐圧試験においては、バリスタを装着した状態で試験を実施すると、バリスタの特性上の漏れ電流により試験ＮＧとなってしまう。これを避けるために、絶縁耐圧試験の際にはバリスタを一旦取り外し、試験終了後に再度取り付けるようにしている。特許文献１には、絶縁耐圧試験の作業性向上などを実現するための従来技術が開示されており、この従来技術では、回路を開放させてバリスタが機能しない状態とするための回路短絡コネクタを設けておき、絶縁耐圧試験の際には回路短絡コネクタを取り外して試験を行うように構成している。すなわち、回路短絡コネクタを取り外して絶縁耐圧試験を実施し、試験完了後再び回路短絡コネクタを取り付けてバリスタによるサージ保護機能を有効にしている。

特開平１０−２５３６９５号公報

しかしながら、サージ保護用のバリスタは、機器に過電圧がかかるのを防止するためのものであるため、絶縁耐圧試験後、回路短絡コネクタの取り付け忘れが生じても、その後の機器の動作は正常に行われる。そのため、回路短絡コネクタの取り付け忘れを検査で発見することが出来ず、実際に落雷を受けたときに機器が故障するという品質的に不安定な原因になっている。

本発明は、上記に鑑みてなされたものであって、絶縁耐圧試験における作業性向上と試験実施後の作業ミスの防止が可能な電子機器を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、サージ保護手段と、サージ保護の対象である被保護回路と、前記被保護回路の絶縁耐圧試験時において前記サージ保護手段と接地点との間の回路を開放して前記サージ保護手段による保護動作を無効化するためのコネクタと、前記被保護回路への電源供給開始操作が実行された場合における前記回路の開閉状態を監視する監視回路と、を備えることを特徴とする。

本発明によれば、絶縁耐圧試験後の作業ミス（コネクタの再接続不実施）を検出できるという効果を奏する。また、機器としての品質が改善されるとともに、検査，確認のコストを低減できるという効果を奏する。

図１は、本発明にかかる電子機器の実施の形態１の構成例を示す図である。 図２は、回路短絡コネクタの構成例を示す図である。 図３は、回路短絡コネクタ挿抜検出回路による回路短絡コネクタの挿抜検出動作を示すフローチャートである。 図４は、実施の形態２の電子機器が備えている回路短絡コネクタとその周辺回路の構成例を示す図である。

以下に、本発明にかかる電子機器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明にかかる電子機器の実施の形態１の構成例を示す図である。実施の形態１の電子機器は、被保護回路１と、ＡＣ入力部２と、バリスタ３，４，５と、回路短絡コネクタ６と、回路短絡コネクタ挿抜検出回路８とを備える。

被保護回路１は、開閉サージ、誘導雷サージ等からの保護対象回路であり、電子機器が提供する各種機能を実現する。この被保護回路１はＡＣ入力部２経由で外部からＡＣ電源の供給を受けて動作する。バリスタ３および４は、線間サージ対策用の素子として、ＡＣ入力間（Ｈ，Ｃ）に設けられている。バリスタ５は、線大地間サージ対策用の素子として、バリスタ３，４の接続点と接地７の間に設けられている。回路短絡コネクタ６は、バリスタ５と接地７の間において回路の開閉を行う。回路短絡コネクタ挿抜検出回路８は、ＣＰＵ８０を含んで形成されており、このＣＰＵ８０は、Ｉ／Ｏポート８３の状態を監視して回路短絡コネクタ６の挿抜検出を行う。また、回路短絡コネクタ挿抜検出回路８は、制御電源８１、グランド８２およびプルアップ抵抗８４を含んでいる。ＣＰＵ８０のＩ／Ｏポート８３には、回路短絡コネクタ６が挿入されている場合、Ｌｏ信号が入力され、回路短絡コネクタ６が未挿入の場合、Ｈｉ信号が入力されるように構成されている。従って、ＣＰＵ８０は、Ｉ／Ｏポート８３にＬｏ信号が入力されていれば回路短絡コネクタ６が挿入されていると判断する。

図２は回路短絡コネクタ６の構成例を示す図である。回路短絡コネクタ６は、ソケット部６１がバリスタ５と接地７の間に接続され、ソケット部６４がＣＰＵ信号線（Ｉ／Ｏポート８３）とＣＰＵグランド（グランド８２）の間に接続された構成となっており、これにプラグ６２および６５を挿入することによりループ６３および６６で各々の回路を接続することが出来る。ソケット部６１とバリスタ５の間、ソケット部６１と接地７の間、ソケット部６４とＣＰＵ信号線の間、およびソケット部６４とＣＰＵグランド８２の間、の各接続は半田付けで固定し、これにプラグ６２および６５を挿抜することによってバリスタ５と接地７との間の接続回路の断続ができる。プラグ６２および６５は一体構造とするなどして、対応するソケット部に対して同時に抜き挿しされるものとする。

図３は、回路短絡コネクタ挿抜検出回路８による回路短絡コネクタ６の挿抜検出動作を示すフローチャートである。以下、図３を参照しながら挿抜検出動作を説明する。

機器への電源投入操作が実行されると制御電源が立ち上がり（ステップＳ１，Ｓ２）、その後、ＣＰＵ８０が初期動作を開始する（ステップＳ３）。

ＣＰＵ８０は、初期動作が完了すると、Ｉ／Ｏポート８３の信号を確認する（ステップＳ４）。

そして、Ｉ／Ｏポート８３の信号がＬｏであれば（ステップＳ４：Ｌｏ）、回路短絡コネクタ６においてプラグ６２，６５が挿入され、バリスタ５と接地７の間の回路が閉じている（バリスタ５と接地７が接続されている）と判断し、機器としての立ち上げを開始する（ステップＳ５）。

これに対して、Ｉ／Ｏポート８３の信号がＨｉであれば（ステップＳ４：Ｈｉ）、回路短絡コネクタ６においてプラグ６２，６５が未挿入であり、バリスタ５と接地７の間の回路が開いていると判断し、機器の動作を停止してエラー情報を外部へ表示する（ステップＳ６）。エラー表示は不図示の表示部などを利用して行う。

なお、本実施の形態では、回路短絡コネクタ挿抜検出回路８をＣＰＵやプルアップ抵抗等で構成した例を示して説明したが、ＣＰＵを用いなくても簡単な論理回路やＬＥＤで回路短絡コネクタの挿抜の検出を行いその結果を表示することは可能である。

このように、本実施の形態の電子機器では、線大地間サージ対策用のバリスタ５と接地７の間に回路短絡コネクタ６を配置し、さらに、回路短絡コネクタ６の状態を監視する回路短絡コネクタ挿抜検出回路８を備え、機器への電源投入操作が行われると回路短絡コネクタ挿抜検出回路８が回路短絡コネクタ６の状態を確認し、回路短絡コネクタ６において回路（電路）が閉じられていることを検出した場合に機器としての立ち上げを実行して通常動作（機器としての動作）を開始することとした。一方、回路短絡コネクタ６において回路が開放されていることを検出した場合には機器としての立ち上げを行わずにエラー情報を外部へ出力することとした。これにより、絶縁耐圧試験後の作業ミスを検出できるようになるので、機器としての品質が改善されるとともに、検査，確認のコストも低減できる。

なお、本実施の形態では、バリスタ５が実装されている基板に回路短絡コネクタ６および回路短絡コネクタ挿抜検出回路８も実装されている例を示したが、次のような構成とすることも考えられる。すなわち、バリスタ３とバリスタ４の接続点に一端を接続されたバリスタ５のもう一端からリード線を介して接地点に接続される構成において、バリスタ５のもう一端と接地点をつなぐリード線間に別ピースの基板を配置し、この基板上に回路短絡コネクタ６および回路短絡コネクタ挿抜検出回路８を実装する構成とすることも可能である。ただし、この構成では別ピース基板が必要となり、またその固定手段も必要となる。さらには、リード線部からのノイズ侵入による誤動作等の恐れもある。

従って、前述したような、バリスタ５が実装されている基板上に回路短絡コネクタ６および回路短絡コネクタ挿抜検出回路８を搭載する本実施の形態の構成とすることにより、別基板、別基板の固定手段およびリード線を削減できるとともに、ノイズ耐力を向上させることができるなど、上述した効果以外の効果も得られる。

実施の形態２．
図４は、実施の形態２の電子機器が備えている回路短絡コネクタ６とその周辺回路の構成例を示す図である。図示を省略した部分は実施の形態１の電子機器と同じである（図１参照）。実施の形態１の説明で使用した図２と比較すると明らかなように、本実施の形態の電子機器は、実施の形態１で示した電子機器が備えていたバリスタ５の配置を変更したものである。すなわち、バリスタ５は基板上への実装ではなく、回路短絡コネクタ６のプラグ６２に接続するようにしたものである。

従って、本実施の形態の電子機器においては、ソケット部６１，６４にプラグ６２，６５を挿入することによって、バリスタ３，４の接続点と接地７との間にバリスタ５が配置されることになり、かつＣＰＵ８０のＩ／Ｏポート８３にはＬｏの信号が入力されるので、図３に示した回路短絡コネクタ挿抜検出フローにおいて、機器の立ち上げを開始する方向に進む（ステップＳ４からステップＳ５に進む）。

ところで、バリスタに過大サージが印加されると、そのストレスによりバリスタは劣化し、最終的にオープンあるいはショート故障に至ることがある。本実施の形態で示した構成にすることによって、上記のように故障に至ったバリスタをメンテナンス（交換）する際、コネクタからのプラグの抜き差しで簡単に交換できるというメリットがある。また、基板上にバリスタおよびコネクタの両方を配置するスペースを必要とせず、コネクタのスペースだけでよいため、基板サイズを削減できるという効果も得られる。

以上のように、本発明は、サージ保護対策が実施された電子機器として有用であり、特に、絶縁耐圧試験の作業コスト低減と試験実施後の作業ミス防止を実現可能な電子機器に適している。

１ 被保護回路
２ ＡＣ入力部
３，４，５ バリスタ
６ 回路短絡コネクタ
７ 接地
８ 回路短絡コネクタ挿抜検出回路
６１，６４ ソケット
６２，６５ プラグ
６３，６６ ループ
８０ ＣＰＵ
８１ 制御電源
８２ グランド
８３ Ｉ／Ｏポート
８４ プルアップ抵抗

Claims (6)

1. サージ保護手段と、
   サージ保護の対象である被保護回路と、
   前記被保護回路の絶縁耐圧試験時において前記サージ保護手段と接地点との間の回路を開放して前記サージ保護手段による保護動作を無効化するためのコネクタと、
   前記被保護回路への電源供給開始操作が実行された場合における前記回路の開閉状態を監視する監視回路と、
   を備えることを特徴とする電子機器。
2. 前記被保護回路への電源供給開始操作が実行され、かつ前記監視回路による監視結果が前記回路の開状態を示している場合、サージ保護手段による保護動作が無効であることを示す表示を行うことを特徴とする請求項１に記載の電子機器。
3. 前記被保護回路への電源供給開始操作が実行され、かつ前記監視回路による監視結果が前記回路の開状態を示している場合、機器としての動作を開始しないことを特徴とする請求項１または２に記載の電子機器。
4. 前記サージ保護手段、前記コネクタおよび前記監視回路が同一基板上に実装されていることを特徴とする請求項１、２または３に記載の電子機器。
5. 前記サージ保護手段は、線間サージ対策用のバリスタおよび線大地間サージ対策用のバリスタにより構成されていることを特徴とする請求項１〜４のいずれか一つに記載の電子機器。
6. 前記線大地間サージ対策用のバリスタを前記コネクタのプラグ側に配置したことを特徴とする請求項５に記載の電子機器。

Images