JP2007189844A

JP2007189844A - 半導体素子保護回路

Info

Publication number: JP2007189844A
Application number: JP2006006735A
Authority: JP
Inventors: Hiroshi Shirotori; 洋城取
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-01-13
Filing date: 2006-01-13
Publication date: 2007-07-26

Abstract

【課題】回路間の入出力信号線に生じた過電圧や過電流から保護対象側の回路の半導体素子を保護する半導体素子保護回路を、少ない部品点数でかつ小型の小電力素子によって低コストに実現する。
【解決手段】入出力信号線が過電圧になると、電圧監視用ツェナーダイオードＺＤ１１がブレークダウンし、ベース電流が流れて信号線短絡用トランジスタＱ１１がＯＮする。信号線短絡用トランジスタＱ１１のコレクタ−エミッタ間に電流が流れるようになり（符号Ａ）、入出力信号線はグランドに短絡される。検査対象回路基板１の回路から入出力信号線を介して信号線短絡用トランジスタＱ１１に大きな電流が流れるが、その電流によって、入出力信号線の正温度係数サーミスタＴの抵抗値が増大し、信号線短絡用トランジスタＱ１１のコレクタに流れ込む電流が減少し、大電流が流れ続けることを防止できる。
【選択図】図１

Description

本発明は、回路間の入出力信号線に生じた過電圧及び過電流から保護対象回路の半導体素子を保護する半導体素子保護回路に関する。

過電圧や過電流から回路の半導体素子を保護する従来技術の一例としては、例えば、通信線路側と被保護機器側との間において、線路への商用線混触による過電流や雷サージによる過電圧から被保護機器を保護する通信用保護回路が公知である。線路側からの過電流や線路側の雷サージ等により過電圧が生ずると、ツェナーダイオードがブレークダウンすることでＯＮしたトランジスタによって、線路から被保護機器への既存の電流経路の他に別の電流経路が構成され、それによって被保護機器側への電流が減少して被保護機器が保護される構成を有している（例えば、特許文献１を参照）。

特公平７−７１３７９号公報

しかしながら、上記の従来技術は、回路の部品点数が多いため、検査装置と検査対象回路基板の回路とが多数の入出力信号線で接続された検査システムにおいては、多数の信号線のそれぞれに部品点数の多い保護回路を設けることとなり、それによって、保護回路が大型化してしまうとともにコスト高になってしまう虞があった。

本発明は、このような状況に鑑み成されたものであり、その課題は、回路間の入出力信号線に生じた過電圧や過電流から保護対象側の回路の半導体素子を保護する半導体素子保護回路を、少ない部品点数でかつ小型の小電力素子によって低コストに実現することにある。

上記課題を達成するため、本発明の第１の態様は、回路間の入出力信号線に直列に接続された過電流保護素子と、ＯＮ時に前記入出力信号線の前記過電流保護素子より保護対象回路側がグランドに短絡されるように接続された信号線短絡用トランジスタと、前記入出力信号線の前記過電流保護素子より前記保護対象回路側の電圧が所定電圧に達するとブレークダウンして前記信号線短絡用トランジスタがＯＮするように接続された電圧監視用ツェナーダイオードとを備えた半導体素子保護回路である。

ここでの所定電圧とは、回路間の入出力信号線の正常時電圧よりも高い電圧であり、これ以上の電圧が入出力信号線に生じている状態を過電圧状態と判定するための閾値電圧である。入出力信号線で接続された回路の一方の回路に何らかの異常が生じていることによって、回路間の入出力信号線の電圧が所定電圧に達すると、つまり過電圧となると、電圧監視用ツェナーダイオードがブレークダウンして信号線短絡用トランジスタがＯＮする。信号線短絡用トランジスタがＯＮすることによって、入出力信号線がグランドに短絡されるので、それによって、他方の回路（保護対象回路）が過電圧から保護されることになる。

また、信号線短絡用トランジスタがＯＮして入出力信号線がグランドに短絡されると、入出力信号線で接続された回路の一方の回路から入出力信号線及び信号線短絡用トランジスタに大きな電流が流れることになるが、入出力信号線に直列にされている過電流保護素子によって、信号線短絡用トランジスタに大電流が流れ続けることを防止できるので、信号線短絡用トランジスタが破損してしまうことを防止できるとともに、信号線短絡用トランジスタに小型で小電力のトランジスタ素子を使用することが可能になる。

そして、この過電流保護素子による電流制限は、信号線短絡用トランジスタがＯＦＦしている状態では、入出力信号線で接続された回路の一方の回路から他方の回路（保護対象回路）への過電流に対しても同様に作用するので、それによって、保護対象回路が過電流から保護されることになる。

これにより、本発明の第１の態様に記載の半導体素子保護回路によれば、上述したように電圧監視用ツェナーダイオード、信号線短絡用トランジスタ及び過電流保護素子で構成することができるので、入出力信号線で接続された回路の一方に何らかの異常が生じていることによって回路間の入出力信号線に生じた過電圧や過電流から他方の回路（保護対象回路）の半導体素子を保護する半導体素子保護回路を、少ない部品点数でかつ小型の小電力素子によって低コストに実現することができるという作用効果が得られる。

本発明の第２の態様は、前述した第１の態様において、前記信号線短絡用トランジスタは、前記入出力信号線の前記過電流保護素子より前記保護対象回路側にコレクタ端子が接続され、エミッタ端子がグランドに接続されたＮＰＮ型トランジスタである、ことを特徴とした半導体素子保護回路である。
本発明の第２の態様に記載の半導体素子保護回路は、電圧監視用ツェナーダイオードがブレークダウンすると信号線短絡用トランジスタのベース電流が流れて信号線短絡用トランジスタがＯＮするように構成すれば、過電圧時に信号線短絡用トランジスタのコレクタ−エミッタ間に電流が流れるようになるので、過電圧時に入出力用信号線がグランドに短絡する半導体素子保護回路を構成することができる。

本発明の第３の態様は、前述した第２の態様において、前記電圧監視用ツェナーダイオードは、前記入出力信号線の前記過電流保護素子より前記保護対象回路側にカソード端子が接続され、前記信号線短絡用トランジスタのベース端子にアノード端子が接続されている、ことを特徴とした半導体素子保護回路である。
本発明の第３の態様に記載の半導体素子保護回路は、電圧監視用ツェナーダイオードがブレークダウンすると、信号線短絡用トランジスタのベース電流が流れて号線短絡用トランジスタがＯＮする。したがって、過電圧時に信号線短絡用トランジスタを介して入出力用信号線がグランドに短絡する半導体素子保護回路を構成することができる。

本発明の第４の態様は、前述した第１の態様〜第３の態様のいずれかにおいて、回路間が複数の前記入出力信号線で接続され、複数の前記入出力信号線の前記過電流保護素子より前記保護対象回路側がダイオードＯＲされて前記信号線短絡用トランジスタに接続されており、前記信号線短絡用トランジスタがＯＮすると、ダイオードＯＲされて前記信号線短絡用トランジスタに接続されている複数の前記入出力信号線の前記過電流保護素子より前記保護対象回路側がグランドに短絡される、ことを特徴とした半導体素子保護回路である。

このように、複数の入出力信号線をダイオードＯＲして信号線短絡用トランジスタに接続し、過電圧時には、一の信号線短絡用トランジスタを介して複数の入出力信号線をグランドに短絡する回路構成とすることによって、入出力信号線に生じた過電圧や過電流から保護対象回路の半導体素子を保護する半導体素子保護回路を、さらに少ない部品点数でかつ小型の小電力素子によって、さらに低コストに実現することができるという作用効果が得られる。

本発明の第５の態様は、前述した第１の態様〜第４の態様のいずれかにおいて、前記過電流保護素子は、所定値以上の電流が流れると抵抗値が増大していく正温度係数サーミスタである、ことを特徴とした半導体素子保護回路である。

信号線短絡用トランジスタがＯＮして入出力信号線がグランドに短絡されると、入出力信号線で接続された回路の一方の回路から入出力信号線及び信号線短絡用トランジスタに大きな電流が流れることになるが、この大電流によって、入出力信号線に直列にされている正温度係数サーミスタは、自己発熱により温度が上昇して抵抗値が増大する。それによって、入出力信号線から信号線短絡用トランジスタに流れ込む電流が減少し、信号線短絡用トランジスタに大電流が流れ続けることを防止できるので、信号線短絡用トランジスタが過電流で破損してしまうことを防止でき、信号線短絡用トランジスタに小型で小電力のトランジスタ素子を使用することが可能になる。

また、この正温度係数サーミスタによる電流制限は、信号線短絡用トランジスタがＯＦＦしている状態では、入出力信号線で接続された回路の一方の回路から他方の回路（保護対象回路）への過電流に対しても同様に作用するので、それによって、保護対象回路が過電流から保護されることになる。

本発明の第６の態様は、前述した第１の態様〜第５の態様のいずれかにおいて、検査装置と検査対象回路基板の回路とが前記入出力信号線で接続された検査システムにおける前記検査装置の回路が前記保護対象回路である、ことを特徴とした半導体素子保護回路である。

検査装置と検査対象回路基板の回路とが入出力信号線で接続された検査システムにおいて、検査対象回路基板の回路に何らかの異常が生じていることによって入出力信号線の電圧が所定電圧に達すると、つまり過電圧となると、電圧監視用ツェナーダイオードがブレークダウンして信号線短絡用トランジスタがＯＮする。信号線短絡用トランジスタがＯＮすることによって、入出力信号線がグランドに短絡されるので、それによって、保護対象回路である検査装置が過電圧から保護されることになる。

また、信号線短絡用トランジスタがＯＮして入出力信号線がグランドに短絡されると、検査対象回路基板の回路から入出力信号線及び信号線短絡用トランジスタに大きな電流が流れることになるが、入出力信号線に直列にされている過電流保護素子によって、信号線短絡用トランジスタに大電流が流れ続けることを防止できるので、信号線短絡用トランジスタが破損してしまうことを防止できるとともに、信号線短絡用トランジスタに小型で小電力のトランジスタ素子を使用することが可能になる。

そして、この過電流保護素子による電流制限は、信号線短絡用トランジスタがＯＦＦしている状態では、検査対象回路基板の回路から検査装置への過電流に対しても同様に作用するので、それによって、保護対象回路である検査装置が過電流から保護されることになる。

これにより、本発明の第６の態様に記載の半導体素子保護回路によれば、上述したように電圧監視用ツェナーダイオード、信号線短絡用トランジスタ及び過電流保護素子で構成することができるので、検査対象回路基板の異常等によって検査装置と検査対象回路基板の回路との入出力信号線に生じた過電圧や過電流から検査装置の半導体素子を保護する半導体素子保護回路を、少ない部品点数でかつ小型の小電力素子によって低コストに実現することができるという作用効果が得られる。

本発明の第７の態様は、前述した第６の態様において、前記検査装置は、前記信号線短絡用トランジスタがＯＮしたことを検出して前記検査対象回路基板への電源電圧出力を停止させる出力電圧遮断制御回路を備えている、ことを特徴とした半導体素子保護回路である。
このように、過電圧で信号線短絡用トランジスタがＯＮしたことを検出して検査装置から検査対象回路基板への電源電圧出力を停止することによって、より安全性の高い半導体素子保護回路を構成できるとともに、異常な検査対象回路基板の回路に電圧が印加され続けることで検査対象回路基板の回路が損傷して修理不能になってしまう虞を低減させることができる。

以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明に係る半導体素子保護回路の第１実施例を示した回路図である。
以下、本発明の第１実施例について説明する。

検査装置１００は、検査対象回路基板１が正常に動作することを検査するための装置である。検査対象回路基板１には、検査装置１００の電源回路５０から駆動系電圧ＶＨと制御系電圧ＶＬとが供給される。駆動系電圧ＶＨは、例えばＤＣモータ（図示せず）等を駆動するための電源電圧（ＤＣ４２Ｖ、２４Ｖ等）である。制御系電圧ＶＬは、例えばマイコン制御装置（図示せず）等の制御系回路用の電源電圧であり、一般的には、駆動系電圧ＶＨより低い直流電圧（５Ｖ、３．３Ｖ等）である。検査装置１００の回路と検査対象回路基板１の回路とは、多数の入出力信号線で接続される。各入出力信号線は、プルダウン抵抗Ｒによってプルダウンされている。尚、説明の便宜上、多数の入出力信号線の一のみを図示し、他の入出力信号線は省略してある。

検査装置１００は、入出力信号線を介して検査対象回路基板１へ所定の制御信号を出力し、入出力信号線を介してその制御信号に対する検査対象回路基板１の出力信号を入力して当該検査対象回路基板１が正常に動作するか否かを検査する。

本発明に係る「半導体素子保護回路」は、入出力信号線に直列に接続された「過電流保護素子」としての正温度係数サーミスタＴと、過電圧保護回路１０とを有している。この正温度係数サーミスタ（ＰＴＣサーミスタ）は、端子間電圧が上昇すると自己発熱によって温度が上昇し、一定の温度に達すると電圧の増加に従って抵抗値が増大して流れる電流が減少する性質を有している。尚、「過電流保護素子」は、特に正温度係数サーミスタに限定されるものではなく、例えば、公知のヒューズ抵抗等でも本発明の実施は可能である。

当該実施例においては各入出力信号線に設けられる過電圧保護回路１０は、ＯＮ時に入出力信号線の正温度係数サーミスタＴより検査装置１００側（保護対象回路側）がグランドに短絡されるように接続された信号線短絡用トランジスタＱ１１と、入出力信号線の正温度係数サーミスタＴより検査装置１００側（保護対象回路側）の電圧が所定電圧に達するとブレークダウンして信号線短絡用トランジスタＱ１１がＯＮするように接続された電圧監視用ツェナーダイオードＺＤ１１とで構成されている。この所定電圧は、入出力信号線の正常時電圧である制御系電圧ＶＬよりも高い電圧であり、これ以上の電圧が入出力信号線に生じている状態を過電圧状態と判定するための閾値電圧である。

信号線短絡用トランジスタＱ１１は、ＮＰＮ型トランジスタであり、入出力信号線の正温度係数サーミスタＴより検査装置１００側にコレクタ端子が接続され、エミッタ端子がグランドに接続されている。電圧監視用ツェナーダイオードＺＤ１１は、入出力信号線の正温度係数サーミスタＴより検査装置１００側にカソード端子が接続され、信号線短絡用トランジスタＱ１１のベース端子にアノード端子が接続されている。

例えば、モータ制御回路等の素子故障やはんだブリッジでショートしている部分がある等で検査対象回路基板１の回路に何らかの異常が生じていると、駆動系電圧ＶＨが入出力信号線に印加されて入出力信号線に過電圧が生ずる可能性がある。このように、入出力信号線が過電圧になって入出力信号線の電圧が所定電圧に達すると、電圧監視用ツェナーダイオードＺＤ１１がブレークダウンし、信号線短絡用トランジスタＱ１１のベース電流が流れて信号線短絡用トランジスタＱ１１がＯＮする。信号線短絡用トランジスタＱ１１がＯＮすることによって、信号線短絡用トランジスタＱ１１のコレクタ−エミッタ間に電流が流れるようになるので（符号Ａ）、入出力信号線はグランドに短絡される。それによって、高電圧である駆動系電圧ＶＨが検査対象回路基板１の制御系回路の入出力信号線に印加されて検査装置１００側の入出力信号線に接続されている回路が損傷してしまうことを防止することができるので、検査対象回路基板１の異常等により生ずる入出力信号線電圧の過電圧から検査装置１００の回路の半導体素子を保護することができる。

また、信号線短絡用トランジスタＱ１１がＯＮして入出力信号線がグランドに短絡されると、検査対象回路基板１の回路から入出力信号線を介して信号線短絡用トランジスタＱ１１のコレクタ−エミッタ間に大きな電流が流れるが、その電流によって、入出力信号線に直列にされている正温度係数サーミスタＴの抵抗値が増大する。それによって、入出力信号線から信号線短絡用トランジスタＱ１１のコレクタに流れ込む電流が減少するので、信号線短絡用トランジスタＱ１１に大電流が流れ続けることを防止できる。したがって、コレクタ−エミッタ間に大きな電流が流れ続けることで信号線短絡用トランジスタＱ１１が破損してしまうことを防止できるとともに、信号線短絡用トランジスタＱ１１に小型で小電力のトランジスタ素子を使用して低コスト化を図ることが可能になる。

そして、この正温度係数サーミスタＴによる電流制限は、信号線短絡用トランジスタＱ１１がＯＦＦしている状態では、検査対象回路基板１の回路から検査装置１００の回路（保護対象回路）への過電流に対しても同様に作用する。したがって、入出力信号線の電圧が閾値電圧まで上昇せず、過電圧となっていない状態でありながら、何らかの異常によって入出力信号線に過電流が生じたとしても、その過電流から検査装置１００の回路の半導体素子を保護することができる。尚、プルアップ若しくはプルダウンした入出力信号線に正温度係数サーミスタＴを直列に接続した場合には、入出力信号線の電圧がプルダウン抵抗Ｒ（若しくはプルアップ抵抗）とで分圧されるが、正温度係数サーミスタＴは一定電流未満のときの抵抗値が非常に小さいので、入出力信号線の入出力信号を正常な範囲の電圧に維持することが可能になる。

このようにして、本発明に係る「半導体素子保護回路」によれば、一の入出力信号線につき電圧監視用ツェナーダイオードＺＤ１１、信号線短絡用トランジスタＱ１１及び過電流保護素子（正温度係数サーミスタＴ）で、検査装置１００の回路（保護対象回路）の半導体素子を保護することができるとともに、これらの素子は小型で小電力の素子を使用することができる。したがって、検査装置１００と検査対象回路基板１との間の入出力信号線に生じた過電圧や過電流から検査装置１００の回路（保護対象回路）の半導体素子を保護する半導体素子保護回路を、少ない部品点数でかつ小型で小電力の素子によって低コストに実現することができる。

図２は、本発明に係る半導体素子保護回路の第２実施例を示した回路図である。
以下、本発明の第２実施例について説明する。
本発明の第２実施例は、上記の第１実施例において、一の過電圧保護回路１０で複数の入出力信号線の過電圧保護を行う構成を有している「半導体素子保護回路」である。

具体的には、図２に図示したように、２本の入出力信号線の正温度係数サーミスタＴより検査装置１００側がダイオードＤ１とダイオードＤ２によりダイオードＯＲされて、信号線短絡用トランジスタＱ１１のコレクタ端子及び電圧監視用ツェナーダイオードＺＤ１１のカソード端子に接続されている。電圧監視用ツェナーダイオードＺＤ１１のカソード端子に接続されている２本の入出力信号線のいずれかが過電圧となって前記所定電圧に達すると、電圧監視用ツェナーダイオードＺＤ１１がブレークダウンし、信号線短絡用トランジスタＱ１１のベース電流が流れて信号線短絡用トランジスタＱ１１がＯＮする。

信号線短絡用トランジスタＱ１１がＯＮすることによって、信号線短絡用トランジスタＱ１１のコレクタ−エミッタ間に電流が流れるようになり（符号Ａ）、それによって、信号線短絡用トランジスタＱ１１のコレクタ端子にダイオードＯＲされて接続されている２本の入出力信号線がともにグランドに短絡されるので、検査装置１００の回路の半導体素子が過電圧から保護されることになる。尚、一の過電圧保護回路１０で過電圧保護が可能な入出力信号線は、特に２本の信号線に限られるものではなく、一の過電圧保護回路１０で２本以上の複数の入出力信号線について過電圧保護が可能なことは言うまでもない。

このようにして、本本発明に係る「半導体素子保護回路」の第２実施例によれば、複数の入出力信号線をダイオードＯＲして信号線短絡用トランジスタＱ１１のコレクタ端子に接続し、過電圧時には、一の信号線短絡用トランジスタＱ１１を介して複数の入出力信号線をグランドに短絡する回路構成によって、入出力信号線に生じた過電圧や過電流から検査装置１００の回路（保護対象回路）の半導体素子を保護する半導体素子保護回路を、さらに少ない部品点数でかつ小型の小電力素子によって、さらに低コストに実現することができるという作用効果が得られる。

図３は、本発明に係る半導体素子保護回路の第３実施例を示した回路図である。
図４は、本発明に係る半導体素子保護回路の第４実施例を示した回路図である。
以下、本発明の第３実施例及び第４実施例について説明する。
本発明の第３実施例及び第４実施例は、上記の第１実施例及び第２実施例に加えて、検査装置１００は、信号線短絡用トランジスタＱ１１がＯＮしたことを検出して検査対象回路基板１への電源電圧出力（駆動系電圧ＶＨ、制御系電圧ＶＬ）を停止させる出力電圧遮断制御回路５１を備えている。

具体的には、過電圧保護回路１０は、上記の信号線短絡用トランジスタＱ１１と電圧監視用ツェナーダイオードＺＤ１１に加えて、信号線短絡用トランジスタＱ１１のベース端子とエミッタ端子との間に接続された過電圧検出抵抗Ｒ１１を有している。過電圧時に電圧監視用ツェナーダイオードＺＤ１１がブレークダウンして信号線短絡用トランジスタＱ１１がＯＮすると、過電圧検出抵抗Ｒ１１の両端電圧が０Ｖから１Ｖ弱に上昇する。出力電圧遮断制御回路５１は、この過電圧検出抵抗Ｒ１１の両端電圧を監視しており、過電圧時に過電圧検出抵抗Ｒ１１の両端電圧が０Ｖから１Ｖ弱に上昇した時点で電源回路５０に対して出力電圧を停止させる制御を実行する。

このようにして、本発明に係る「半導体素子保護回路」の第３実施例及び第４実施例によれば、本発明の第１実施例及び第２実施例における作用効果に加えて、過電圧で信号線短絡用トランジスタＱ１１がＯＮしたことを検出して検査装置１００の電源回路５０から検査対象回路基板１への電源電圧出力を停止することによって、より安全性の高い半導体素子保護回路を構成できる。また、異常な検査対象回路基板１の回路に電源電圧が印加され続けることで検査対象回路基板１の回路が損傷して修理不能になってしまう虞を低減させることができる。

さらに、入出力信号線ごとに設けた複数の過電圧保護回路１０のそれぞれについて信号線短絡用トランジスタＱ１１がＯＮしたことを検出するようにすれば、入出力信号線に過電圧が生じた際に、どの過電圧保護回路１０が動作したかを検査装置１００で特定できる。それによって、過電圧が生じた入出力信号線を検査装置１００で特定することができるので、例えば、過電圧が生じた入出力信号線のコネクタ番号やその入出力信号線に対応する検査対象回路基板１側の回路の信号名称等を検査装置１００側で操作者に表示することも可能になる。

尚、本発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることは言うまでもない。

本発明に係る半導体素子保護回路の第１実施例を示した回路図である。本発明に係る半導体素子保護回路の第２実施例を示した回路図である。本発明に係る半導体素子保護回路の第３実施例を示した回路図である。本発明に係る半導体素子保護回路の第４実施例を示した回路図である。

符号の説明

１検査対象回路基板、１０過電圧保護回路、５０電源回路、５１出力電圧遮断制御回路、１００検査装置、Ｔ正温度係数サーミスタ、Ｑ１１、信号線短絡用トランジスタ、ＺＤ１１電圧監視用ツェナーダイオード、Ｒ１１過電圧検出抵抗、

Claims

回路間の入出力信号線に直列に接続された過電流保護素子と、
ＯＮ時に前記入出力信号線の前記過電流保護素子より保護対象回路側がグランドに短絡されるように接続された信号線短絡用トランジスタと、
前記入出力信号線の前記過電流保護素子より前記保護対象回路側の電圧が所定電圧に達するとブレークダウンして前記信号線短絡用トランジスタがＯＮするように接続された電圧監視用ツェナーダイオードとを備えた半導体素子保護回路。
請求項１において、前記信号線短絡用トランジスタは、前記入出力信号線の前記過電流保護素子より前記保護対象回路側にコレクタ端子が接続され、エミッタ端子がグランドに接続されたＮＰＮ型トランジスタである、ことを特徴とした半導体素子保護回路。
請求項２において、前記電圧監視用ツェナーダイオードは、前記入出力信号線の前記過電流保護素子より前記保護対象回路側にカソード端子が接続され、前記信号線短絡用トランジスタのベース端子にアノード端子が接続されている、ことを特徴とした半導体素子保護回路。
請求項１〜３のいずれか１項において、回路間が複数の前記入出力信号線で接続され、複数の前記入出力信号線の前記過電流保護素子より前記保護対象回路側がダイオードＯＲされて前記信号線短絡用トランジスタに接続されており、前記信号線短絡用トランジスタがＯＮすると、ダイオードＯＲされて前記信号線短絡用トランジスタに接続されている複数の前記入出力信号線の前記過電流保護素子より前記保護対象回路側がグランドに短絡される、ことを特徴とした半導体素子保護回路。
請求項１〜４のいずれか１項において、前記過電流保護素子は、所定値以上の電流が流れると抵抗値が増大していく正温度係数サーミスタである、ことを特徴とした半導体素子保護回路。
請求項１〜５のいずれか１項において、検査装置の回路と検査対象回路基板の回路とが前記入出力信号線で接続された検査システムにおける前記検査装置の回路が前記保護対象回路である、ことを特徴とした半導体素子保護回路。
請求項６において、前記検査装置は、前記信号線短絡用トランジスタがＯＮしたことを検出して前記検査対象回路基板への電源電圧出力を停止させる出力電圧遮断制御回路を備えている、ことを特徴とした半導体素子保護回路。