JP5477244B2 - プリント基板設計支援装置、方法及びプログラム - Google Patents

プリント基板設計支援装置、方法及びプログラム Download PDF

Info

Publication number
JP5477244B2
JP5477244B2 JP2010218146A JP2010218146A JP5477244B2 JP 5477244 B2 JP5477244 B2 JP 5477244B2 JP 2010218146 A JP2010218146 A JP 2010218146A JP 2010218146 A JP2010218146 A JP 2010218146A JP 5477244 B2 JP5477244 B2 JP 5477244B2
Authority
JP
Japan
Prior art keywords
storage unit
ground pattern
printed circuit
circuit board
determination result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010218146A
Other languages
English (en)
Other versions
JP2012073817A (ja
Inventor
健二 長瀬
吉宏 澤田
良秋 平塚
友幸 中尾
桂祐 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010218146A priority Critical patent/JP5477244B2/ja
Priority to US13/238,613 priority patent/US8584076B2/en
Publication of JP2012073817A publication Critical patent/JP2012073817A/ja
Application granted granted Critical
Publication of JP5477244B2 publication Critical patent/JP5477244B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10Noise analysis or noise optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本技術は、プリント基板の設計を支援するための技術に関する。
電気機器や電子機器が電磁的な干渉なく機能するために、それぞれの機器には電磁的な不干渉性及び耐性(電磁両立性(EMC:Electromagnetic Compatibility))が求められている。例えば、電子機器の表面に露出しているコネクタなどの金属部分に静電気の電圧が印加されると、当該電圧によるノイズが機器の金属部分を伝播してプリント基板に侵入し誤動作を引き起こす可能性がある。情報機器についての国際規格であるCISPR24では、静電気放電(ESD:Electrostatic Discharge)の試験において、接触放電4kV、気中放電8kVの電圧を印加したときに機器が正常動作することが要求される。
電磁的な耐性に関しては、例えば、静電気の印加箇所を特定し、当該箇所からプリント基板への距離及び静電気をアースへ流すために設けられた金属構造物への距離を比較することで、ESD耐性をチェックする技術が存在する。
また、電磁的な不干渉性に関しては、電磁妨害(EMI:Electromagnetic Interference)についてのチェックを行う技術がある。例えば、プリント基板の配線情報を参照して、信号パターンの規定距離内にグランド属性のガードパターンであるガードグランドが存在することをチェックする技術が存在する。また、信号パターンのノイズを防止するためのグラウンドプレーンと、電源のノイズを防止するためのバイパスコンデンサとが接続されないことをチェックする技術も存在する。
なお、近年、特に携帯電話機やパーソナルコンピュータ等に代表される電子機器においては、小型軽量化、高速化、低消費電力化等が進むにつれて、部品の高密度実装、金属から樹脂への筺体部品の材質変更、半導体デバイスの構造の変更等がなされ、これらに伴いESD耐性は低下してきている。
特開2009−54648号公報 特開2005−223120号公報 特開2007−26390号公報
背景技術の欄で述べたように、かつては装置の試作段階で筺体等へ対策を施すことでESD耐性の向上が可能であった。しかしながら、小型化した筐体や実装面積の狭いプリント基板ではこのような余裕がなく、従来の技術でESD耐性を向上させることは難しい。よって、プリント基板の設計段階でも何らかのESD対策を施しておくことが好ましいが、プリント基板の設計データからESD対策の観点において問題となる箇所を特定するような技術は存在していなかった。
従って、本技術の目的は、一側面として、ESD対策の観点においてプリント基板の設計者が注意すべきグランドパターンを抽出できるようにするための技術を提供することである。
本実施の形態に係るプリント基板設計支援装置は、(A)設計データ格納部に格納されたプリント基板の設計データから、基板の表層に存在し且つ金属部品に接続するグランドパターンを抽出し、当該グランドパターンを特定するための情報をデータ格納部に格納するフレームグランド抽出部と、(B)データ格納部に格納された情報から特定されるグランドパターンに対して静電気放電に関する判定を行い、判定結果を判定結果格納部に格納する静電気放電判定部と、(C)判定結果格納部に格納された判定結果を出力する出力部とを有する。
ESD対策の観点においてプリント基板の設計者が注意すべきグランドパターンを抽出できるようにするための技術を提供することができる。
図1は、実施の形態に係るプリント基板設計支援装置の機能ブロック図である。 図2は、処理対象の一例に係る多層基板を模式的に表した図である。 図3は、設計データ格納部に格納されるパターンテーブルの一例を示す図である。 図4は、設計データ格納部に格納される穴テーブルの一例を示す図である。 図5は、設計データ格納部に格納されるコネクタテーブルの一例を示す図である。 図6は、メインの処理フローを示す図である。 図7は、フレームグランド(FG)判定処理の処理フローを示す図である。 図8は、コネクタのばね有無設定処理の処理フローを示す図である。 図9は、ばね付きコネクタ格納部に格納されるばね付きコネクタのリストの一例を示す図である。 図10は、データ格納部に格納される、ばねの有無に係る情報を付加したコネクタテーブルの一例を示す図である。 図11は、エラー判定処理の処理フローを示す図である。 図12は、内角についてのエラー判定を説明するための図である。 図13は、2辺の長さと内角のチェックの対象とするか否かの判定との関係を説明するための図である。 図14は、FGの内角のチェックに係るパラメータの設定画面の一例を示す図である。 図15は、FGと信号パターンとの間隙のチェックを説明するための図である。 図16は、FGと信号パターンとの間隙のチェックに係るパラメータの設定画面の一例を示す図である。 図17は、エラー判定処理の処理フローを示す図である。 図18は、処理対象とする頂点を取得する処理を説明するための図である。 図19は、ねじ穴が存在すべき所定範囲を説明するための図である。 図20は、FGの隅及びFGの縁のチェックを説明するための図である。 図21は、エラー判定処理の処理フローを示す図である。 図22は、コンピュータの機能ブロック図である。 図23は、プリント基板設計支援装置の機能ブロック図である。 図24は、プリント基板設計支援方法の処理フローを示す図である。
図1に、本実施の形態に係るプリント基板設計支援装置の機能ブロック図を示す。本実施の形態に係るプリント基板設計支援装置は、CAD(Computer Aided Design)システムにより生成された設計データを格納する設計データ格納部101と、ばね付きコネクタのリストを格納するばね付きコネクタ格納部103と、フレームグランド(FG:Frame Ground)の抽出やエラーの判定において用いるパラメータを格納する条件格納部105と、フレームグランド(FG)抽出部107と、データ格納部109と、エラー判定部111と、判定結果格納部113と、エラーの種別に応じた修正方法等を格納する修正方法格納部115と、出力部117とを有する。
FG抽出部107は、設計データ格納部101、ばね付きコネクタ格納部103及び条件格納部105に格納されたデータを用いて設計データからFGを抽出し、当該FGを特定するためのデータをデータ格納部109に格納する。エラー判定部111は、設計データ格納部101、条件格納部105及びデータ格納部109に格納されたデータを用いて設計データに問題がないか判定し、エラーと判定された箇所を特定するためのデータ及びエラーの種別を表すデータを判定結果格納部113に格納する。出力部117は、設計データ格納部101、判定結果格納部113及び修正方法格納部115に格納されたデータを用いてエラーと判定された箇所及び修正方法等を出力する。
次に、図2乃至図21を用いて、図1に示したプリント基板設計支援装置の処理内容について説明する。なお、予め設計データ格納部101にはプリント基板の設計データが格納されているものとする。ここで、図2に、処理対象となるプリント基板を模式的に表した例を示す。図2は全5層の多層基板を表しており、第3層及び第4層については図示を省略している。このようなプリント基板に対して、設計データ格納部101には図3乃至図5に示すようなデータが格納される。
図3に、設計データ格納部101に格納されるパターンテーブルの例を示す。パターンテーブルは、ネット名、構成、層情報、タイプ及び種別の列を有する。ネット名には、部品の端子間の接続を表すネットを識別するための名称が登録される。図3に示すように、複数のパターンが同一のネットに属する場合もある。構成には、各パターンの形状を特定するための情報が登録される。例えば、線のパターンであれば、直線の始点及び終点の座標と、線の幅とが登録される。面のパターンであれば、面を定義する頂点の座標が、接続される順に登録される。層情報には、当該パターンがいずれの層に存在するのかを特定するための情報が登録される。例えば、「L1」、「L2」のような情報であり、ここではそれぞれ第1層、第2層を表すものとする。タイプには、当該パターンの形状を表すタイプが登録される。例えば、「線」や「面」のようなタイプである。種別には、当該パターンの用途を表す種別が登録される。例えば、「信号」や「電源」、「グランド(GND)」のような種別である。
図4は、設計データ格納部101に格納される穴テーブルの一例である。図4に示すように、穴テーブルは、穴種別、構成、層情報及びタイプの列を有する。穴種別には、「円」や「四角」のような、穴の形状を表す種別が登録される。構成には、当該穴の形状を特定するための情報が登録される。例えば、円形の穴であれば、中心座標及び半径が登録される。四角形の穴であれば、中心座標及び縦横長が登録される。層情報には、当該穴の存在する層を特定するための情報が登録される。タイプには、「貫通」又は「非貫通」のような穴のタイプが登録される。なお、非貫通の場合は、構成の列に穴の深さを登録するようにしてもよい。
図5は、設計データ格納部101に格納されるコネクタテーブルの一例である。図5に示すように、コネクタテーブルは、型名、構成及び層情報の列を有する。型名には、コネクタの型を識別する名称が登録される。構成には、当該コネクタが配置される位置の中心座標及び縦横長が登録される。層情報には、当該コネクタが配置される層を特定するための情報が登録される。
このような設計データを用いる処理について、図6乃至図21を用いて説明する。まず、FG抽出部107は、フレームグランド(FG)判定処理を実施する(図6:ステップS1)。このFG判定処理については、図7乃至図10を用いて説明する。
FG抽出部107は、コネクタのばね有無設定処理を実施する(図7:ステップS11)。このコネクタのばね有無設定処理については、図8及び図9を用いて説明する。
まず、FG抽出部107は、設計データ格納部101におけるコネクタテーブルから未処理のコネクタを1つ取得し、データ格納部109に格納する(図8:ステップS31)。そして、FG抽出部107は、ばね付きコネクタ格納部103に格納されたばね付きコネクタのリストを検索し、処理対象のコネクタの型名が登録されているか判断する(ステップS33)。
ばね付きコネクタ格納部103には、例えば図9に示すようなばね付きコネクタの型名のリストが格納されている。ばね付きコネクタとは、金属製のばね状部材を有するコネクタである。当該コネクタを機器に組み込む際に、筐体や筐体と電位の同じ機器表面のシールド板金等にばね状部材を接触させることで、ESDノイズを筐体へ逃がすことができる。処理対象のコネクタの型名がばね付きコネクタのリストに含まれる場合、FG抽出部107は、処理対象のコネクタをばね有りとしてデータ格納部109に登録する(ステップS35)。例えば、図10に示すように、コネクタテーブルに登録されたコネクタに対し初期値としてばね無しを表すデータを登録したデータを用意しておき、ここでは処理対象のコネクタにばね有りを示すデータを登録する。図5に示したコネクタテーブルに対し、ばねの有無を示す列を追加した形式のデータを保持するようにしてもよい。
ステップS33においてばね付きコネクタのリストに型名の登録がないと判断された場合、又はステップS35の後、FG抽出部107は設計データ格納部101において未処理のコネクタが存在するか判断する(ステップS37)。未処理のコネクタが存在する場合、処理はステップS31へ戻る。未処理のコネクタが存在しない場合、FG判定処理を終了し図7の処理に戻る。
図7の処理の説明に戻り、FG抽出部107は、設計データ格納部101におけるパターンテーブルから未処理の表層のグランドパターンを1つ取得する(図7:ステップS13)。具体的には、層情報が表層(本実施例では第1層又は第5層)を表しており、種別が「GND」である未処理のパターンを1つ取得する。そして、FG抽出部107は、設計データ格納部101の穴テーブルに登録されているいずれかのねじ穴について、当該ねじ穴の中心と同じ中心を有し且つその半径を所定数倍した半径を有する領域が処理対象のグランドパターンと重なるという条件を満たすか判断する(ステップS15)。
例えば、ねじ穴は、半径が所定範囲内であり、全層を貫通する円形の穴という条件で、穴テーブルから抽出することができる。そして、穴テーブルに登録された中心座標と同じ座標を中心とし且つ穴の半径を所定数倍した半径を有する領域が、パターンテーブルの情報から特定されるグランドパターンの領域と重なるかを判断する。ここでは、穴テーブルに登録された穴から1つでも条件を満たす穴が見つかるかを判断する。具体的には、例えばねじ穴の中心が処理対象のグランドパターンの内部に入っている場合、ねじ穴の中心と処理対象のグランドパターンの最も近い辺との距離が元の半径を所定数倍した長さ以下である場合のいずれかの場合であれば、上記の条件を満たすと判断する。
なお、ねじ穴の中心と同じ中心を有し且つその半径を所定数倍した半径を有する領域のうちねじ穴自体を除いた周囲の領域は、ねじ締めしたときにねじの頭部やワッシャ等が接触する領域である。一般的に、ねじの頭部は、ねじ穴を中心として周囲にその半径を1.4倍して得られる領域に接触する。ねじ穴の条件である半径の範囲や所定数倍する際の係数のパラメータについては、予め条件格納部105にユーザが設定した値を格納しておき、FG抽出部107が読み出して用いるようにしてもよい。なお、グランドパターンとねじとが接続される場合、当該グランドパターンはねじやスペーサ等を介して筐体へ接続されるように設計されている。
ねじ穴の中心と同じ中心を有し且つその半径を所定数倍して得られる領域が処理対象のグランドパターンと重なるねじ穴が存在すると判断された場合(ステップS17:Yesルート)、処理はステップS23へ移行する。一方、存在しないと判断された場合(ステップS17:Noルート)、FG抽出部107は、設計データ格納部101の穴テーブルにおいて、ばね付きコネクタのリードピンと接続され且つ処理対象のグランドパターンと重なる穴があるか判断する(ステップS19)。
まず、ばね付きコネクタは、設計データ格納部101のコネクタテーブルに登録されたコネクタに対しデータ格納部109においてばね有りを示すデータが登録されているか否かによって特定できる。また、ばね付きコネクタのリードピンが接続される穴は、コネクタテーブルに登録されたコネクタの配置領域と、穴テーブルに登録された穴の領域とから、ばね付きコネクタの配置領域内に存在する穴という条件で特定することができる。そして、ばね付きコネクタのリードピンが接続される穴が処理対象のグランドパターンと重なるか否かを判断することにより、ステップS19の条件を満たす穴があるか判断する。ここでは、データ格納部109にばね有りを示すデータが登録されたコネクタについて、1つでも条件を満たすコネクタが見つかるかを判断する。なお、まず処理対象のグランドパターンに重なる穴を抽出し、当該穴がばね付きコネクタに接続されるか判断するような順序で処理を行ってもよい。ここで、グランドパターンとばね付きコネクタとが接続される場合、当該グランドパターンはばね付きコネクタを介して筐体へ接続される。
ステップS17又はステップS21において条件を満たす穴が存在すると判断された場合、FG抽出部107は、データ格納部109において、処理対象のグランドパターンをFGのリストに登録する。例えば、FGのリストには図3に示したパターンテーブルと同様の情報を登録する。パターンテーブルに対してFGであることを示すフラグを追加した形式のデータを保持するようにしてもよい。
ステップS21において条件を満たす穴が存在しないと判断された場合、又はステップS23の後、FG抽出部107は、設計データ格納部101のパターンテーブルにおいて、未処理の表層のグランドパターンが存在するか判断する(ステップS25)。未処理の表層のグランドパターンが存在する場合、処理はステップS13に戻る。一方、未処理の表層のグランドパターンが存在しない場合、FG判定処理を終了し、図6の処理へ戻る。
図6の処理の説明に戻り、エラー判定部111は、エラー判定処理を実施する(ステップS3)。このエラー判定処理については図11乃至図21を用いて説明する。
まず、エラー判定部111は、条件格納部105から、エラー判定処理で用いるパラメータを取得する(ステップS41)。例えば、エラーと判定するFGの内角の角度や、チェック対象の辺の長さ、エラーと判定するFGと信号パターンとの距離、FGの隅から設けられるべきねじ穴までの範囲を特定するためのパラメータ、FGの縁に沿って配置すべきねじ穴の間隔等、後の処理で用いるパラメータを取得する。そして、エラー判定部111は、データ格納部109に格納されたFGのリストから、未処理のFGを1つ取得する(ステップS43)。ここでは、FGについて図3に示したデータ構造のデータを取得するものとする。
次に、エラー判定部111は、取得したFGの形状を定義する頂点の座標から、隣接する2辺の未処理の組合せを抽出する(ステップS45)。そして、エラー判定部111は、当該2辺のうち少なくともいずれかの長さが、ステップS41で取得したチェック対象の辺の長さ以上であり、且つ当該2辺のなす内角の角度が、ステップS41で取得したエラーと判定するFGの内角の角度以下であるか判断する(ステップS47)。
ここでは、例えばエラーと判定するFGの内角の角度として85度が設定されているものとする。FGの形状に含まれる尖った部分(本実施例では85度以下の部分)は電界が強くなり易く、当該部分で絶縁破壊をおこすおそれもある。エラーと判定するFGの内角の角度は、このような部分が存在しないか判断する際に用いるパラメータである。また、例えばチェック対象の辺の長さとして0.1mmが設定されているものとする。プリント基板上では、連続する短い辺によって円弧のような形状を形成する場合がある。チェック対象の辺の長さは、所定長未満の2辺のなす角を処理対象外とすることで、エラー判定を行う箇所を絞るためのパラメータである。
次に、図12(a)、(b)及び図13を用いて本判定を説明する。図12(a)では、角cが85度以下である。このとき、辺a又は辺bが0.1mm以上であれば、角cをエラーと判定する。辺a及び辺bが0.1mm未満であればエラーとは判定しない。辺a及び辺bの長さの組合せに対してチェック対象とするか否かをまとめると、図13のようになる。一方、図12(b)では、角fが85度よりも大きい。この場合、図13と同様に辺d及び辺eの長さの組合せによってチェック対象とするか否かを決めるが、角fが85度よりも大きいため、辺の長さにかかわらずエラーとは判定されない。
本ステップにおいてエラーと判定される場合は、典型的には設計者に起因することもあるが、設計者に起因しない場合もある。例えば、プリント基板の設計システムには、設計者が配線パターンを引く過程で配線パターンとグランドパターンとが接続されないように、自動的にグランドパターンの形状を変更する機能を有するものがある。このような機能によりグランドパターンの一部が尖った形状に変更された場合でも、上記のような判定を行うことで問題のある部分を特定することができる。また、パターンテーブルに登録された座標を基に判定を行うことで、設計データを拡大表示しなければ設計者が発見できないような形状も容易に確認できるようになる。
なお、エラーと判定するFGの内角の角度やチェック対象の辺の長さは、例えば図14に示すような入力画面を用いて予めユーザに設定させるようにしてもよい。
そして、処理対象の組合せがステップS47の条件を満たすと判定された場合、エラー判定部111は、判定結果格納部113に、エラーデータを登録する(ステップS49)。ここでは、例えば、処理対象のFGが存在する層を特定するための層情報、処理対象の組合せに係る2辺を特定するための3点の座標、及びエラー種別を格納する。エラー種別には、本エラー判定の種別を特定するためのデータを登録する。本エラー判定であれば、例えば「内角チェック」のようなデータである。登録されたデータは、後にエラー箇所及び修正方法等を提示する際に用いる。図3に示したデータ構造のデータを登録しておきFG自体を提示できるようにしてもよいし、処理対象の組合せに係る2辺の交点の座標を登録しておき、設計データ格納部101におけるパターンテーブル等から当該座標周辺を探索することでエラー箇所を提示するようにしてもよい。
一方、処理対象の組合せがステップS47の条件を満たさないと判定された場合、又はステップS49の後、エラー判定部111は、隣接する2辺の未処理の組合せが存在するか判断する(ステップS51)。未処理の組合せが存在すると判断された場合、処理はステップS45に戻る。
一方、未処理の組合せが存在しないと判断された場合、エラー判定部111は、設計データ格納部101のパターンテーブルから、処理対象のFGと同層に存在する未処理の信号パターンを1つ取得する(ステップS53)。ここでは、処理対象のFGと層情報が同一であり、且つ種別が「信号」のパターン(ビア、ランド及びパッド等を含む)を取得する。そして、エラー判定部111は、FGと信号パターンとの間隙が、ステップS41で取得したエラーと判定するFGと信号パターンとの距離以下であるか判断する(ステップS55)。ここでは、エラーと判定するFGと信号パターンとの距離として、例えば2.0mmが設定されているものとする。
本ステップについて、図15を用いて具体的に説明する。図15には、プリント基板1501と、FG1503と、パッド1505と、面パターン1507と、ビア1509と、線パターン1511と、ランド1513とが示されている。ここで、面パターン1507、ビア1509、線パターン1511及びランド1513は、パターンテーブルにおいて種別が「信号」と登録されているものとする。このようなプリント基板1501において、例えばFG1503の辺と信号パターンの外形を形成する辺との間隙の最短距離を探索し、最短距離が2.0mm以下であるか判断する。
プリント基板上においてFGの近くに信号パターンが存在すると、FGを伝播するESDノイズが信号パターンに影響するおそれがある。従って、本ステップにおいてFGから所定値以下の距離に信号パターンが存在すると判断された場合、FG又は信号パターンをエラーと判定する。なお、エラーと判定するFGと信号パターンとの距離は、例えば図16に示すような入力画面を用いて予めユーザに設定させるようにしてもよい。また、パッド1505、ビア1509及びランド1513については、パターンテーブルとは別のテーブルに、識別名、構成(中心座標及び半径又は縦横長等)、層情報、及び種別(「信号」等)等を登録するようにしてもよい。
そして、FGと信号パターンとの間隙が所定値以下であると判断された場合、エラー判定部111は、判定結果格納部113に、エラーデータを登録する(ステップS57)。ここでは、例えば、処理対象のFGが存在する層を特定するための層情報、エラーと判定された部分の座標を表す情報、及びエラー種別を格納する。エラー種別には、例えば「間隙チェック」のようなデータを登録する。エラーと判定された部分の座標を表す情報としては、例えば処理対象のFG又は信号パターンの座標を登録するようにしてもよいし、その両方を登録するようにしてもよい。また、最短距離を表す線分の始点及び終点を登録しておいてもよい。なお、本エラーはFGのエラーと捉えても信号パターンのエラーと捉えてもよく、FG又は信号パターンのいずれを修正しても本エラーを解消することができる。
ステップS55で、FGと信号パターンとの間隙が所定値より大きいと判断された場合、又はステップS57の後、エラー判定部111は、設計データ格納部101のパターンテーブルに、処理対象のFGと層情報が同一であり、且つ種別が「信号」の未処理の信号パターンが存在するか判断する(ステップS59)。未処理の信号パターンが存在すると判断された場合、処理はステップS53に戻る。一方、未処理の信号パターンが存在しないと判断された場合、処理は端子Aを介して図17に移行する。
図17の処理の説明に移行して、エラー判定部111は、処理対象のFGを形成する頂点から、所定の条件を満たす未処理の頂点を1つ取得する(ステップS61)。ここでは、まずFGを形成する辺から隣接する2辺を特定し、当該2辺のなす角がFGの隅と判断する角度の範囲に含まれる場合に、当該2辺の交点を処理対象の頂点として取得する。例えばFGの隅と判断する角度の範囲は、予め初期値又はユーザ設定値を条件格納部105に格納しておき、ステップS41において取得しておく。ここでは、175.0度乃至185.0度を除く範囲がFGの隅と判断する角度の範囲として設定されているものとする。なお、取得された頂点を表す座標データを、データ格納部109に格納しておく。
また、隣接する2辺のなす角が所定の範囲内の角度である場合、当該2辺を1辺として扱うようにしてもよい。例えば、2辺のなす角が179.0度以上181.0度以下の場合に、当該2辺の両端点を接続する。このような2辺の関係が連続する場合には、全体を1辺として扱うようにしてもよい。また、隣接する2辺のうち少なくとも1辺が所定の長さ以上の場合に、当該2辺のなす角が所定の範囲内の角度か判断するようにしてもよい。例えば、2辺のうち少なくとも1辺が35mm以上の場合に、当該2辺のなす角が上で述べた175.0度乃至185.0度を除く範囲の角度か判断する。これらの条件を加えることで、上でも述べた円弧のような形状を処理する場合に、エラー判定を行う箇所を絞ることができる。例示したパラメータについては、初期値又はユーザ設定値を予め条件格納部105に格納しておき、ステップS41で取得するようにしてもよい。
本ステップについて、図18を用いて具体的に説明する。図18において、辺hi及び辺ij、辺ij及び辺jk、並びに辺jk及び辺klのなす角はそれぞれ179.0度以上181.0度以下であるものとする。この場合、これらの辺は、辺hlとして扱う。また、辺hlの長さは35mm以上であるものとする。この場合、辺gh及び辺hi、並びに辺kl及び辺lmのなす角がそれぞれFGの隅と判断する角度の範囲内か否かを判断する。ここで、辺gh及び辺hiのなす角は175.0度乃至185.0度の範囲外であり、辺kl及び辺lmのなす角は175.0度乃至185.0度の範囲内であるものとする。この場合、頂点hは本ステップで取得される対象となり、頂点lは本ステップで取得される対象とはならない。
次に、エラー判定部111は、処理対象の頂点から所定範囲内にねじ穴が存在するか判断する(ステップS63)。まず、ステップS41において、FGの隅から設けられるべきねじ穴までの範囲を特定するためのパラメータを条件格納部105から取得しておく。ここでは当該パラメータとして10.0mmが設定されているものとする。ここで、図19(a)及び(d)に、本ステップにおける所定範囲を示す。例えば、図19(a)及び(b)に示すように、処理対象の頂点からFGを形成する2辺に沿ってそれぞれ10.0mmの辺をとり、この10.0mmの2辺に対してそれぞれ平行する10.0mmの2辺をFGの内側に補った菱形(又は正方形)状の範囲を所定範囲とする。そして、本ステップではこのような所定範囲にねじ穴が存在するか判断する。
例えば図19(c)のように、FGを形成する2辺に対して対辺までの距離が10.0mmとなるような2辺を補った菱形状の範囲を所定範囲としてもよい。また、2辺のなす角が180度より大きい場合は、例えば図19(d)に示すように、FGを形成する2辺に沿って頂点からそれぞれ10.0mmをとった2辺と、当該2辺の端点と垂直に交わる直線と、FGから内側へ10.0mmの距離に引いた、FGを形成する2辺に平行な直線とで囲まれた鉤形の範囲を所定範囲としてもよい。さらに、FGの内側であり且つ2辺の交点から所定距離内の領域を所定範囲としてもよい。
そして、ねじ穴の中心と同じ中心を有し且つその半径を所定数倍して得られる領域が当該所定範囲と重なるという条件を満たすねじ穴が存在するか判断する。なお、ねじ穴の条件及びねじ穴の中心と同じ中心を有し且つその半径を所定数倍して得られる領域がある領域と重なるか否かの判断については、ステップS15と同様である。また、本ステップの条件を満たすねじ穴が存在する場合は、当該ねじ穴を特定するための座標データを処理対象の頂点に対応付けてデータ格納部109に格納しておく。本ステップの条件を満たすねじ穴が複数存在する場合には、例えば処理対象の頂点と中心座標との距離が近い方のねじ穴を1つ格納するようにしてもよい。
ESDノイズは、FGの端を流れやすい。従って、ステップS47でエラーと判断されるような角度でなくても、FGの隅は電界が強くなりやすい部分である可能性がある。上で述べたようなFGの隅にねじ穴を設ければ、ねじを介してESDノイズを筐体へ逃がしやすくすることができるため、本ステップでは所定範囲内にねじ穴の存在しないFGの隅を特定する。なお、例えばねじ穴の一部又は全体が所定範囲外に存在する場合であっても、ねじ穴の中心と同じ中心を有し且つその半径を所定数倍して得られる領域が所定範囲と重なっているならば、ねじ止めされた際にはねじの頭部が所定範囲に接続されるため、ねじを介してESDノイズを逃がすという機能を果たすことができる。
本ステップについて、図20を用いて具体的に説明する。図20において、外側を囲う直線はFGの外形を表している。また、小さな黒丸はステップS61で取得される頂点を表し、斜線で塗られた範囲は、ねじ穴が設けられるべき所定範囲を表している。また、大きな黒丸はステップS61で取得される頂点から所定範囲内にあるねじ穴を表している。ここで、図20の左上の斜線で塗られた範囲nにはねじ穴が存在しないため、本ステップの条件を満たすねじ穴が存在しないと判断される。なお、ねじ穴pは一部が所定範囲内になく、ねじ穴qは全体が所定範囲内にないが、それぞれのねじ穴の中心と同一の中心を有し且つその半径を1.4倍した領域が所定範囲と重なるため、本ステップの条件を満たすと判断される。
処理対象の頂点から所定範囲内にねじ穴が存在しない場合、エラー判定部111は、判定結果格納部113にエラーデータを登録する(ステップS65)。ここでは、例えば、処理対象のFGが存在する層を特定するための層情報、処理対象の頂点を特定するための座標、及びエラー種別を格納する。エラー種別には、例えば、「FGの隅のチェック」のようなデータを登録する。なお、ねじ穴が設けられるべき範囲を表す座標データ等を格納するようにしてもよい。
処理対象の頂点から所定範囲内にねじ穴が存在する場合、又はステップS65の後、エラー判定部111は、処理対象のFGにステップS61の条件を満たす未処理の頂点が存在するか判断する(ステップS67)。未処理の頂点が存在する場合、処理はステップS61に戻る。
一方、未処理の頂点が存在しない場合、エラー判定部111は、判定結果格納部113を検索し、FGの隅のチェックに係るエラーが存在するか判断する(ステップS68)。ここでは、例えば、判定結果格納部113において、エラー種別に「FGの隅のチェック」と登録されたデータが存在するか判断する。FGの隅のチェックに係るエラーが存在する場合、処理は端子Bを介して図21の処理に移行し、その後エラー判定処理を終了して図6の処理に戻る。FGの隅にねじ穴が存在することを前提として後のエラー処理を行うため、ここでは先に修正を促すものである。
FGの隅のチェックに係るエラーが存在しない場合、エラー判定部111は、ステップS63においてデータ格納部109に登録されたねじ穴から、未処理のねじ穴を1つ取得する(ステップS69)。
次に、エラー判定部111は、FGを形成する辺に沿って探索し、処理対象のねじ穴の隣に存在するねじ穴を抽出する(ステップS71)。まず、FGから内側へ10.0mmの距離にFGを形成する辺と平行な辺をとり、当該辺とFGを形成する辺との間の帯状の範囲が所定範囲として設定されているものとする。また、所定間隔として、例えば70.0mmが設定されているものとする。所定範囲及び所定間隔については、予め初期値又はユーザ設定値を条件格納部105に格納しておき、ステップS41において取得するようにしてもよい。なお、本ステップにおける10.0mmという距離は、ステップS63で用いたFGの隅から設けられるべきねじ穴までの範囲を特定するためのパラメータと同じ値を用いるようにしても、異なるパラメータの値を用いるようにしてもよい。
そして、例えばFGを形成する辺に沿っていずれかの方向に探索し、ねじ穴の中心と同じ中心を有し且つその半径を所定数倍して得られる領域が所定範囲と重なるという条件を満たす近くのねじ穴を抽出する。また、抽出されたねじ穴と処理対象のねじ穴との間隔が70.0mm以下であるか確認する。
上でも述べたとおり、ESDノイズはFGの端を流れやすい。従って、FGの縁に沿ってねじ穴を設ければ、ねじを介してESDノイズを筐体へ逃がしやすくすることができる。そのため、本ステップでは、FGの縁に沿って所定間隔でねじ穴が存在するか確認している。また、ステップS15やステップS63と同様に、ねじ穴の一部又は全体が所定範囲外に存在する場合であっても、ねじ穴の中心と同じ中心を有し且つその半径を所定数倍して得られる領域が所定範囲と重なっているならば、本ステップの条件を満たすものとして扱う。
図20では、外側を囲う直線と内側を囲う直線との間の帯状の範囲が本ステップにおける所定範囲を表している。また、大きな黒丸はステップS63の条件を満たすねじ穴であり、灰色の丸はステップS71で抽出されるねじ穴である。なお、ねじ穴rは一部が所定範囲内になく、ねじ穴sは全体が所定範囲内にないが、それぞれのねじ穴の中心と同一の中心を有し且つその半径を1.4倍した領域が所定範囲と重なるため、本ステップの条件を満たすと判断される。本ステップでは、このようなねじ穴の中心座標が70.0mm以下の間隔で切れ間なく存在しているか判断する。図20では説明のため、ねじ穴の周囲に半径35.0mmの円を示している。すなわち、当該円の切れ目の部分が、本ステップにおいて、ねじ穴の間隔が70.0mmより大きいと判断される部分である。具体的には、ねじ穴t及びねじ穴uの間隔が70.0mmよりも大きいと判断される。
そして、エラー判定部111は、ステップS71で抽出されたねじ穴が所定間隔で存在するか判断する(ステップS73)。所定間隔で存在しない場合、エラー判定部111は、判定結果格納部113にエラーデータを登録する(ステップS75)。ここでは、例えば、処理対象のFGが存在する層を特定するための層情報、エラーと判断された部分を特定するための情報、及びエラー種別を格納する。エラー種別には、例えば「FGの縁のチェック」のようなデータを登録する。また、エラーと判断された部分を特定するための情報としては、例えば所定間隔よりも離れていると判断された2つのねじ穴の中心座標を登録する。ねじ穴を設けるべき範囲を特定するための座標等を登録するようにしてもよい。
一方、ステップS71で抽出されたねじ穴が所定間隔で存在している場合、又はステップS75の後に、エラー判定部111は、抽出されたねじ穴が、ステップS69において取得されたねじ穴と同一であるか判断する(ステップS77)。ステップS71乃至ステップS77では、FGを形成する辺に沿って1周するようにねじ穴を探索し、はじめにステップS69において処理対象とされたねじ穴が抽出されるまで処理を繰り返す。ステップS69で取得されたねじ穴と異なる場合、ステップS71で抽出されたねじ穴を処理対象のねじ穴に設定して、処理はステップS71に戻る。一方、ステップS69で取得されたねじ穴と同一である場合、処理は端子Cを介して図21へ移行する。
図21の処理に移行して、エラー判定部111は、データ格納部109において、未処理のFGが存在するか判断する(ステップS79)。未処理のFGが存在する場合、処理は端子Dを介してステップS43に戻る。一方、未処理のFGが存在しない場合、エラー判定処理を終了して図6の処理に戻る。
図6の処理の説明に戻り、出力部117は、設計データ格納部101、判定結果格納部113及び修正方法格納部115に格納されたデータを用いてエラー情報を出力する(ステップS5)。ここでは、例えば、判定結果格納部113に格納されたエラー情報をユーザに示すためのリストを生成し、出力する。修正方法格納部115には、予めエラー種別に関連付けてエラーの修正方法を格納しておく。エラーの修正方法としては、例えば「内角チェック」であれば、FGの内角が所定の角度以下の尖った部分がなくなるように修正すべき旨のメッセージを登録しておく。同様に「間隙チェック」であれば、FGと信号パターンとの距離を所定距離よりも広くとるように修正すべき旨のメッセージを登録しておく。また、「FGの隅のチェック」であれば、FGの隅から所定の範囲内にねじ穴を設けるように修正すべき旨のメッセージを登録しておく。そして、「FGの縁のチェック」であれば、FGの縁に沿って所定間隔でねじ穴を設けるように修正すべき旨のメッセージを登録しておく。
ここでは、判定結果格納部113に登録されたエラー箇所を示す座標データ及び層情報を基に設計データ格納部101に格納された各テーブルからエラー箇所周辺の回路配置を表示するための情報を取得し、例えばエラー箇所周辺の拡大図を出力する。また、判定結果格納部113に登録されたエラー種別を基に修正方法格納部115から修正方法を取得し、出力する。なお、エラー判定処理において、エラーと判断された箇所の角度や距離について具体的な数値を保持しておき、本ステップにおいて「Xmm遠ざけるべきところがYmmになっています」といったメッセージを出力できるようにしてもよい。また、エラーと判断された箇所がどのような影響を与えるおそれがあるのかをアドバイスできるようにしてもよい。エラー情報のリストを出力するのではなく、エラー情報を順に表示させ、ユーザが対話形式で設計データを修正できるようにしてもよい。また、エラー判定処理においてエラーデータを登録するタイミングで、ユーザに対し出力を行ってもよく、さらに修正させるようにすることもできる。
ユーザが設計データを修正した場合は、例えば、ユーザの指示を受けて、又は自動的に、本プリント基板設計支援装置は処理を再度実施する。修正によってあるエラーが解消される代わりに他のエラーが生じる可能性もあるため、エラー判定処理は一通り実施されることが好ましい。また、ステップS68においてFGの隅のチェックでエラーが存在すると判断された場合も、設計データの修正後にエラー判定処理等を実施する。このとき、例えばステップS61から処理を再開できるようにしてもよい。
また、本実施の形態では、ステップS69乃至ステップS77に係るFGの縁のチェックを、ステップS61乃至ステップS67に係るFGの隅のチェックに問題がない場合に行うものとして説明したが、ステップS68で処理を終了させずにそのままFGの縁のチェックを行うようにすることも可能である。この場合、例えば、ステップS69においてステップS71における所定範囲から任意のねじ穴を取得するようにして、FGの縁のチェックをFGの隅のチェックとは独立して実行させるようにする。
なお、FGの縁のチェックでは、まずステップS63の条件を満たす複数のねじ穴を取得し、これらのねじ穴の間に所定間隔でねじ穴が存在することを確認するようにしてもよい。
以上のような処理を実施することによって、プリント基板の設計データからESD耐性に問題のある箇所を特定することができる。すなわち、ESD対策の観点においてプリント基板の設計者が注意すべきグランドパターンを抽出できるようになる。
以上本技術の実施の形態を説明したが、本技術はこれに限定されるものではない。例えば、機能ブロック図は一例であって、必ずしも実際のプログラムモジュール構成と一致しない場合もある。また、処理フローについても、処理結果が変わらない限り、ステップの順番を入れ替えたり、並列実施するようにしてもよい。さらに、図3乃至5に示した設計データの各テーブルも一例であり、データ項目は異なる場合もある。
なお、上で述べたプリント基板設計支援装置は、コンピュータ装置であって、図22に示すように、メモリ2501とCPU2503とハードディスク・ドライブ(HDD)2505と表示装置2509に接続される表示制御部2507とリムーバブル・ディスク2511用のドライブ装置2513と入力装置2515とネットワークに接続するための通信制御部2517とがバス2519で接続されている。オペレーティング・システム(OS:Operating System)及び本実施例における処理を実施するためのアプリケーション・プログラムは、HDD2505に格納されており、CPU2503により実行される際にはHDD2505からメモリ2501に読み出される。CPU2503は、アプリケーション・プログラムの処理内容に応じて表示制御部2507、通信制御部2517、ドライブ装置2513を制御して、所定の動作を行わせる。また、処理途中のデータについては、主としてメモリ2501に格納されるが、HDD2505に格納されるようにしてもよい。本技術の実施例では、上で述べた処理を実施するためのアプリケーション・プログラムはコンピュータ読み取り可能なリムーバブル・ディスク2511に格納されて頒布され、ドライブ装置2513からHDD2505にインストールされる。インターネットなどのネットワーク及び通信制御部2517を経由して、HDD2505にインストールされる場合もある。このようなコンピュータ装置は、上で述べたCPU2503、メモリ2501などのハードウエアとOS及びアプリケーション・プログラムなどのプログラムとが有機的に協働することにより、上で述べたような各種機能を実現する。
以上述べた本実施の形態をまとめると、以下のようになる。
本実施の形態に係るプリント基板設計支援装置は、(A)設計データ格納部(図23:2301)に格納されたプリント基板の設計データから、基板の表層に存在し且つ金属部品に接続するグランドパターンを抽出し、当該グランドパターンを特定するための情報をデータ格納部(図23:2305)に格納するフレームグランド(FG)抽出部(図23:2303)と、(B)データ格納部に格納された情報から特定されるグランドパターンに対して静電気放電に関する判定を行い、判定結果を判定結果格納部(図23:2309)に格納する静電気放電判定部(図23:2307)と、(C)判定結果格納部に格納された判定結果を出力する出力部(図23:2311)とを有する。
機器の外側に露出した金属部品には静電気の電圧が印加される可能性があり、そのような金属部品に接続されたグランドパターンにはESDノイズが流れる可能性がある。また、金属部品に接続されるグランドパターンは、当該金属部品を介して筐体へESDノイズを逃がすための経路となる可能性もある。特に多層基板においては、表層を介してESDノイズが伝播するため、表層のグランドパターンがESD対策上重要となる。従って、上で述べたようなグランドパターンに対し静電気放電に関する判定を行えば、ESD対策を行う際に設計者が注意すべきグランドパターンを提示することができる。
なお、上で述べた静電気放電判定部は、グランドパターンが、角度が所定値以下の内角を有する場合、当該グランドパターンを異常として判定するようにしてもよい。グランドパターンに尖った形状の部分があると、その部分の電界が強くなり易いため、絶縁破壊を起こす可能性もある。上で述べたような判定を行うことにより、このような問題のある箇所を異常と判定することができる。
また、上で述べた静電気放電判定部は、グランドパターンと同層且つ当該グランドパターンから所定距離内に信号パターンが存在する場合、グランドパターン又は信号パターンを異常として判定するようにしてもよい。グランドパターンと信号パターンとの距離によっては、グランドパターンを流れるESDノイズが信号パターンにカップリングする可能性がある。上で述べたような判定を行うことにより、このような問題のある箇所を異常と判定することができる。
さらに、静電気放電判定部は、グランドパターンの縁に沿って並び且つグランドパターンと直接又は間接的に接続するねじ穴の間隔が所定長以上となっている部分が存在する場合、グランドパターンを異常として判定するようにしてもよい。より具体的には、静電気放電判定部は、グランドパターンの縁に沿った、当該グランドパターン内部の所定範囲に接するねじ穴、及びねじ締めしたとき所定範囲にねじが接触するねじ穴の間隔が所定長以上となっている部分が存在する場合、グランドパターンを異常として判定するようにしてもよい。ねじを介してグランドパターンを筐体に接続すれば、ESDノイズを筐体へ逃がすことができる。ここで、ESDノイズはグランドパターンの端を流れ易いため、グランドパターンの縁に沿って所定長未満の間隔でねじ穴を設ければ、ESDノイズを筐体へ逃がし易くすることができる。従って、上で述べたような判定を行うことにより、修正を検討すべき箇所を特定することができる。
また、静電気放電判定部は、グランドパターンの縁の隣接する2辺のなす角が第2の所定範囲内の角度であり且つ当該隣接する2辺の交点を基に規定される、グランドパターン内部の領域と直接又は間接的に接続するねじ穴が存在しない場合、グランドパターンを異常として判定するようにしてもよい。より具体的には、静電気放電判定部は、グランドパターンの縁の隣接する2辺のなす角が第2の所定範囲内の角度であり且つ当該隣接する2辺の交点を基に規定される、グランドパターン内部の領域と接するねじ穴、及びねじ締めしたとき領域にねじが接触するねじ穴が存在しない場合、グランドパターンを異常として判定するようにしてもよい。ESDノイズはグランドパターンの端を流れ易く、このような2辺の交点は、上で述べた尖った形状と同様に電界が強くなり易い箇所である可能性がある。当該箇所を基に規定される領域と接続されるねじ穴が存在すれば、ESDノイズを筐体へ逃がし易くすることができる。従って、上で述べたような判定を行うことにより、修正を検討すべき箇所を特定することができる。
さらに、静電気放電判定部は、隣接する2辺のうち少なくとも1辺が第2の所定長以上の長さであるという条件をさらに満たす場合に、グランドパターンを異常として判定するようにしてもよい。例えば隣接する短い辺によって円弧のような形状が形成されている場合、上で述べた2辺の交点の数が過剰になってしまうおそれがある。少なくとも1辺が所定長以上の長さであるという条件を加えることで、判断の対象となる交点を絞ることができる。
そして、フレームグランド抽出部は、ねじ穴の中心と同じ中心を有し且つその孔径を所定数倍して得られる領域又はばね付きコネクタのリードピンを接続するための穴の少なくとも一部が、基板の表層に存在するグランドパターンの内部に存在する場合、当該グランドパターンを抽出するようにしてもよい。グランドパターンの内部にねじ穴の孔径を所定数倍して得られる領域があれば、当該グランドパターンはねじの頭部やワッシャ等と接触し、ねじやスペーサ等を介して筐体へ接続されると考えられる。一方、グランドパターンとばね付きコネクタとが接続される場合も、当該グランドパターンはばね付きコネクタを介して筐体へ接続されると考えられる。すなわち、このようなグランドパターンはフレームグランドとして機能するものであり、ESDノイズの伝播経路となる可能性がある。上で述べたようにすれば、このようなグランドパターンを抽出することができる。
また、静電気放電判定部は、異常と判定された箇所を特定するための情報を判定結果格納部に格納し、出力部は、判定結果格納部に格納された、異常と判定された箇所を特定するための情報を出力するようにしてもよい。このようにすれば、ユーザは異常と判定された箇所を特定することができる。
さらに、静電気放電判定部は、異常の種別を識別するための情報をさらに判定結果格納部に格納し、出力部は、異常の種別を識別するための情報に関連付けて修正方法のデータが格納されている修正方法格納部から、判定結果格納部に格納された異常の種別を識別するための情報に応じて修正方法のデータを読み出し、当該修正方法のデータをさらに出力するようにしてもよい。このようにすれば、ユーザに対して設計データをどのように修正すればよいかを提示することができる。
本実施の形態に係るプリント基板設計支援方法は、(A)設計データ格納部に格納されたプリント基板の設計データから、基板の表層に存在し且つ金属部品に接続するグランドパターンを抽出し、当該グランドパターンを特定するための情報をデータ格納部に格納するステップ(図24:2401)と、(B)データ格納部に格納された情報から特定されるグランドパターンに対して静電気放電に関する判定を行い、判定結果を判定結果格納部に格納するステップ(図24:2403)と、(C)判定結果格納部に格納された判定結果を出力するステップ(図24:2405)とを含む。
なお、上記方法による処理をコンピュータに行わせるためのプログラムを作成することができ、当該プログラムは、例えばフレキシブルディスク、CD−ROM、光磁気ディスク、半導体メモリ、ハードディスク等のコンピュータ読み取り可能な記憶媒体又は記憶装置に格納される。尚、中間的な処理結果はメインメモリ等の記憶装置に一時保管される。
以上の実施例を含む実施形態に関し、さらに以下の付記を開示する。
(付記1)
設計データ格納部に格納されたプリント基板の設計データから、基板の表層に存在し且つ金属部品に接続するグランドパターンを抽出し、当該グランドパターンを特定するための情報をデータ格納部に格納するフレームグランド抽出部と、
前記データ格納部に格納された情報から特定される前記グランドパターンに対して静電気放電に関する判定を行い、判定結果を判定結果格納部に格納する静電気放電判定部と、
前記判定結果格納部に格納された前記判定結果を出力する出力部と、
を有するプリント基板設計支援装置。
(付記2)
前記静電気放電判定部は、
前記グランドパターンが、角度が所定値以下の内角を有する場合、当該グランドパターンを異常として判定する
付記1記載のプリント基板設計支援装置。
(付記3)
前記静電気放電判定部は、
前記グランドパターンと同層且つ当該グランドパターンから所定距離内に信号パターンが存在する場合、前記グランドパターン又は前記信号パターンを異常として判定する
付記1又は2記載のプリント基板設計支援装置。
(付記4)
前記静電気放電判定部は、
前記グランドパターンの縁に沿って並び且つ前記グランドパターンと直接又は間接的に接続するねじ穴の間隔が所定長以上となっている部分が存在する場合、前記グランドパターンを異常として判定する
付記1乃至3のいずれか1つ記載のプリント基板設計支援装置。
(付記5)
前記静電気放電判定部は、
前記グランドパターンの縁の隣接する2辺のなす角が所定範囲内の角度であり且つ当該隣接する2辺の交点を基に規定される、前記グランドパターン内部の領域と直接又は間接的に接続するねじ穴が存在しない場合、前記グランドパターンを異常として判定する
付記1乃至4のいずれか1つ記載のプリント基板設計支援装置。
(付記6)
前記静電気放電判定部は、
前記隣接する2辺のうち少なくとも1辺が第2の所定長以上の長さであるという条件をさらに満たす場合に、前記グランドパターンを異常として判定する
付記5記載のプリント基板設計支援装置。
(付記7)
前記フレームグランド抽出部は、
ねじ穴の中心と同じ中心を有し且つその孔径を所定数倍して得られる領域又はばね付きコネクタのリードピンを接続するための穴の少なくとも一部が、前記基板の表層に存在する前記グランドパターンの内部に存在する場合、当該グランドパターンを抽出する
付記1乃至6のいずれか1つ記載のプリント基板設計支援装置。
(付記8)
前記静電気放電判定部は、
異常と判定された箇所を特定するための情報を前記判定結果格納部に格納し、
前記出力部は、
前記判定結果格納部に格納された、前記異常と判定された箇所を特定するための情報を出力する
付記1乃至7のいずれか1つ記載のプリント基板設計支援装置。
(付記9)
前記静電気放電判定部は、
異常の種別を識別するための情報をさらに前記判定結果格納部に格納し、
前記出力部は、
異常の種別を識別するための情報に関連付けて修正方法のデータが格納されている修正方法格納部から、前記判定結果格納部に格納された前記異常の種別を識別するための情報に応じて前記修正方法のデータを読み出し、当該修正方法のデータをさらに出力する
付記8記載のプリント基板設計支援装置。
(付記10)
設計データ格納部に格納されたプリント基板の設計データから、基板の表層に存在し且つ金属部品に接続するグランドパターンを抽出し、当該グランドパターンを特定するための情報をデータ格納部に格納するステップと、
前記データ格納部に格納された情報から特定される前記グランドパターンに対して静電気放電に関する判定を行い、判定結果を判定結果格納部に格納するステップと、
前記判定結果格納部に格納された前記判定結果を出力するステップと、
を含み、コンピュータに実行されるプリント基板設計支援方法。
(付記11)
設計データ格納部に格納されたプリント基板の設計データから、基板の表層に存在し且つ金属部品に接続するグランドパターンを抽出し、当該グランドパターンを特定するための情報をデータ格納部に格納するステップと、
前記データ格納部に格納された情報から特定される前記グランドパターンに対して静電気放電に関する判定を行い、判定結果を判定結果格納部に格納するステップと、
前記判定結果格納部に格納された前記判定結果を出力するステップと、
をコンピュータに実行させるためのプリント基板設計支援プログラム。
101 設計データ格納部 103 ばね付きコネクタ格納部
105 条件格納部 107 FG抽出部
109 データ格納部 111 エラー判定部
113 判定結果格納部 115 修正方法格納部
117 出力部

Claims (11)

  1. 設計データ格納部に格納されたプリント基板の設計データから、基板の表層に存在し且つ金属部品に接続するグランドパターンを抽出し、当該グランドパターンを特定するための情報をデータ格納部に格納するフレームグランド抽出部と、
    前記データ格納部に格納された情報から特定される前記グランドパターンに対して静電気放電に関する判定を行い、判定結果を判定結果格納部に格納する静電気放電判定部と、
    前記判定結果格納部に格納された前記判定結果を出力する出力部と、
    を有するプリント基板設計支援装置。
  2. 前記静電気放電判定部は、
    前記グランドパターンが、角度が所定値以下の内角を有する場合、当該グランドパターンを異常として判定する
    請求項1記載のプリント基板設計支援装置。
  3. 前記静電気放電判定部は、
    前記グランドパターンと同層且つ当該グランドパターンから所定距離内に信号パターンが存在する場合、前記グランドパターン又は前記信号パターンを異常として判定する
    請求項1又は2記載のプリント基板設計支援装置。
  4. 前記静電気放電判定部は、
    前記グランドパターンの縁に沿って並び且つ前記グランドパターンと直接又は間接的に接続するねじ穴の間隔が所定長以上となっている部分が存在する場合、前記グランドパターンを異常として判定する
    請求項1乃至3のいずれか1つ記載のプリント基板設計支援装置。
  5. 前記静電気放電判定部は、
    前記グランドパターンの縁の隣接する2辺のなす角が所定範囲内の角度であり且つ当該隣接する2辺の交点を基に規定される、前記グランドパターン内部の領域と直接又は間接的に接続するねじ穴が存在しない場合、前記グランドパターンを異常として判定する
    請求項1乃至4のいずれか1つ記載のプリント基板設計支援装置。
  6. 前記静電気放電判定部は、
    前記隣接する2辺のうち少なくとも1辺が第2の所定長以上の長さであるという条件をさらに満たす場合に、前記グランドパターンを異常として判定する
    請求項5記載のプリント基板設計支援装置。
  7. 前記フレームグランド抽出部は、
    ねじ穴の中心と同じ中心を有し且つその孔径を所定数倍して得られる領域又はばね付きコネクタのリードピンを接続するための穴の少なくとも一部が、前記基板の表層に存在する前記グランドパターンの内部に存在する場合、当該グランドパターンを抽出する
    請求項1乃至6のいずれか1つ記載のプリント基板設計支援装置。
  8. 前記静電気放電判定部は、
    異常と判定された箇所を特定するための情報を前記判定結果格納部に格納し、
    前記出力部は、
    前記判定結果格納部に格納された、前記異常と判定された箇所を特定するための情報を出力する
    請求項1乃至7のいずれか1つ記載のプリント基板設計支援装置。
  9. 前記静電気放電判定部は、
    異常の種別を識別するための情報をさらに前記判定結果格納部に格納し、
    前記出力部は、
    異常の種別を識別するための情報に関連付けて修正方法のデータが格納されている修正方法格納部から、前記判定結果格納部に格納された前記異常の種別を識別するための情報に応じて前記修正方法のデータを読み出し、当該修正方法のデータをさらに出力する
    請求項8記載のプリント基板設計支援装置。
  10. 設計データ格納部に格納されたプリント基板の設計データから、基板の表層に存在し且つ金属部品に接続するグランドパターンを抽出し、当該グランドパターンを特定するための情報をデータ格納部に格納するステップと、
    前記データ格納部に格納された情報から特定される前記グランドパターンに対して静電気放電に関する判定を行い、判定結果を判定結果格納部に格納するステップと、
    前記判定結果格納部に格納された前記判定結果を出力するステップと、
    を含み、コンピュータに実行されるプリント基板設計支援方法。
  11. 設計データ格納部に格納されたプリント基板の設計データから、基板の表層に存在し且つ金属部品に接続するグランドパターンを抽出し、当該グランドパターンを特定するための情報をデータ格納部に格納するステップと、
    前記データ格納部に格納された情報から特定される前記グランドパターンに対して静電気放電に関する判定を行い、判定結果を判定結果格納部に格納するステップと、
    前記判定結果格納部に格納された前記判定結果を出力するステップと、
    をコンピュータに実行させるためのプリント基板設計支援プログラム。
JP2010218146A 2010-09-29 2010-09-29 プリント基板設計支援装置、方法及びプログラム Expired - Fee Related JP5477244B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010218146A JP5477244B2 (ja) 2010-09-29 2010-09-29 プリント基板設計支援装置、方法及びプログラム
US13/238,613 US8584076B2 (en) 2010-09-29 2011-09-21 Printed circuit board design assisting device, method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010218146A JP5477244B2 (ja) 2010-09-29 2010-09-29 プリント基板設計支援装置、方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2012073817A JP2012073817A (ja) 2012-04-12
JP5477244B2 true JP5477244B2 (ja) 2014-04-23

Family

ID=45872000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010218146A Expired - Fee Related JP5477244B2 (ja) 2010-09-29 2010-09-29 プリント基板設計支援装置、方法及びプログラム

Country Status (2)

Country Link
US (1) US8584076B2 (ja)
JP (1) JP5477244B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5725840B2 (ja) * 2010-12-20 2015-05-27 キヤノン株式会社 設計支援装置およびその情報処理方法
CN103870610A (zh) * 2012-12-10 2014-06-18 鸿富锦精密工业(深圳)有限公司 信号线检查系统及方法
JP6536277B2 (ja) * 2015-08-12 2019-07-03 富士通株式会社 静電気放電検証プログラム、情報処理装置、及び静電気放電検証方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW357450B (en) * 1997-10-22 1999-05-01 Windbond Electronics Corp Pin structure for enhanced IC electro-static discharge protection
JP3119242B2 (ja) * 1998-07-03 2000-12-18 日本電気株式会社 プリント基板配線処理システム及び方法
US6483719B1 (en) * 2000-03-21 2002-11-19 Spraylat Corporation Conforming shielded form for electronic component assemblies
JP4651284B2 (ja) 2004-02-05 2011-03-16 パナソニック株式会社 プリント基板のリターン経路チェック方法およびプリント基板のパターン設計cad装置
JPWO2006057424A1 (ja) * 2004-11-24 2008-06-05 松下電器産業株式会社 シールド付きコネクタおよび回路基板装置
CN100544542C (zh) * 2004-12-09 2009-09-23 鸿富锦精密工业(深圳)有限公司 防止静电放电的印刷电路板
JP4299814B2 (ja) 2005-07-21 2009-07-22 Necアクセステクニカ株式会社 プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム
JP2007156572A (ja) * 2005-11-30 2007-06-21 Toshiba Corp 設計支援システム、および設計支援方法
JP4940059B2 (ja) * 2007-08-23 2012-05-30 株式会社東芝 検査装置
US8201133B2 (en) * 2008-06-17 2012-06-12 International Business Machines Corporation Printed circuit board with reduced signal distortion

Also Published As

Publication number Publication date
JP2012073817A (ja) 2012-04-12
US20120079443A1 (en) 2012-03-29
US8584076B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
JP5943593B2 (ja) 設計支援装置およびその情報処理方法
US7421673B2 (en) Design checks for signal lines
JP4719657B2 (ja) 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム
JP5477244B2 (ja) プリント基板設計支援装置、方法及びプログラム
TW201310267A (zh) 佈線檢查系統及方法
WO2023087718A1 (zh) 信号线的布线方法、装置、设备及可读存储介质
KR20180088595A (ko) 전력망 복구 기술
US8191027B2 (en) Validation of an integrated circuit for electro static discharge compliance
JP5725840B2 (ja) 設計支援装置およびその情報処理方法
JP4651284B2 (ja) プリント基板のリターン経路チェック方法およびプリント基板のパターン設計cad装置
US10445458B2 (en) Power proximity verifications for electronic circuit designs
US8370790B2 (en) Computer aided design system for checking dimensions of patterns and method
TWI503684B (zh) 印刷電路檢查方法與裝置
CN113642281B (zh) Pcb设计图的检测方法、装置、设备及介质
JP2000020573A (ja) プリント基板配線処理システム及び方法
US8279600B2 (en) Electronic device enclosure with anti-EMI holes
JP5974560B2 (ja) シールド検証装置、シールド検証プログラムおよびシールド検証方法
CN203912307U (zh) 防静电fpca柔性电路板
JP2017162336A (ja) 基板設計装置および基板設計プログラム
JP2008052499A (ja) 熱伝導率算出装置、熱伝導率算出方法および熱伝導率算出プログラム
JP2007026390A (ja) プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム
JP2012073972A (ja) 設計チェックプログラム、設計チェック装置及び設計チェック方法
JP2010128541A (ja) 手動配置設計支援プログラム及び手動配置設計支援装置
JP2018180632A (ja) 電気設計支援プログラム、電気設計支援方法及び情報処理装置
JPH10240789A (ja) パターン実装禁止帯におけるデザインルールチェック方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140127

R150 Certificate of patent or registration of utility model

Ref document number: 5477244

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees