JP4299814B2 - プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム - Google Patents

プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム Download PDF

Info

Publication number
JP4299814B2
JP4299814B2 JP2005211917A JP2005211917A JP4299814B2 JP 4299814 B2 JP4299814 B2 JP 4299814B2 JP 2005211917 A JP2005211917 A JP 2005211917A JP 2005211917 A JP2005211917 A JP 2005211917A JP 4299814 B2 JP4299814 B2 JP 4299814B2
Authority
JP
Japan
Prior art keywords
circuit board
information
printed circuit
ground
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005211917A
Other languages
English (en)
Other versions
JP2007026390A (ja
Inventor
悟 小林
準人 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC AccessTechnica Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Priority to JP2005211917A priority Critical patent/JP4299814B2/ja
Publication of JP2007026390A publication Critical patent/JP2007026390A/ja
Application granted granted Critical
Publication of JP4299814B2 publication Critical patent/JP4299814B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラムに関し、特に、電気的特性の悪化原因となるグラウンドの接続を検出するプリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラムに関する。
現状プリント基板を設計する際に、EMI(電磁波障害)対策としてノイズ対策部品を搭載する以外にも様々な対策がとられている。例えば、高速クロックや高速バスといったノイズ発生源となる信号パターンにグラウンドシールドパターンを設けたり、基板表面上の空きスペースにグラウンドプレーンを貼る等によりノイズの放射やクロック干渉等の電気的特性の悪化を押さえ込む対策が行われている。また、IC等の電源ノイズを防ぐためにバイパスコンデンサ(以下、パスコンという。)を用いることが行われている。
特許文献1には、プリント基板配線処理時にEMC設計条件を検出することでプリント基板上の配線パターンから放射ノイズの発生を防止するシステムが記載されている。特許文献1に記載のシステムは、クロック信号の配線パターン(以下、クロック配線パターンという。)を抽出し、電源/アース層の上下2層間のみで配線されているか、または両サイドに隣接してアースのガードパターンが存在するか否かを検出し、いずれの設計条件も満足していないクロック配線パターンをEMC設計違反としてエラー表示する。
また、特許文献2には、プリント基板配線処理時にパスコン追加のEMC設計条件を検出及びパスコンの追加を行い放射ノイズの発生を防止するシステムが記載されている。特許文献2に記載のシステムは、電源ピンと電源ピンから電源ビアまでの配線パターンとを抽出し、抽出された配線パターンの線長および線幅を検査し、パスコンが追加可能か否かを判定する。現状の配線経路でパスコンが追加不可能な場合はパスコン追加可能な配線経路を検査し、配線経路を変更してパスコン追加可能な場合は配線変更およびパスコン追加を実行する。配線経路を変更してもパスコン追加不可能な場合、エラー表示する。
特開2000−20573(段落0007−0009、図1) 特開2000−35976(段落0009−0010、図1)
しかしながら、特許文献1に記載のシステムでは、実装設計者が設置し忘れたアースのガードを検出することによって放射ノイズの発生を防止することを目的とするにすぎず、ノイズを放射するためのアースがどのように接続されているか、例えば、どこに接続されているか、他にどのような部品と接続されているか等までは考慮されていない。その為、EMIを効果的に防止できるとは限らない。
同様に、特許文献2に記載のシステムでも、実装設計者が設置しわすれたパスコンを追加することによって放射ノイズの発生を防止することを目的とするにすぎず、追加したもしくは元々設置されているパスコンからのグラウンドへの接続についてまでは考慮されていない。その為、EMIを効果的に防止できるとは限らない。
例えば、実装設計者が本来内層に設けられたグラウンドプレーンと接続すべきクロックノイズを防ぐためのグラウンドビアと、IC等の電源ノイズを防ぐためのパスコンのグラウンドビアとを表面上で接続するように実装設計してしまった場合には、逆に電気的特性を悪化させる要因となってしまう。実装設計の際にこのような間違ったグラウンド接続を検出するためには、実装設計者がCAD上でこれらの接続を目視チェックしなければならず、実装設計者のチェック漏れやチェックの為の時間が必要以上にかかるといった問題がある。
そこで、本発明はプリント基板の設計検証の際に、電気的特性の悪化を招くグラウンド接続のチェック漏れを防ぎ、効率的にグラウンド接続の正当性を確認することが可能なプリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラムを提供することを目的とする。
本発明によるプリント基板設計検証システムは、電子回路が形成されるプリント基板の設計情報を示すプリント基板設計情報に基づいて、プリント基板に形成される信号パターンのノイズを防止するためのグラウンドプレーンとプリント基板に配置される部品の電源ノイズを防止するための電源ノイズ防止素子のグラウンドとが接続されるか否かを判定する判定手段と、前記グラウンドプレーンと前記電源ノイズ防止素子のグラウンドとが接続されると判定された場合に、プリント基板の実装設計が誤っている旨を示すエラーを表示するエラー表示手段とを備えたことを特徴とする。
また、本発明によるプリント基板設計検証システムの態様として、プリント基板に配置される導体を示す情報と前記導体の配置および配線を示す情報とを含むプリント基板設計情報に基づいて、基板表面上でグラウンドに接続されるビアを検出し、さらに前記ビアと物理的に接続される導体を検出するビア接続検出手段と、前記ビア接続検出手段により検出されたビアおよび導体を示す情報を含むプリント設計情報を用いて、あらかじめ定められた評価基準に基づいて、前記ビアを介してグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されるか否かを判断するビア接続判定手段とを含み、エラー表示手段は、前記ビア接続判断手段によってグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断された場合に、エラーを表示してもよい。
また、本発明によるプリント基板設計検証システムの具体的態様として、プリント基板設計情報から、少なくとも外層に張られるグラウンドプレーンの位置情報と、ビア、パターン、パッドの位置情報および接続先ネット情報と、パッドの部品情報とを導出し、導出した各導体の情報をそれぞれ検索可能に記憶する設計情報記憶手段を含み、ビア接続検出手段は、前記設計情報記憶手段が記憶した各導体の情報を順次用いることによって、基板表面上でグラウンドに接続されるビアおよび前記ビアと物理的に接続される導体を検出してもよい。
また、さらに具体的態様として、ビア接続検出手段は、設計情報記憶手段が記憶した各導体の情報を順次用いることによって、外層でグラウンドネットに接続されるビアおよび前記ビアと物理的に接続されるパッドを検出し、ビア接続判定手段は、設計情報記憶手段が記憶した前記ビアの位置情報および前記パッドの部品情報に基づいて、前記パッドが電気ノイズ防止素子のパッドであって、かつ前記ビアの位置情報が指す外層にグラウンドプレーンが存在する場合に、グラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断してもよい。
また、別の具体的態様として、ビア接続検出手段は、設計情報記憶手段が記憶した各導体の情報を順次用いることによって、外層でグラウンドネットに接続される第1のビアを検出し、さらに前記第1のビアと物理的に接続されるパッドおよび前記第1のビアと物理的に接続される1つ以上の第2のビアを検出し、ビア接続判定手段は、設計情報記憶手段が記憶した前記第2のビアの位置情報および前記パッドの部品情報とに基づいて、前記パッドが電気ノイズ防止素子のパッドであって、かつ前記第2のビアの位置情報が指す外層にグラウンドプレーンが存在する場合に、グラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断してもよい。
また、本発明によるプリント基板設計検証システムの態様として、ビア接続検出手段により検出されたビアおよび前記ビアと物理的に接続される導体の情報をビアの接続形態情報として、前記ビアに関連づけて検索可能に記憶するビア情報記憶手段と、前記ビア情報記憶手段に記憶されたビアの接続形態情報から、ユーザに提供する情報を検索して表示するビア情報表示手段とを備えていてもよい。
また、本発明によるプリント基板設計検証方法は、コンピュータが備える判定手段が、電子回路が形成されるプリント基板の設計情報を示すプリント基板設計情報に基づいて、プリント基板に形成される信号パターンのノイズを防止するためのグラウンドプレーンとプリント基板に配置される部品の電源ノイズを防止するための電源ノイズ防止素子のグラウンドとが接続されるか否かを判定し、コンピュータが備えるエラー表示手段が、前記グラウンドプレーンと前記電源ノイズ防止素子のグラウンドとが接続されると判定された場合に、プリント基板の実装設計が誤っている旨を示すエラーを表示することを特徴とする。
また、本発明によるプリント基板設計検証プログラムは、コンピュータに、電子回路が形成されるプリント基板の設計情報を示すプリント基板設計情報に基づいて、プリント基板に形成される信号パターンのノイズを防止するためのグラウンドプレーンとプリント基板に配置される部品の電源ノイズを防止するための電源ノイズ防止素子のグラウンドとが接続されるか否かを判定する判定処理、および前記グラウンドプレーンと前記電源ノイズ防止素子のグラウンドとが接続されると判定された場合に、プリント基板の実装設計が誤っている旨を示すエラーを表示するエラー表示処理を実行させることを特徴とする。
本発明によれば、プリント基板の設計検証の際に、電気的特性の悪化を招くグラウンドの接続についてのチェック漏れを防ぎ、効率的にグラウンド接続の正当性チェックを行なうことが可能となる。
また、本発明の態様として、ビアの接続形態を検出することによって、グラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されるか否かを判断することによって、確実に電気的特性の悪化要因となりうるグラウンドの接続を検出することができる。
また本発明の別の具体的態様として、プリント基板設計情報から各導体に関する情報を検索可能に記憶し、順次照合することによって、グラウンド接続の正当性チェックを容易に、かつ確実に行なうことが可能となる。
また本発明の別の具体的態様として、外層でグラウンドネットに接続されるビアおよび前記ビアと物理的に接続されるパッドを検出することによって、グラウンドプレーンの接点ビアと電源ノイズ防止素子のグラウンドビアとが接続されることによって生じる電気的特性の悪化を防止することができる。
また本発明による別の具体的態様として、外層でグラウンドネットに接続される第1のビアを検出し、さらに前記第1のビアと物理的に接続されるパッドおよび前記第1のビアと物理的に接続される1つ以上の第2のビアを検出することによって、グラウンドプレーンの接点ビアと電源ノイズ防止素子のグラウンドビアとが間接的に接続される場合であってもグラウンド接続のエラーを検出することができる。
さらに本発明による別の態様として、グラウンドビアの接続形態をリスト化して表示することによって、グラウンドビアの位置や接続先を一目で確認することができ、グラウンドビアの接続の訂正を効率よく行うことができる。また、例えば設計データを図面化して色分けして表示することによって、実装設計者がより効果的にグランドプレーンを張れるよう設計することができる。
以下、本発明の実施の形態を図面を参照して説明する。各実施の形態において、CADデータとは、CADによって生成されたプリント基板設計情報を指す。プリント基板設計情報とは、電子回路が形成されるプリント基板の設計情報を示す情報である。本実施の形態においてプリント基板設計情報は、具体的には、プリント基板に配置される導体の情報と前記導体の配置および配線の情報とを示す情報であって、例えば外層に張られたグラウンドプレーンの情報と、ビア、パターンおよびパッドについての構成面、接続先ネットワーク、位置の情報と、パッドの部品情報とを含む情報である。
実施の形態1.
図1は、本発明の第1の実施の形態によるプリント基板設計検証システムの構成例を示すブロック図である。図1に示すプリント基板設計検証システムは、CADデータ入力手段100と、解析手段200と、データ記憶手段300と、エラー表示手段400とを備える。また、解析手段200は、CADデータ解析手段201と、ビア接続検出手段202と、ビア接続判定手段203とを含む。
CADデータ入力手段100は、ユーザの操作に従ってCADデータを入力する。入力するCADデータは、例えば、ユーザがあらかじめCADソフトウェアを用いて設計したプリント基板設計情報である。または、本システムがCADソフトウェアと同等の手段を備え、ユーザがその都度入力するプリント基板設計情報であってもよい。データ記憶手段300は、ユーザから入力されたCADデータから抽出される各導体の情報を記憶する。エラー表示手段400は、解析手段200が検出したエラーの内容をユーザに表示する。
CADデータ解析手段201は、ユーザから入力されたCADデータからビア、パターン、パッドの情報を抽出し、ビアデータベース、パターンデータベース、パッドデータベースを生成する。ビア接続検出手段202は、CADデータ解析手段201が生成した各データベースを参照し、グラウンドビアの接続形態を検出する。本実施の形態において、接続形態とは、接続の状態および接続先の情報を示す情報である。ビア接続判定手段203は、ビア接続検出手段202が検出したグラウンドビアの接続形態が所定の条件に違反しているか否かを判定し、違反している場合にプリント基板の実装設計が誤っている旨を示すエラーを検出する。
本実施の形態において、ビア接続検出手段202およびビア接続判定手段203が、グラウンドビアの接続形態を検出し、そのグラウンドビアの接続毛位置亜が所定の条件に違反しているか否かを判定することによって、プリント基板に形成される信号パターンのノイズを防止するためのグラウンドプレーンとプリント基板に配置される部品の電源ノイズを防止するための電源ノイズ防止素子(例えば、バイパスコンデンサ。)のグラウンドとが接続されるか否かを判定することができる。
本システムは、少なくとも入力装置と出力装置と記憶装置とCPUとを備えた1つのプリント基板設計検証装置、例えばパーソナルコンピュータ等の情報処理端末によって実現されてもよい。本実施の形態において、CADデータ入力手段100は、例えばファイル読み取り装置、キーボード、マウスなどの入力装置(図示せず。)およびプログラムに従って動作するCPUによって実現される。データ記憶手段300は、本システムが備える記憶装置によって実現される。エラー表示手段400は、例えばディスプレイ装置、スピーカなどの出力装置(図示せず。)およびプログラムに従って動作するCPUによって実現される。CADデータ解析手段201、ビア接続検出手段202、ビア接続判定手段203は、例えばプログラムに従って動作するCPUによって実現される。なお、プログラムは、本システムが備える記憶装置(図示せず。)に記憶される。
次に、CADデータ入力手段100に入力されるCADデータについて説明する。本実施の形態において、CADデータは、プリント基板に配置される部品のパット、ビアおよびそれらを接続するパターンについて、図2に示すような情報を含む。図2は本システムにおけるCADデータの構成例を示した説明図である。CADデータは、図2に示すように導体種別(A種別)と構成面(B種別)と接続情報(C種別)と位置情報(D種別)と部品情報(E種別)とを含む。またCADデータは、図2に示す情報の他に、少なくとも外層上のある座標においてグラウンドプレーン(表面に張られる場合にはグラウンドシールドとも呼ばれる。)が張られているか否かを座標に基づいて判断できる情報を含む。なお、本発明においては、グラウンドに接続されるパターンを信号パターンに並走させてなるシールドパターンもグラウンドプレーンとして扱う。
導体種別(A種)は、プリント基板の配線を構成する導体を示す情報であって、少なくとも「パッド」「ビア」「パターン」に分別可能な情報である。構成面(B種別)は、A種別として分別された導体が構成される面または階層を示す情報であって、層の区別および外層か内層かの区別が可能な情報である。例えば「部品面」「はんだ面」「内層(X)」「層間(X〜Y)」「全層」に分別可能な情報である(Xは層を跨ぐ場合には開始層を、層を跨がない場合にはその層の階層を識別する情報を示し、Yは層を跨いだ際の終了層の階層を識別する情報を示す)。また、構成面(B種別)は「層1」「層2」のように多層基板を階層ごとに番号付けした上で何層基板であるかの情報が付与されていてもよい。また導体種別(A種別)がビアの場合は、スルーホールビアは「全層」、ペリードビアまたはブラインドビアは「層間(X〜Y)」として分別してもよい。接続情報(C種別)は、A種別として分別された導体の接続先を示す情報であって、「グラウンドネット」「電源ネット」「信号ネット」に分別可能な情報である。位置情報(D種別)は、A種別として分別された導体が構成される位置を示す情報であって、パットおよびビアの場合には中心座標が、パターンの場合には先頭座標と終端座標とが導出可能な情報である。部品情報(E種別)は、A種別として分別された導体がパットの場合に、パットが属する部品の情報を示す情報であって、「パスコン」「その他」に分別可能な情報である。ここで「その他」とは、パスコン以外の部品(例えば、IC等)を表す。また部品情報(E種別)は、A種別として分別された導体がパットの場合のみ存在する情報である。
次に、図3に示すプリント基板を例にとってCADデータへのデータ化の例を説明する。図3は、本実施の形態におけるプリント基板の設計例を示す説明図である。図3に示すプリント基板は多層板両面実装プリント基板であって、部品面に配置される導体を実線で表現し、はんだ面に配置される導体を破線で表現する(パターンは、部品面とはんだ面とを線の網掛けによって区別する。)。図3に示すように、実装設計CAD上の多層板両面実装プリント基板1は、部品面にはIC3とIC3の電源との間にパスコン4が配置され、はんだ面にはIC5とIC5の電源と間にパスコン6が配置されている。
部品面側IC3のパッド32からの信号パターン87はビア75を介してはんだ面側の信号パターン88と接続され、信号パターン88からはんだ面側IC5のパッド53に接続されている。部品面側IC3に接続されるパスコン4は、パッド41がパターン81を介してIC3の電源パッド31に接続され、パッド41がパターン82を介して内層電源プレーンに接続されたビア71に接続され、パッド42がパターン83を介して内層グラウンドプレーンに接続されたビア71に接続されている。同じく、はんだ面側IC5に接続されるパスコン6は、パッド61がパターン84を介してIC5の電源パッド51に接続され、パッド61がパターン85を介して内層電源プレーンに接続されたビア73に接続され、パッド62がパターン86を介して内層グラウンドプレーンに接続されたビア74に接続されている。
また、多層板両面実装プリント基板1上の空きスペースには、図4に示すようにグラウンドプレーン2(例えば、シールド用の銀箔)が張られ、内層グラウンドプレーンと接続するためのビア77,78,79を設けることにより、グラウンドの強化が施されている。図4は、図3に示す多層板両面実装プリント基板1表面に貼られたグラウンドプレーン2の領域を示すための説明図である。また、はんだ面IC5のパッド52はパターン89を介して内層グラウンドプレーンに接続されたビア76によってグラウンドに接続されている。
上記のとおり配置配線された多層板両面実装プリント基板1は、例えば図5に示すようなCADデータとしてデータ化される。図5は本実施の形態における多層板両面実装プリント基板のCADデータの一例を示す説明図である。なお、位置情報(D種別)はX座標とY座標をX_Yの形式で表す。例えば、部品面側IC3のパッド31は導体種別(A種別)を「パッド」、構成面(B種別)を「部品面」、接続情報(C種別)を「電源ネット」、位置情報(D種別)を中心座標「5_20」、部品情報(E種別)を「その他」としてデータ化される。部品面側IC3のパッド32は導体種別(A種別)を「パッド」、構成面(B種別)を「部品面」、接続情報(C種別)を「信号ネット」、位置情報(D種別)を中心座標「5_24」、部品情報(E種別)を「その他」としてデータ化される。はんだ面パスコン6のパッド62は導体種別(A種別)を「パッド」、構成面(B種別)を「はんだ面」、接続情報(C種別)を「グラウンドネット」、位置情報(D種別)を中心座標「8_14」、部品情報(E種別)を「パスコン」としてデータ化される。
部品面パスコン3と接続されるビア71は導体種別(A種別)を「ビア」、構成面(B種別)を「全層」、接続情報(C種別)を「電源ネット」、位置情報(D種別)を中心座標「9_20」としてデータ化される。部品面IC3とパスコン3とを接続するパターン81は導体種別(A種別)を「パターン」、構成面(B種別)を「部品面」、接続情報(C種別)を「電源ネット」、位置情報(D種別)を先頭座標「5_20」と終端座標「7_20」としてデータ化される。部品面IC3とはんだ面IC5とをパターン87,88を介して接続するビア75は導体種別(A種別)を「ビア」、構成面(B種別)を「全層」、接続情報(C種別)を「信号ネット」、位置情報(D種別)を中心座標「14_18」としてデータ化される。他の導体のデータ化の説明は省略する。
次に、図6から図9のフローチャートを参照して本実施の形態の動作について説明する。まず、CADデータ入力手段100は、ユーザの操作に従ってCADデータを入力する。入力するCADデータは、既に説明したように、例えばユーザがあらかじめCADソフトウェアを用いて設計したプリント基板設計情報である。ここでは、図5に示すCADデータが入力された場合を例にとって説明する。CADデータ入力手段100によってCADデータが入力されると、CADデータ解析手段201はビア、パターン、パッドのそれぞれについて、CADデータを解析してビアデータベース、パターンデータベース、パッドデータベースを生成する(ステップS1,S2,S3)。
ビアデータベースは、例えば図10に示すように導体種別(A種別)がビアに分別されるデータから、少なくとも構成面(B種別)と接続情報(C種別)と位置情報(D種別)の内容を抽出可能に関連づけて記憶したものである。パターンデータベースは、例えば図11に示すように導体種別(A種別)がパターンに分別されるデータから、少なくとも少なくとも構成面(B種別)と接続情報(C種別)と位置情報(D種別)の内容を抽出可能に関連づけて記憶したものである。パターンデータベースは、例えば図12に示すように導体種別(A種別)がパターンに分別されるデータから、少なくとも少なくとも構成面(B種別)と接続情報(C種別)と位置情報(D種別)と部品情報(E種別)の内容を抽出可能に関連づけて記憶したものである。各種別の説明はCADデータにおける各種別の説明と同様のため省略する。
CADデータ解析手段201は、具体的には、CADデータから導体種別(A種別)が「ビア」に分別されるデータを全て抽出し、抽出したデータから構成面(B種別)と接続情報(C種別)と位置情報(D種別)とを導出してビアデータベースを生成する。また、CADデータから導体種別(A種別)が「パターン」に分別されるデータを全て抽出し、抽出したデータから構成面(B種別)と接続情報(C種別)と位置情報(D種別)とを導出してパターンデータベースを生成する。また、CADデータから導体種別(A種別)が「パッド」に分別されるデータを全て抽出し、抽出したデータから構成面(B種別)と接続情報(C種別)と位置情報(D種別)と部品情報(E種別)とを導出してパッドデータベースを生成する。
例えば図5に示すようなCADデータが入力された場合には、CADデータ解析手段201はビア71,72,73,74,75,76,77,78,79のデータを含むビアデータベースを記憶し、パターン81,82,83,84,85,86,87,88,89のデータを含むパターンデータベースを記憶し、パッド31,32,41,42,51,52,53,61,62のデータを含むパッドデータベースを記憶する。また、CADデータに未接続のパッド(図5の図番号が振れらていないパッド)の情報が含まれている場合には、その未接続のパッドについては接続情報(C種別)に未接続を示す情報を含めてパットデータベースに記憶してもよい。
次に、ビア接続検出手段202は、グラウンドビアであって、外層に接続されるビアを検索する。具体的には、CADデータ解析手段201が生成したビアデータベースを順々に参照し、各ビアのデータについて以下の動作を行う(ステップS4〜S7)。ステップS4,S7は、ビアデータベース解析処理の開始と終了を表す。ビアデータベース解析処理は、ビアデータベースの全要素解析終了までビアデータベースの各要素であるビアのデータについて以下の動作を繰り返し行う処理である。以下、ビアデータベース解析処理の対象とするビアを対象ビアという。
まず、ビア接続検出手段202は、対象ビアがグラウンドビアか否かを接続情報(C種別)により判定する(ステップS5)。ここで対象ビアの接続情報(C種別)が「グラウンドネット」である場合にグラウンドビアと判定し、グラウンドネット以外(ここでは「電源ネット」または「信号ネット」を指す。)の場合はグラウンドビアでないと判定する。次に対象ビアがグラウンドビアである場合(ステップS5のYES)は、ビア接続検出手段202は、対象ビアが内層間同士で接続されるインナービアか否かを構成面(B種別)により判定する(ステップS6)。ここでは対象ビアの構成面(B種別)が層間であって内層間のみで構成される場合にインナービアと判定する(外層〜内層間の場合はインナービアでない。)。対象ビアがグラウンドビアでない場合(ステップS5のNO)、または対象ビアがグラウンドビアであってインナービアの場合(ステップS6のYES)は、対象ビアのデータについての動作は終了し、次のビアへ進む。すなわち、グラウンドビアが基板表面上で接続されている可能性はないので、処理を終了する。
逆に、対象ビアがグラウンドビアであってインナービアでない場合(ステップS6のNO)は、検索対象のビアを検出したとして、検出したビアの接続形態を検出するための動作を進める。以下、検出したビアを判定対象ビアという。ビア接続検出手段202は、パターンデータベースを参照して判定対象ビアと同じ実装面でグラウンド接続に用いられ、かつ判定対象ビアに接続されるパターンを検索する。具体的には、ビア接続検出手段202は、CADデータ解析手段201が生成したパターンデータベースを順々に参照し、各パターンのデータについて以下の処理を行う(ステップS11,S14)。ステップS11,S14は、パターンデータベース解析処理の開始と終了を表す。パターンデータベース解析処理は、パターンデータベースの全要素解析終了までパターンデータベースの各要素であるパターンのデータについて以下の動作を繰り返し行う処理である。以下、パターンデータベース解析処理の対象とするパターンを対象パターンという。
まず、ビア接続検出手段202は、対象パターンと判定対象ビアとで構成面(B種別)および接続情報(C種別)が一致するか否かを判定する(ステップS12)。この際ビアの構成面(B種別)が「全層」である場合は全ての層を含めて扱う(パターンの構成面がなんであれば一致すると判定する)。また、ビアの構成面(B種別)が「層間(X〜Y)」である場合はX層とY層の間の層も含めて扱う。対象パターンが判定対象ビアと同じ構成面(B種別)および接続情報(C種別)の場合(ステップS12のYES)は、ビア接続検出手段202は対象パターンが判定対象ビアと接続されるか否かを判定する。具体的には、対象パターンの位置情報(D種別)である先頭座標または終端座標が判定対象ビアの位置情報(D種別)である中心座標と一致するか否かを判定する(ステップS13)。
対象パターンと判定対象ビアとが同じ構成面(B種別)および接続情報(C種別)である場合(ステップS12のNO)、または対象パターンが判定対象ビアの位置情報(D種別)と一致しない場合(ステップS13のNO)は、対象パターンのデータについての動作は終了し、次のパターンへ進む。すなわち、対象パターンは判定対象ビアと接続される可能性はないので、処理を終了する。
逆に、対象パターンが判定対象ビアと同じ構成面(B種別)および接続情報(C種別)であって、対象パターンが判定対象ビアの位置情報(D種別)と一致した場合(ステップS12のYES)は、判定対象ビアに接続されるパターンを検出したとして、検出したパターンの接続先を検出するための動作を進める。以下、検出したパターンを判定対象パターンという。ビア接続検出手段202は、パッドデータベースを参照して判定対象パターンと同じ実装面でグラウンド接続に用いられ、かつ判定対象パターンに接続されるパッドを検索する。具体的には、ビア接続検出手段202は、CADデータ解析手段201が生成したパッドデータベースを順々に参照し、各パッドのデータについて以下の処理を行う(ステップS21,S24)。ステップS21,S24は、パッドデータベース解析処理の開始と終了を表す。パッドデータベース解析処理は、パッドデータベース」の全要素解析終了までパッドデータベースの各要素であるパッドのデータについて以下の動作を繰り返し行う処理である。以下、パッドデータベース解析処理の対象とするパッドを対象パッドという。
まず、ビア接続検出手段202は、対象パッドと判定対象パターンとで構成面(B種別)および接続情報(C種別)が一致するか否か判定する(ステップS22)。対象パターンが判定対象パッドと同じ構成面(B種別)および接続情報(C種別)の場合(ステップS22のYES)は、ビア接続検出手段202は対象パッドが判定対象パターンと接続されるか否かを判定する。具体的には、対象パッドの位置情報(D種別)である中心座標が判定対象パターンの位置情報(D種別)である先頭座標または終端座標と一致するか否かを判定する(ステップS23)。ここで判定対象パターンの位置情報(D種別)は、判定対象ビアと一致していない側の座標を判定に用いる(つまり、先頭座標がビアの中心座標と一致した場合は終端座標を判定に用い、終端座標がビアの中心座標と一致した場合は先頭座標を判定に用いる。)。
対象パッドが判定対象パターンと同じ構成面(B種別)および接続情報(C種別)でない場合(ステップS22のNO)、または対象パッドが判定対象パターンの位置座標(D種別)と一致しない場合(ステップS23のNO)は、対象パッドのデータについての動作は終了し、次のパッドへ進む。すなわち、対象パッドは判定対象ビアとパターンを介して直接に接続される可能性はないので、処理を終了する。
対象パッドが判定対象パターンと同じ構成面(B種別)および接続情報(C種別)であって、対象パッドが判定対象パターンの位置座標(D種別)が一致した場合(ステップS23のYES)には、ビア接続検出手段202は、判定対象ビアにパターンを介して接続されるパッドを検出したとして、ビア接続判定手段203に判定対象ビアの接続形態についてエラーの判定を指示する。
ビア接続判定手段203は、ビア接続検出手段202から指示をうけて、ビア接続検出手段202が検出した判定対象ビアの接続形態について、電気的特性を悪化させる要因があるか否かを所定の条件と照らしあわせることによって判定する。具体的には、まずビア接続判定手段303は、判定対象ビアと接続される対象パッドの部品情報(E種別)がパスコンか否かを判定する(ステップS31)。対象パットの部品情報(E種別)がパスコンでない場合(ステップS31のNO)には、悪化要因はなしとする。対象パットの部品情報(E種別)がパスコンの場合(ステップS31のYES)には、判定対象ビアのデータを参照し、判定対象ビアがグラウンドプレーンに接続されるか否かを判定する。具体的には、ビア接続判定手段203は、判定対象ビアの構成面(B種別)および位置座標(D種別)において、グラウンドプレーンが存在するか否かを判定する(ステップS32)。グラウンドプレーンが存在している場合(ステップS32のYES)は、判定対象ビアによって、信号ノイズ対策のためのグラウンドと電源ノイズ対策のためのパスコンとが接続されることにより悪化要因となりうるため、エラーと判定する。
また、ビア接続判定手段303は、グラウンドプレーンが存在するか否かをグラウンドプレーンの座標情報から判断するだけなく、判定対象ビアと接続されうる他のビアおよびその接続先まで含めてグラウンドプレーンか存在するか否かを判定することがより好ましい。エラー表示手段400は、ビア接続判定手段303のエラーの判定を受けて、判定対象ビアを介したグラウンドの接続がエラーである旨を表示する。
エラー表示手段400は、例えば、プリント基板設計情報に基づき図面化したプリント基板を表示し、図面上にて、エラーと判定したビアを他のビアと区別した色にて表示するとともに、グラウンドの接続がエラーである旨を表示してもよい。また、図面上にて色分けする際には、エラーと判定したビアだけでなくエラーの要因となったパスコンおよびグラウンドプレーンやその接続経路を合わせて色分けして表示してもよい。このようにユーザに視覚的にエラー箇所を表示することによって、ユーザはエラー箇所とその要因を容易に特定することができ、それらの接続を変更する等の再設計が効率よく行える。
また、ビア接続検出手段202は、ビア接続判定手段203にエラー判定の指示を出した後も引き続き判定対象ビアの接続形態の検出動作を行う。判定対象パターンと接続されるパッドを検出したことにより、判定対象パターンと接続されるパッドの検索動作を終了し、判定対象ビアと接続される別のパターンの検索動作を引き続き行う。つまり、パッドデータベースの解析処理を終了し、パターンデータベースの解析処理において、次のパターンへ進む(ステップS12に戻る。)。ビア接続検出手段202は、パターンデータベースの全要素の解析を終了するまで上記動作を繰り返し行う。また、1つの判定対象ビアと接続される全てのパターンの検索動作を終了すると、ビアデータベース解析処理において、次のビアへ進む(ステップS5に戻る。)。ビア接続検出手段202は、ビアデータベースの全要素の解析を終了するまで上記動作を繰り返し行う。
以上のように、本実施の形態によれば、数値データ化されたプリント基板の設計情報からビア、パターン、パッドの情報を読み取り、エラーとなりうる全ビアの接続形態を自動で検出することにより、実装設計者が目視で行ってきた基板上のパスコンのグラウンドビアと信号ノイズ対策用のグラウンドビアとの分離チェックを効率的かつ確実に行うことができる。
なお、本実施の形態において、判定手段は、ビア接続検出手段202とビア接続判定手段203によって実現される。エラー表示手段は、エラー表示手段400によって実現される。また、ビア接続検出手段は、ビア接続検出手段202によって実現される。ビア接続判定手段は、ビア接続判定手段203によって実現される。設計情報記憶手段は、CADデータ解析手段201とデータ記憶手段300によって実現される。
実施の形態2.
次に本発明の第2の実施の形態について図面を参照して説明する。図13は、本発明の第2の実施の形態によるプリント基板設計検証システムの構成例を示すブロック図である。図13に示すプリント基板設計検証システムは、CADデータ入力手段100と、解析手段200と、データ記憶手段300と、エラー表示手段400と、ビアリスト表示手段401とを備える。また、解析手段200は、CADデータ解析手段201と、ビア接続検出手段202と、ビア接続判定手段203と、ビアリスト生成手段204とを備える。図1に示す第1の実施の形態と比べて、ビアリスト生成手段204とビアリスト表示手段401とが追加された点が異なる。
ビアリスト生成手段204は、ビア接続検出手段202がグラウンドビアの接続形態を検出する過程において、ビア接続検出手段202の各種判定の結果に基づいてグラウンドビアデータベースを生成する。ビアリスト表示手段401は、ビアリスト生成手段204が生成したグラウンドビアデータベースを参照し、グラウンドビアの情報、例えば位置や接続状態をユーザに表示する。
本実施の形態において、ビアリスト生成手段204は、例えばプログラムに従って動作するCPUによって実現される。ビアリスト表示手段401は、例えばディスプレイ装置、スピーカなどの出力装置(図示せず。)およびプログラムに従って動作するCPUによって実現される。
ビアリスト生成手段204が生成するグラウンドビアのデータベースは、例えば図14に示すように第1の実施の形態において説明したビアデータベースの種別に加えて、接続先部品情報(F種別)の内容を抽出可能に関連づけて記憶したものであってもよい。接続先部品情報(F種別)は、ビアの接続先の部品を示す情報であって、例えば「部品以外」「コンデンサ」「その他」に分別される情報である。ここで「部品以外」とはパッドに直接パターンで接続されないビアを指し、「コンデンサ」とは部品情報(E種別)がパスコンであるパッドにパターンを介して接続されるビアを指し、「その他」とは部品情報(E種別)がパスコン以外の部品(例えば、IC等)のパッドにパターンを介して接続されるビアを指す。
次に、図15および図16のフローチャートを参照して本実施の形態の動作について説明する。本実施の形態において、ステップS1〜S6までの動作は第1の実施の形態と同様のため説明を省略する。
ビアリスト生成手段204は、ビア接続検出手段202がビアデータベース解析処理(ステップS4〜S7)において基板表面上のグラウンドビアを検出した(ステップS6のNO)ことをうけて、対象ビアのデータをグランドビアデータベースに登録する。登録するデータは、ビアデータベースに記憶されている内容をそのまま用いてもよい。この際、接続先部品情報には初期値として「部品以外」を用いてもよい。ステップS6〜S31までの動作は第1の実施の形態と同様のため説明を省略する。また、ビア接続検出手段202は、パッドデータベースの解析処理(ステップS21〜S24)において、判定対象パターン(ここでは、判定対象ビアと接続されるパターンを指す。)と接続されるパッドを検出した場合(ステップS23のYES)に、
次に、ビアリスト生成手段204は、ビア接続検出手段202がパッドデータベースの解析処理(ステップS21〜S24)において判定対象ビアと接続されるパッドを検出した(ステップS23のYES)ことをうけて、グラウンドビアデータベースに判定対象ビアの接続先部品情報(F種別)を登録する。この際ビアリスト生成手段204は、パッドデータベースから対象パッドの部品情報(E種別)を参照して接続先部品情報(F種別)を取得してもよいし、ビア接続判定手段203がステップS31にて判断した結果から接続先部品情報(F種別)を取得してもよい。そのような場合には、対象パッドの部品情報(E種別)が「パスコン」の場合(ステップS31のYES)には、グラウンドビアデータベースの接続先部品情報(F種別)を「コンデンサ」として登録し(ステップS42)、対象パッドの部品情報(E種別)が「その他」の場合(ステップS31のNO)は、グラウンドビアデータベースの接続先部品情報(F種別)を「その他」として登録する(ステップS43)。
本実施の形態において、ビア接続判定手段203が判定対象ビアの接続形態に基づいてエラーの判定をする際に、ビアリスト生成手段204が生成したグラウンドビアデータベースを参照して、判定対象ビアが別の部品端子と兼用されている場合にもエラーと判定してもよい。
次に、ビア接続検出手段202がビアデータベースの全要素の解析を終了後、ビアリスト表示手段401は、グラウンドビアデータベースに登録されたグラウンドビアの情報を表示する(ステップS44)。グラウンドビアの情報は、ユーザの要求に応じて表示してもよい。例えば、設計データの検証対象となるプリント基板は図3に示す多層板両面実装プリント基板であって、CADデータ入力手段100に入力されるCADデータは図5に示す内容である場合には、図17に示すようなグラウンドビアデータベースが生成される。ビアリスト表示手段401は、例えば図18に示すようなグラウンドビアリストを表示してもよい。ユーザはグラウンドビアの情報を一括して見ることができ、例えばグラウンドプレーンの位置を調整する場合に接続漏れを防止したり、より効果的に設計することができる。また、例えば接続先の種別毎に色分けして表示することによって、ユーザが確実にグラウンド接続を行うことができる。
以上のように、本実施の形態によれば、グラウンドビアの位置や接続先を一目で確認でき、グラウンド接続を確実かつ効果的に設計することができる。例えば、面積が広くてより多くのグラウンドビアにより内層プレーンと接続するグラウンドプレーンを張ることによって、より有効的にノイズ放射やクロック干渉等による電気的特性の悪化を押さえ込むことができる。また例えば、コンデンサに接続されるグラウンドビアを一目で確認することもできるため、パスコンのグラウンド端子を直接に内層のグラウンドプレーンと接続するなどの処置が確実に行え、パスコン毎にビアおよびパターンを専用化することがより容易になる。ビアおよびパターンを1つのパスコンの専用化とすることで、EMIに対する特性および電気的特性の悪化を防ぐことができる。
なお、本実施の形態において、ビア情報記憶手段は、ビアリスト生成手段204とデータ記憶手段300によって実現される。ビア情報表示手段は、ビアリスト表示手段401によって実現される。
次に、具体的な実施例を用いて第1の実施の形態の動作を説明する。本実施例において、設計データの検証対象となるプリント基板は、図3に示す多層板両面実装プリント基板であって、CADデータ入力手段100に入力されるCADデータは、図5に示す内容である場合を例にとって説明する。また入力されるCADデータには、図5に示す内容だけでなく、図4に示すグラウンドプレーン2が張られているか否かを座標に基づいて判断できる情報が含まれているものとする。なお、本実施例の動作の説明に付与するステップ番号は、第1の実施の形態の動作を示す図6〜図9のフローチャートに対応させて記述する。
まず、CADデータ入力手段100にユーザから、例えば図5に示すようなCADデータが入力される。CADデータ入力手段100にCADデータが入力されると、CADデータ解析手段201は、ビア、パターン、パッドのそれぞれについて、CADデータを解析して、例えば図10に示すビアデータベース、図11に示すパターンデータベース、図12に示すパッドデータベースを生成する(ステップS1,S2,S3)。
ビア接続検出手段202は、CADデータ解析手段201が生成したビアデータベースを順々に参照し、グラウンドビアであって外層に接続されるビアを検索する。図10に示すビアデータベースに含まれる要素を1つずつ処理していくと、ビア72の接続情報(C種別)が「グラウンドネット」であるため、ビア接続検出手段202は、ビア72がグラウンドビアであると判定する(ステップS5)。次にビア72の構成面(B種別)が「全層」であるため、ビア接続検出手段202は、ビア72がインナービアでないと判定する(ステップS6)。
ここでビア接続検出手段202は、ビア72がグラウンドビアであってインナービアでないため、ビア72を判定対象ビアとして、ビア72と接続されるパターンを検索する。図11に示すパターンデータベースに含まれる要素を1つずつ処理していくと、まず、パターン83の構成面(B種別)「部品面」および接続情報(C種別)「グラウンドネット」がビア72の構成面(B種別)「全層」および接続情報(C種別)「グラウンドネット」と同じであるため、ビア接続検出手段202はパターン83がビア72と同じ実装面でグラウンド接続に用いられると判断する(ステップS12)。この際ビア72の構成面(B種別)「全層」は全ての層を含めるとして扱うため、パターン83の構成面(B種別)「部品面」と一致すると判断できる。次に、パターン83の位置情報(D種別)のうち終端座標「9_18」がビア72の位置情報(D種別)である中心座標「9_18」と一致するため、ビア接続検出手段202は、ビア72とパターン83とが接続されると判断する(ステップS13)。
次にビア接続検出手段202は、判定対象であるビア72と接続されるパターン83が検出できたため、パターン83と接続されるパッドを検索する。図12に示すパッドデータベースに含まれる要素を1つずつ処理していくと、まず、パット42の構成面(B種別)「部品面」および接続情報(C種別)「グラウンドネット」がビア83の構成面(B種別)「部品面」および接続情報(C種別)「グラウンドネット」と同じであるため、ビア接続検出手段202は、パッド42が同じ実装面でグラウンド接続に用いられると判断する(ステップS22)。次に、パッド42の位置情報(D種別)である中心座標「7_18」がパターン83の位置情報(D種別)のうち先頭座標「7_18」と一致するため、ビア接続検出手段202は、パターン83とパッド42とが接続されると判断する(ステップS23)。この際パターン83の位置情報(D種別)は、ビア72の中心座標とパターン83の終端座標が一致したため一致していない先頭座標を判定に用いる。
ここまでの動作によって、ビア接続検出手段202は、判定対象であるビア72とパターン83を介して接続されるパット42が検出できたため、ビア接続判定手段203に判定対象であるビア72の接続形態についてエラーの判定を指示する。ビア接続判定手段203は、ビア72の接続形態について、ビア72と接続されるパッド42の部品情報(E種別)がパスコンか否かを判定する(ステップS31)。パット42の備品情報(E種別)は「パスコン」であるため、ビア72がグラウンドプレーンに接続されるか否かを判定する(ステップS32)。ここでは図4に示すとおり、ビア72はグラウンドプレーン2に接続されないため、ビア72は悪化要因でないと判定する。
また、ビア接続検出手段202は、ビア接続判定手段203にエラー判定の指示を出した後も引き続き判定対象であるビア72の接続形態の検出動作を行う。ここまでの動作によって、パターン83までの解析動作を終了しているため、次のパターン84へ進む(ステップS12に戻る。)。パターンデータベースに含まれる要素を1つずつ処理していくと、判定対象であるビア72と接続されるパターンは存在しないため、ビア72についての解析動作を終了する。ビア接続検出手段202は、次のビア73へ進む(ステップS5に戻る。)。図10に示すビアデータベースに含まれる要素を1つずつ処理していくと、ビア74を探し出す(ステップS5,S6)。
次にビア接続検出手段202は、ビア74を判定対象ビアとして、ビア74と接続されるパターンを検索する。パターンデータベースを参照してビア74と同じ実装面でグラウンド接続に用いられ、かつビア74に接続されているパターンを検索する。図11に示すパターンデータベースに含まれる要素を1つずつ処理していくと、パターン86を探し出す(ステップS12,S13)。次にビア接続検出手段202は、パッドデータベースを参照してパターン86と同じ実装面でグラウンド接続に用いられ、かつパターン86に接続されるパッドを検索する。図12に示すパッドデータベースに含まれる要素を1つずつ処理していくと、パッド62を探し出す(ステップS22,23)。
ここでビア接続検出手段202は、グラウンド接続に用いられパターン86に接続されるパット62を探しだしたことにより、ビア74の接続形態がグラウンドビアであることを検出し、ビア接続判定手段203に判定を指示する。ビア接続判定手段203は、ビア74の接続形態について、接続先の部品がパスコンであることを検出し(ステップS31)、ビア74がグラウンドプレーンに接続されるか否かを判定する(ステップS32)。ここでは図4に示すとおり、ビア74はグラウンドプレーン2に接続されるため、ビア74は悪化要因となりうるためエラーと判定する。エラー表示手段400は、ビア接続判定手段303がエラーと判定したビア74について、グラウンドの接続がエラーである旨を表示する。
ビア72の場合と同様に、ビア接続検出手段202はビア接続判定手段203に判定の指示を出した後も引き続きビア74についての接続形態の検出動作を行う。この時点では、パターン86までの確認が終了したため、次のパターン87を参照する(ステップS12に戻る。)。パターンデータベースに含まれる要素を1つずつ処理していくと、ビア74と同じ実装面でグラウンド接続に用いられ、かつビア74に接続されているパターンはないため、ビア74についての確認を終了する。ビア接続検出手段202は、次のビア75から引き続きグラウンドビアであってインナービアでないビアの検索を行う(ステップS5に戻る。)。図10に示すビアデータベースに含まれる要素を1つずつ処理していくと、ビア76を探し出す(ステップS5,S6)。
次にビア接続検出手段202は、パターンデータベースを参照してビア76と同じ実装面でグラウンド接続に用いられ、かつビア76に接続されているパターンを検索する。図11に示すパターンデータベースに含まれる要素を1つずつ処理していくと、パターン89を探し出す(ステップS12,S13)。次にビア接続検出手段202は、パッドデータベースを参照してパターン89と同じ実装面でグラウンド接続に用いられ、かつパターン89に接続されるパッドを検索する。図12に示すパッドデータベースに含まれる要素を1つずつ処理していくと、パッド52を探し出す(ステップS22,S23)。
ここでビア接続検出手段202は、グラウンド接続に用いられパターン89に接続されるパット52を探しだしたことにより、ビア76の接続形態がグラウンドビアであることを検出し、ビア接続判定手段203に判定を指示する。ビア接続判定手段203は、ビア76の接続形態について、ビア76と接続されるパッド52の部品情報(E種別)がパスコンか否かを判定する(ステップS31)。パット52の備品情報(E種別)は「その他」であるため、ビア76は悪化要因でないと判定する。
ビア74の場合と同様に、ビア接続検出手段202はビア接続判定手段203に判定の指示を出した後も引き続きビア76についての接続形態の検出動作を行う。この時点では、パターン89までの確認が終了したため、パターンデータベースの繰り返し動作は完了し、次のビア76から引き続きグラウンドビアであってインナービアでないビアの検索を行う(ステップS5に戻る。)。図10に示すビアデータベースに含まれる要素を1つずつ処理していくと、ビア77を探し出す(ステップS5,S6)。
次にビア接続検出手段202は、パターンデータベースを参照してビア77と同じ実装面でグラウンド接続に用いられ、かつビア77に接続されているパターンを検索する。図11に示すパターンデータベースに含まれる要素を1つずつ処理していくと、ビア77に接続されるパターンは存在しないことを検出する(ステップS12,S13)。
接続されるパターンが存在しないことが判明されたことにより、ビア77はグラウンドプレーンの接続用ビアとして使用されても問題ないため、エラーとせず次の動作を続ける。ビア78,79についてもビア77と同様である。ここまでで、ビアデータベースの繰り返し動作は完了し、本実施の動作を終了する。
次に、別の実施例を用いて第1の実施の形態の動作を説明する。本実施例では、多層板両面実装プリント基板の内層に信号層がある場合を例にとって説明する。本実施例において、設計データの検証対象となるプリント基板は図19に示す多層板両面実装プリント基板であって、CADデータ入力手段100に入力されるCADデータは図20に示す内容である場合を例にとって説明する。また、CADデータには図20に示す内容だけでなく、図19に示すグラウンドプレーン2が張られているか否かを座標に基づいて判断できる情報が含まれているものとする。なお、本実施例の動作の説明に付与するステップ番号は、第1の実施の形態の動作を示す図6〜図9のフローチャートに対応させて記述する。
図19は本実施例における多層板両面実装プリント基板の設計例を示す説明図である。なお、図19においては部品面に配置される導体を実線で表現し、はんだ面に配置される導体を点線で表現する(パターンは、部品面と内層とはんだ面とを線の網掛けによって区別する。)。図19に示すように、実装設計CAD上の多層板両面実装プリント基板1は、部品面にはIC3とその電源に接続されるパスコン6が配置され、はんだ面にはIC5とその電源に接続されるパスコン6が配置されている。図3に示す第1の実施例と比べて、部品面側IC3と接続されるパスコン4に接続されるグラウンドビア72が、さらに内層グラウンドプレーンに接続されたビア91と内層のパターン101を介して接続されている点が異なる。また、部品面側IC3のパッド32とはんだ面側IC5のパッド53とをビア75を経由して接続していたパターン87が、さらにビア92,93をによって接続される内層のパターン102を介して接続されている点が異なる。
図20は、図19に示す多層板両面実装プリント基板1のCADデータの一例を示す説明図である。なお、図20において、図番号の網掛けは図5に示す第1の実施例と比べて異なる部分を示したものである。本実施例において入力されるCADデータには、内層の信号層が「内層A」として登録されている。
以下、ビア72がエラーと判断される動作について具体的に説明する。本実施例において、ビア接続検出手段202が、ビア72の情報を参照した時点から説明する。それまでの動作は第1の実施の形態と同様のため省略する。ビア接続検出手段202は、ビア72の接続情報(C種別)と構成面(B種別)に基づいて、ビア72がグラウンドビアであって外層に接続されるビアであることを判定する(ステップS5,S6)。
次にビア接続検出手段202は、パターンデータベースを参照してビア72と同じ実装面でグラウンド接続に用いられ、かつビア72に接続されているパターンを検索する。パターンデータベースに含まれる要素を1つずつ処理していくと、パターン83を探し出す(ステップS12,S13)。次にビア接続検出手段202は、パッドデータベースを参照してパターン83と同じ実装面でグラウンド接続に用いられ、かつパターン83に接続されるパッドを検索する。パッドデータベースに含まれる要素を1つずつ処理していくと、パッド42を探し出す(ステップS22,S23)。
ここでビア接続検出手段202は、ブランド接続に用いられパターン83に接続されるパッド42を探しだしたことにより、ビア72の接続形態がグラウンドビアであることを検出し、ビア接続判定手段203に判定を指示する。ビア接続判定手段203は、ビア72の接続形態について、接続先の部品がパスコンであることを検出し(ステップS31)、ビア72がグラウンドプレーンに接続されるか否かを判定する(ステップS32)。
ビア72の位置情報(D種別)である座標情報からは直接にグラウンドプレーンに接続されていないが、ここで、ビア72に接続される他のパターンについてパターンデータベースを検索すると、パターン101が内層にてグラウンドネットに接続されるというデータを探し出す。パターン101の位置情報(D種別)に基づいて接続先をCADデータまたはパッドデータベースもしくはビアデータベースから検索することで、パターン101はビア91と接続されていることが判明する。ビア91の構成面(B種別)および位置情報(D種別)からグラウンドプレーンが存在していることが判明する。従ってビア接続判定手段203は、ビア72がグラウンドプレーンと接続されており、悪化要因となりうるためエラーと判定する。エラー表示手段400は、ビア接続判定手段303がエラーと判定したビア72について、グラウンドの接続がエラーである旨を表示する。
また、ビア接続検出手段202はビア接続判定手段203に判定の指示を出した後も引き続きビア72についての接続形態の検出動作を行う。パターンデータベースに含まれる要素を1つずつ処理していくと、パターン101を探し出す(ステップS5,S6)。次にビア接続検出手段202は、パッドデータベースを参照してパターン101と同じ実装面でグラウンド接続に用いられ、かつパターン101に接続されるパッドを検索する。パッドデータベースに含まれる要素を1つずつ処理していくと、パターン101に接続されるパッドは存在しないことを検出する(ステップS22,S23)。接続されるパッドが存在しないことが判明されたことにより、パターン101との接続においてはエラーとせず次の動作を続ける。
同様に、ビア91についての動作も、ビア91に接続されるパターン101を探し出したのち、パターン101に接続されるパッドが存在しないことが判明され、ビア91においてはエラーとせず次の動作を続ける。
本発明は、CADを用いてプリント基板の設計を行う場合に、設計の検証を行うためのシステムやCADによるプリント基板配線配置システムといった用途に適用できる。
第1の実施の形態におけるプリント基板設計検証システムの構成例を示すブロック図である。 本発明におけるCADデータの構成例を示した説明図である。 多層板両面実装プリント基板の設計例を示す説明図である。 多層板両面実装プリント基板1表面に貼られたグラウンドプレーン2の領域を示すための説明図である。 多層板両面実装プリント基板のCADデータの一例を示す説明図である。 第1の実施の形態におけるプリント基板設計検証システムの動作を示すフローチャートである。 第1の実施の形態におけるプリント基板設計検証システムの動作を示すフローチャートである。 第1の実施の形態におけるプリント基板設計検証システムの動作を示すフローチャートである。 第1の実施の形態におけるプリント基板設計検証システムの動作を示すフローチャートである。 ビアデータベースの一例を示す説明図である。 パターンデータベースの一例を示す説明図である。 パッドデータベースの一例を示す説明図である。 第2の実施の形態におけるプリント基板設計検証システムの構成例を示すブロック図である。 グラウンドビアデータベースの構成例を示す説明図である。 第2の実施の形態におけるプリント基板設計検証システムの動作を示すフローチャートである。 第2の実施の形態におけるプリント基板設計検証システムの動作を示すフローチャートである。 グラウンドビアデータベースの一例を示す説明図である。 グラウンドビアリストの一例を示す説明図である。 第2の実施例における多層板両面実装プリント基板の設計例を示す説明図である。 第2の実施例における多層板両面実装プリント基板のCADデータの一例を示した説明図である。
符号の説明
100 CADデータ入力手段
200 解析手段
201 CADデータ解析手段
202 ビア接続検出手段
203 ビア接続判定手段
300 データ記憶手段
400 エラー表示手段

Claims (15)

  1. 電子回路が形成されるプリント基板の設計情報を示すプリント基板設計情報に基づいて、プリント基板に形成される信号パターンのノイズを防止するためのグラウンドプレーンとプリント基板に配置される部品の電源ノイズを防止するための電源ノイズ防止素子のグラウンドとが接続されるか否かを判定する判定手段と、
    前記グラウンドプレーンと前記電源ノイズ防止素子のグラウンドとが接続されると判定すると、プリント基板の実装設計が誤っている旨を示すエラーを表示するエラー表示手段とを備えた
    ことを特徴とするプリント基板設計検証システム。
  2. 判定手段は、
    プリント基板に配置される導体を示す情報と前記導体の配置および配線を示す情報とを含むプリント基板設計情報に基づいて、基板表面上でグラウンドに接続されるビアを検出し、さらに前記ビアと物理的に接続される導体を検出するビア接続検出手段と、
    前記ビア接続検出手段により検出されたビアおよび導体を示す情報を含むプリント設計情報を用いて、あらかじめ定められた評価基準に基づいて、前記ビアを介してグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されるか否かを判断するビア接続判定手段とを含み、
    エラー表示手段は、前記ビア接続判断手段によってグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断された場合に、エラーを表示する
    請求項1記載のプリント基板設計検証システム。
  3. 判定手段は、
    プリント基板設計情報から、少なくとも外層に張られるグラウンドプレーンの位置情報と、ビア、パターン、パッドの位置情報および接続先ネット情報と、パッドの部品情報とを導出し、導出した各導体の情報をそれぞれ検索可能に記憶する設計情報記憶手段を含み、
    ビア接続検出手段は、前記設計情報記憶手段が記憶した各導体の情報を順次用いることによって、基板表面上でグラウンドに接続されるビアおよび前記ビアと物理的に接続される導体を検出する
    請求項2記載のプリント基板設計検証システム。
  4. ビア接続検出手段は、設計情報記憶手段が記憶した各導体の情報を順次用いることによって、外層でグラウンドネットに接続されるビアおよび前記ビアと物理的に接続されるパッドを検出し、
    ビア接続判定手段は、設計情報記憶手段が記憶した前記ビアの位置情報および前記パッドの部品情報に基づいて、前記パッドが電気ノイズ防止素子のパッドであって、かつ前記ビアの位置情報が指す外層にグラウンドプレーンが存在する場合に、グラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断する
    請求項3記載のプリント基板設計検証システム。
  5. ビア接続検出手段は、設計情報記憶手段が記憶した各導体の情報を順次用いることによって、外層でグラウンドネットに接続される第1のビアを検出し、さらに前記第1のビアと物理的に接続されるパッドおよび前記第1のビアと物理的に接続される1つ以上の第2のビアを検出し、
    ビア接続判定手段は、設計情報記憶手段が記憶した前記第2のビアの位置情報および前記パッドの部品情報とに基づいて、前記パッドが電気ノイズ防止素子のパッドであって、かつ前記第2のビアの位置情報が指す外層にグラウンドプレーンが存在する場合に、グラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断する
    請求項3記載のプリント基板設計検証システム。
  6. ビア接続検出手段により検出されたビアおよび前記ビアと物理的に接続される導体の情報をビアの接続形態情報として、前記ビアに関連づけて検索可能に記憶するビア情報記憶手段と、
    前記ビア情報記憶手段に記憶されたビアの接続形態情報から、ユーザに提供する情報を検索して表示するビア情報表示手段とを備えた
    請求項2から請求項5のうちのいずれか1項に記載のプリント基板設計検証システム。
  7. 設計情報記憶手段が記憶するプリント基板設計情報は、多層両面実装プリント基板の基板設計情報である請求項1から請求項6のうちのいずれか1項に記載のプリント基板設計検証システム。
  8. コンピュータが備える判定手段が、電子回路が形成されるプリント基板の設計情報を示すプリント基板設計情報に基づいて、プリント基板に形成される信号パターンのノイズを防止するためのグラウンドプレーンとプリント基板に配置される部品の電源ノイズを防止するための電源ノイズ防止素子のグラウンドとが接続されるか否かを判定し、
    コンピュータが備えるエラー表示手段が、前記グラウンドプレーンと前記電源ノイズ防止素子のグラウンドとが接続されると判定された場合に、プリント基板の実装設計が誤っている旨を示すエラーを表示する
    ことを特徴とするプリント基板設計検証方法。
  9. 判定手段が備えるビア接続検出手段が、プリント基板に配置される導体を示す情報と前記導体の配置および配線を示す情報とを含むプリント基板設計情報に基づいて、基板表面上でグラウンドに接続されるビアを検出し、さらに前記ビアと物理的に接続される導体を検出し、
    判定手段が備えるビア接続判定手段が、前記ビア接続検出手段により検出されたビアおよび導体の情報を示すプリント設計情報を用いて、あらかじめ定められた評価基準に基づいて、前記ビアを介してグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されるか否かを判断し、
    エラー表示手段が、前記ビア接続判断手段によってグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断された場合に、エラーを表示する
    請求項8記載のプリント基板設計検証方法。
  10. 判定手段が、電子回路が形成されるプリント基板の設計情報を示すプリント基板設計情報に基づいて、プリント基板に形成される信号パターンのノイズを防止するためのグラウンドプレーンとプリント基板に配置される部品の電源ノイズを防止するための電源ノイズ防止素子のグラウンドとが接続されるか否かを判定し、
    エラー表示手段が、前記グラウンドプレーンと前記電源ノイズ防止素子のグラウンドとが接続されると判定された場合に、プリント基板の実装設計が誤っている旨を示すエラーを表示する過程で、
    前記判定手段が備える設計情報記憶手段が、プリント基板に配置される導体を示す情報と前記導体の配置および配線を示す情報とを含むプリント基板設計情報から、少なくとも外層に張られるグラウンドプレーンの位置情報と、ビア、パターン、パッドの位置情報および接続先ネット情報と、パッドの部品情報とを導出し、導出した各導体の情報をそれぞれ検索可能に記憶し、
    前記判定手段が備えるビア接続検出手段が、前記設計情報記憶手段が記憶した各導体の情報を順次用いることによって、基板表面上でグラウンドに接続されるビアおよび前記ビアと物理的に接続される導体を検出し、
    前記判定手段が備えるビア接続判定手段が、前記ビア接続検出手段により検出されたビアおよび導体の情報を示すプリント設計情報を用いて、あらかじめ定められた評価基準に基づいて、前記ビアを介してグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されるか否かを判断し、
    前記エラー表示手段が、前記ビア接続判断手段によってグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断された場合に、エラーを表示する
    ことを特徴とするプリント基板設計検証方法。
  11. ビア接続検出手段が、設計情報記憶手段が記憶した各導体の情報を順次用いることによって、外層でグラウンドネットに接続されるビアおよび前記ビアと物理的に接続されるパッドを検出し、
    ビア接続判定手段が、設計情報記憶手段が記憶した前記ビアの位置情報および前記パッドの部品情報に基づいて、前記パッドが電気ノイズ防止素子のパッドであって、かつ前記ビアの位置情報が指す外層にグラウンドプレーンが存在する場合に、グラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断する
    請求項10記載のプリント基板設計検証方法。
  12. ビア接続検出手段が、設計情報記憶手段が記憶した各導体の情報を順次用いることによって、外層でグラウンドネットに接続される第1のビアを検出し、さらに前記第1のビアと物理的に接続されるパッドおよび前記第1のビアと物理的に接続される1つ以上の第2のビアを検出し、
    ビア接続判定手段が、設計情報記憶手段が記憶した前記第2のビアの位置情報および前記パッドの部品情報とに基づいて、前記パッドが電気ノイズ防止素子のパッドであって、かつ前記第2のビアの位置情報が指す外層にグラウンドプレーンが存在する場合に、グラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断する
    請求項10記載のプリント基板設計検証方法。
  13. ビア情報記憶手段が、ビア接続検出手段により検出されたビアおよび前記ビアと物理的に接続される導体の情報をビアの接続形態情報として、前記ビアに関連づけて検索可能に記憶し、
    ビア情報表示手段が、前記ビア情報記憶手段に記憶されたビアの接続形態情報から、ユーザに提供する情報を検索して表示する
    請求項10から請求項12のうちのいずれか1項に記載のプリント基板設計検証方法。
  14. コンピュータに、
    電子回路が形成されるプリント基板の設計情報を示すプリント基板設計情報に基づいて、プリント基板に形成される信号パターンのノイズを防止するためのグラウンドプレーンとプリント基板に配置される部品の電源ノイズを防止するための電源ノイズ防止素子のグラウンドとが接続されるか否かを判定する判定処理、および
    前記グラウンドプレーンと前記電源ノイズ防止素子のグラウンドとが接続されると判定された場合に、プリント基板の実装設計が誤っている旨を示すエラーを表示するエラー表示処理
    を実行させるためのプリント基板設計検証プログラム。
  15. コンピュータに、
    判定処理で、プリント基板に配置される導体を示す情報と前記導体の配置および配線を示す情報とを含むプリント基板設計情報に基づいて、基板表面上でグラウンドに接続されるビアを検出し、さらに前記ビアと物理的に接続される導体を検出するビア接続検出処理、および
    検出されたビアおよび導体の情報を示すプリント設計情報を用いて、あらかじめ定められた評価基準に基づいて、前記ビアを介してグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されるか否かを判断するビア接続判定処理を実行させ、
    エラー表示処理で、グラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断された場合に、エラーを表示する
    請求項14記載のプリント基板設計検証プログラム。
JP2005211917A 2005-07-21 2005-07-21 プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム Expired - Fee Related JP4299814B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005211917A JP4299814B2 (ja) 2005-07-21 2005-07-21 プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005211917A JP4299814B2 (ja) 2005-07-21 2005-07-21 プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム

Publications (2)

Publication Number Publication Date
JP2007026390A JP2007026390A (ja) 2007-02-01
JP4299814B2 true JP4299814B2 (ja) 2009-07-22

Family

ID=37787022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005211917A Expired - Fee Related JP4299814B2 (ja) 2005-07-21 2005-07-21 プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム

Country Status (1)

Country Link
JP (1) JP4299814B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110110061A1 (en) * 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via
JP5477244B2 (ja) 2010-09-29 2014-04-23 富士通株式会社 プリント基板設計支援装置、方法及びプログラム

Also Published As

Publication number Publication date
JP2007026390A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
EP1657659B1 (en) Printed circuit board return route check method and printed circuit board pattern design cad device
US9075949B2 (en) Supporting design of electronic equipment
CN104573243B (zh) 一种pcb设计版图审核装置
JP5586325B2 (ja) ワイヤハーネス導通検査方法およびワイヤハーネス導通検査プログラム
US8832637B2 (en) Support apparatus and information processing method thereof
JP4807673B2 (ja) プリント基板設計システムおよびプリント基板設計方法
US20080109773A1 (en) Analyzing Impedance Discontinuities In A Printed Circuit Board
CN113591430A (zh) 检测版图布线线网违例的方法
JP4299814B2 (ja) プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム
JP2009003892A (ja) プリント基板設計検証システム、プリント基板設計検証方法及びプリント基板設計検証プログラム
JP5088739B2 (ja) 多層プリント配線基板のプレーン跨ぎ配線チェックシステム、方法、プログラム、及び情報記録媒体
JP4273140B2 (ja) 基板レイアウトチェックシステムおよび基板レイアウトチェック方法
JP5949759B2 (ja) 配線チェック装置及び配線チェックシステム
US8584076B2 (en) Printed circuit board design assisting device, method, and program
JP4303576B2 (ja) 設計チェックシステム、設計チェック方法、及び設計チェックプログラム
JPH11282895A (ja) 電気系cadネットデータ検証方法および電気系cadネットデータ検証プログラムを記録した媒体
CN111832246A (zh) 一种pcb设计中检查布线是否跨分割的方法
US20130246994A1 (en) Wiring check device and wiring check system
US7278127B2 (en) Overlapping shape design rule error prevention
JP6870440B2 (ja) 電気設計支援プログラム、電気設計支援方法及び情報処理装置
US7448002B2 (en) Inspection system
US7487478B2 (en) Method for dynamically adjusting parameter values of part heights to verify distances between parts
JP4437122B2 (ja) コンデンサ誤実装検出装置およびコンデンサ誤実装検出方法
CN115809636A (zh) 合成ip模块后自动检查连接ip模块走线的方法
JP5974560B2 (ja) シールド検証装置、シールド検証プログラムおよびシールド検証方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090417

R150 Certificate of patent or registration of utility model

Ref document number: 4299814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees