JP4299814B2 - プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム - Google Patents
プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム Download PDFInfo
- Publication number
- JP4299814B2 JP4299814B2 JP2005211917A JP2005211917A JP4299814B2 JP 4299814 B2 JP4299814 B2 JP 4299814B2 JP 2005211917 A JP2005211917 A JP 2005211917A JP 2005211917 A JP2005211917 A JP 2005211917A JP 4299814 B2 JP4299814 B2 JP 4299814B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- information
- printed circuit
- ground
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
図1は、本発明の第1の実施の形態によるプリント基板設計検証システムの構成例を示すブロック図である。図1に示すプリント基板設計検証システムは、CADデータ入力手段100と、解析手段200と、データ記憶手段300と、エラー表示手段400とを備える。また、解析手段200は、CADデータ解析手段201と、ビア接続検出手段202と、ビア接続判定手段203とを含む。
次に本発明の第2の実施の形態について図面を参照して説明する。図13は、本発明の第2の実施の形態によるプリント基板設計検証システムの構成例を示すブロック図である。図13に示すプリント基板設計検証システムは、CADデータ入力手段100と、解析手段200と、データ記憶手段300と、エラー表示手段400と、ビアリスト表示手段401とを備える。また、解析手段200は、CADデータ解析手段201と、ビア接続検出手段202と、ビア接続判定手段203と、ビアリスト生成手段204とを備える。図1に示す第1の実施の形態と比べて、ビアリスト生成手段204とビアリスト表示手段401とが追加された点が異なる。
200 解析手段
201 CADデータ解析手段
202 ビア接続検出手段
203 ビア接続判定手段
300 データ記憶手段
400 エラー表示手段
Claims (15)
- 電子回路が形成されるプリント基板の設計情報を示すプリント基板設計情報に基づいて、プリント基板に形成される信号パターンのノイズを防止するためのグラウンドプレーンとプリント基板に配置される部品の電源ノイズを防止するための電源ノイズ防止素子のグラウンドとが接続されるか否かを判定する判定手段と、
前記グラウンドプレーンと前記電源ノイズ防止素子のグラウンドとが接続されると判定すると、プリント基板の実装設計が誤っている旨を示すエラーを表示するエラー表示手段とを備えた
ことを特徴とするプリント基板設計検証システム。 - 判定手段は、
プリント基板に配置される導体を示す情報と前記導体の配置および配線を示す情報とを含むプリント基板設計情報に基づいて、基板表面上でグラウンドに接続されるビアを検出し、さらに前記ビアと物理的に接続される導体を検出するビア接続検出手段と、
前記ビア接続検出手段により検出されたビアおよび導体を示す情報を含むプリント設計情報を用いて、あらかじめ定められた評価基準に基づいて、前記ビアを介してグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されるか否かを判断するビア接続判定手段とを含み、
エラー表示手段は、前記ビア接続判断手段によってグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断された場合に、エラーを表示する
請求項1記載のプリント基板設計検証システム。 - 判定手段は、
プリント基板設計情報から、少なくとも外層に張られるグラウンドプレーンの位置情報と、ビア、パターン、パッドの位置情報および接続先ネット情報と、パッドの部品情報とを導出し、導出した各導体の情報をそれぞれ検索可能に記憶する設計情報記憶手段を含み、
ビア接続検出手段は、前記設計情報記憶手段が記憶した各導体の情報を順次用いることによって、基板表面上でグラウンドに接続されるビアおよび前記ビアと物理的に接続される導体を検出する
請求項2記載のプリント基板設計検証システム。 - ビア接続検出手段は、設計情報記憶手段が記憶した各導体の情報を順次用いることによって、外層でグラウンドネットに接続されるビアおよび前記ビアと物理的に接続されるパッドを検出し、
ビア接続判定手段は、設計情報記憶手段が記憶した前記ビアの位置情報および前記パッドの部品情報に基づいて、前記パッドが電気ノイズ防止素子のパッドであって、かつ前記ビアの位置情報が指す外層にグラウンドプレーンが存在する場合に、グラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断する
請求項3記載のプリント基板設計検証システム。 - ビア接続検出手段は、設計情報記憶手段が記憶した各導体の情報を順次用いることによって、外層でグラウンドネットに接続される第1のビアを検出し、さらに前記第1のビアと物理的に接続されるパッドおよび前記第1のビアと物理的に接続される1つ以上の第2のビアを検出し、
ビア接続判定手段は、設計情報記憶手段が記憶した前記第2のビアの位置情報および前記パッドの部品情報とに基づいて、前記パッドが電気ノイズ防止素子のパッドであって、かつ前記第2のビアの位置情報が指す外層にグラウンドプレーンが存在する場合に、グラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断する
請求項3記載のプリント基板設計検証システム。 - ビア接続検出手段により検出されたビアおよび前記ビアと物理的に接続される導体の情報をビアの接続形態情報として、前記ビアに関連づけて検索可能に記憶するビア情報記憶手段と、
前記ビア情報記憶手段に記憶されたビアの接続形態情報から、ユーザに提供する情報を検索して表示するビア情報表示手段とを備えた
請求項2から請求項5のうちのいずれか1項に記載のプリント基板設計検証システム。 - 設計情報記憶手段が記憶するプリント基板設計情報は、多層両面実装プリント基板の基板設計情報である請求項1から請求項6のうちのいずれか1項に記載のプリント基板設計検証システム。
- コンピュータが備える判定手段が、電子回路が形成されるプリント基板の設計情報を示すプリント基板設計情報に基づいて、プリント基板に形成される信号パターンのノイズを防止するためのグラウンドプレーンとプリント基板に配置される部品の電源ノイズを防止するための電源ノイズ防止素子のグラウンドとが接続されるか否かを判定し、
コンピュータが備えるエラー表示手段が、前記グラウンドプレーンと前記電源ノイズ防止素子のグラウンドとが接続されると判定された場合に、プリント基板の実装設計が誤っている旨を示すエラーを表示する
ことを特徴とするプリント基板設計検証方法。 - 判定手段が備えるビア接続検出手段が、プリント基板に配置される導体を示す情報と前記導体の配置および配線を示す情報とを含むプリント基板設計情報に基づいて、基板表面上でグラウンドに接続されるビアを検出し、さらに前記ビアと物理的に接続される導体を検出し、
判定手段が備えるビア接続判定手段が、前記ビア接続検出手段により検出されたビアおよび導体の情報を示すプリント設計情報を用いて、あらかじめ定められた評価基準に基づいて、前記ビアを介してグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されるか否かを判断し、
エラー表示手段が、前記ビア接続判断手段によってグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断された場合に、エラーを表示する
請求項8記載のプリント基板設計検証方法。 - 判定手段が、電子回路が形成されるプリント基板の設計情報を示すプリント基板設計情報に基づいて、プリント基板に形成される信号パターンのノイズを防止するためのグラウンドプレーンとプリント基板に配置される部品の電源ノイズを防止するための電源ノイズ防止素子のグラウンドとが接続されるか否かを判定し、
エラー表示手段が、前記グラウンドプレーンと前記電源ノイズ防止素子のグラウンドとが接続されると判定された場合に、プリント基板の実装設計が誤っている旨を示すエラーを表示する過程で、
前記判定手段が備える設計情報記憶手段が、プリント基板に配置される導体を示す情報と前記導体の配置および配線を示す情報とを含むプリント基板設計情報から、少なくとも外層に張られるグラウンドプレーンの位置情報と、ビア、パターン、パッドの位置情報および接続先ネット情報と、パッドの部品情報とを導出し、導出した各導体の情報をそれぞれ検索可能に記憶し、
前記判定手段が備えるビア接続検出手段が、前記設計情報記憶手段が記憶した各導体の情報を順次用いることによって、基板表面上でグラウンドに接続されるビアおよび前記ビアと物理的に接続される導体を検出し、
前記判定手段が備えるビア接続判定手段が、前記ビア接続検出手段により検出されたビアおよび導体の情報を示すプリント設計情報を用いて、あらかじめ定められた評価基準に基づいて、前記ビアを介してグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されるか否かを判断し、
前記エラー表示手段が、前記ビア接続判断手段によってグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断された場合に、エラーを表示する
ことを特徴とするプリント基板設計検証方法。 - ビア接続検出手段が、設計情報記憶手段が記憶した各導体の情報を順次用いることによって、外層でグラウンドネットに接続されるビアおよび前記ビアと物理的に接続されるパッドを検出し、
ビア接続判定手段が、設計情報記憶手段が記憶した前記ビアの位置情報および前記パッドの部品情報に基づいて、前記パッドが電気ノイズ防止素子のパッドであって、かつ前記ビアの位置情報が指す外層にグラウンドプレーンが存在する場合に、グラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断する
請求項10記載のプリント基板設計検証方法。 - ビア接続検出手段が、設計情報記憶手段が記憶した各導体の情報を順次用いることによって、外層でグラウンドネットに接続される第1のビアを検出し、さらに前記第1のビアと物理的に接続されるパッドおよび前記第1のビアと物理的に接続される1つ以上の第2のビアを検出し、
ビア接続判定手段が、設計情報記憶手段が記憶した前記第2のビアの位置情報および前記パッドの部品情報とに基づいて、前記パッドが電気ノイズ防止素子のパッドであって、かつ前記第2のビアの位置情報が指す外層にグラウンドプレーンが存在する場合に、グラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断する
請求項10記載のプリント基板設計検証方法。 - ビア情報記憶手段が、ビア接続検出手段により検出されたビアおよび前記ビアと物理的に接続される導体の情報をビアの接続形態情報として、前記ビアに関連づけて検索可能に記憶し、
ビア情報表示手段が、前記ビア情報記憶手段に記憶されたビアの接続形態情報から、ユーザに提供する情報を検索して表示する
請求項10から請求項12のうちのいずれか1項に記載のプリント基板設計検証方法。 - コンピュータに、
電子回路が形成されるプリント基板の設計情報を示すプリント基板設計情報に基づいて、プリント基板に形成される信号パターンのノイズを防止するためのグラウンドプレーンとプリント基板に配置される部品の電源ノイズを防止するための電源ノイズ防止素子のグラウンドとが接続されるか否かを判定する判定処理、および
前記グラウンドプレーンと前記電源ノイズ防止素子のグラウンドとが接続されると判定された場合に、プリント基板の実装設計が誤っている旨を示すエラーを表示するエラー表示処理
を実行させるためのプリント基板設計検証プログラム。 - コンピュータに、
判定処理で、プリント基板に配置される導体を示す情報と前記導体の配置および配線を示す情報とを含むプリント基板設計情報に基づいて、基板表面上でグラウンドに接続されるビアを検出し、さらに前記ビアと物理的に接続される導体を検出するビア接続検出処理、および
検出されたビアおよび導体の情報を示すプリント設計情報を用いて、あらかじめ定められた評価基準に基づいて、前記ビアを介してグラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されるか否かを判断するビア接続判定処理を実行させ、
エラー表示処理で、グラウンドプレーンと電源ノイズ防止素子のグラウンドとが接続されると判断された場合に、エラーを表示する
請求項14記載のプリント基板設計検証プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005211917A JP4299814B2 (ja) | 2005-07-21 | 2005-07-21 | プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005211917A JP4299814B2 (ja) | 2005-07-21 | 2005-07-21 | プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007026390A JP2007026390A (ja) | 2007-02-01 |
JP4299814B2 true JP4299814B2 (ja) | 2009-07-22 |
Family
ID=37787022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005211917A Expired - Fee Related JP4299814B2 (ja) | 2005-07-21 | 2005-07-21 | プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4299814B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110110061A1 (en) * | 2009-11-12 | 2011-05-12 | Leung Andrew Kw | Circuit Board with Offset Via |
JP5477244B2 (ja) | 2010-09-29 | 2014-04-23 | 富士通株式会社 | プリント基板設計支援装置、方法及びプログラム |
-
2005
- 2005-07-21 JP JP2005211917A patent/JP4299814B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007026390A (ja) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1657659B1 (en) | Printed circuit board return route check method and printed circuit board pattern design cad device | |
US9075949B2 (en) | Supporting design of electronic equipment | |
CN104573243B (zh) | 一种pcb设计版图审核装置 | |
JP5586325B2 (ja) | ワイヤハーネス導通検査方法およびワイヤハーネス導通検査プログラム | |
US8832637B2 (en) | Support apparatus and information processing method thereof | |
JP4807673B2 (ja) | プリント基板設計システムおよびプリント基板設計方法 | |
US20080109773A1 (en) | Analyzing Impedance Discontinuities In A Printed Circuit Board | |
CN113591430A (zh) | 检测版图布线线网违例的方法 | |
JP4299814B2 (ja) | プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム | |
JP2009003892A (ja) | プリント基板設計検証システム、プリント基板設計検証方法及びプリント基板設計検証プログラム | |
JP5088739B2 (ja) | 多層プリント配線基板のプレーン跨ぎ配線チェックシステム、方法、プログラム、及び情報記録媒体 | |
JP4273140B2 (ja) | 基板レイアウトチェックシステムおよび基板レイアウトチェック方法 | |
JP5949759B2 (ja) | 配線チェック装置及び配線チェックシステム | |
US8584076B2 (en) | Printed circuit board design assisting device, method, and program | |
JP4303576B2 (ja) | 設計チェックシステム、設計チェック方法、及び設計チェックプログラム | |
JPH11282895A (ja) | 電気系cadネットデータ検証方法および電気系cadネットデータ検証プログラムを記録した媒体 | |
CN111832246A (zh) | 一种pcb设计中检查布线是否跨分割的方法 | |
US20130246994A1 (en) | Wiring check device and wiring check system | |
US7278127B2 (en) | Overlapping shape design rule error prevention | |
JP6870440B2 (ja) | 電気設計支援プログラム、電気設計支援方法及び情報処理装置 | |
US7448002B2 (en) | Inspection system | |
US7487478B2 (en) | Method for dynamically adjusting parameter values of part heights to verify distances between parts | |
JP4437122B2 (ja) | コンデンサ誤実装検出装置およびコンデンサ誤実装検出方法 | |
CN115809636A (zh) | 合成ip模块后自动检查连接ip模块走线的方法 | |
JP5974560B2 (ja) | シールド検証装置、シールド検証プログラムおよびシールド検証方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4299814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |