JP4957670B2 - 配線基板及びそれを用いた半導体装置 - Google Patents

配線基板及びそれを用いた半導体装置 Download PDF

Info

Publication number
JP4957670B2
JP4957670B2 JP2008178067A JP2008178067A JP4957670B2 JP 4957670 B2 JP4957670 B2 JP 4957670B2 JP 2008178067 A JP2008178067 A JP 2008178067A JP 2008178067 A JP2008178067 A JP 2008178067A JP 4957670 B2 JP4957670 B2 JP 4957670B2
Authority
JP
Japan
Prior art keywords
wiring
signal
line
wiring board
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008178067A
Other languages
English (en)
Other versions
JP2010021198A (ja
Inventor
和之 中川
正樹 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008178067A priority Critical patent/JP4957670B2/ja
Publication of JP2010021198A publication Critical patent/JP2010021198A/ja
Application granted granted Critical
Publication of JP4957670B2 publication Critical patent/JP4957670B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structure Of Printed Boards (AREA)

Description

この発明は、例えば実装基板やパッケージ基板などの配線基板、およびそれを用いた半導体装置に関する。
従来、例えば、下記の特許文献1に開示されているように、高周波の信号を伝送するための配線構造にかかる技術が知られている。この従来技術によれば、高周波信号の伝送損失を抑えるために、高周波信号が流れる配線の全長をできるだけ短くしている。
特開2002−198709号公報
現実的に配線基板の設計を行う際には種々の制約が存在するので、配線の全長を常に十分に短くできるとは限らない。むしろ、ある程度長い距離を配線で結び、この配線で高周波信号を伝送させざるを得ない場合は、少なくないと考えられる。
通常、ある長さを有する配線に信号を流し、信号周波数を増加させていくと(つまり伝送レートを増加していくと)、伝送特性は周波数の増加に応じて比例的に悪化していく。さらに、配線の長さに対して特定の関係を有する信号周波数においては、上記の比例的な伝送損失の増加に加えて、伝送特性の局所的な落ち込み(以下、これを「リップル」とも称する)が発生する。
配線の長さと信号周波数とが、定在波を生じさせるような特定の関係になっていると、この周波数の信号はリップルの影響を直接受ける。何らの対策も講じずに配線の設計を行うと、特定の周波数の信号が既述したリップルの影響を大きく受けてしまい、信号の伝送が不安定になったり信号を高品質に伝送できなくなったりするおそれがある。
この発明は、上記のような課題を解決するためになされたもので、高周波信号を安定的に伝送することができる配線基板及びそれを用いた半導体装置を提供することを目的とする。
本発明の一実施例にかかる配線基板は1つ以上の配線を備え、この配線は入力端、出力端およびこれらを結ぶ線路部を備えている。線路部には、1個以上のインピーダンス不連続構造部が設けられる。線路部をインピーダンス不連続構造部で分断した場合の各々の部分の長さは、配線を通過する信号の波長の最小値λminの1/2よりも短い。λminの値は、配線を通過する信号の最大周波数fmax、線路部の周囲を覆う誘電体の比誘電率εおよび真空中の光速度cとを用いてλmin=c/{ε 1/2×fmax}で表される。
この実施例によれば、リップルの悪影響によって信号伝送が損なわれるのを防止し、高周波信号を安定的に伝送することができる。
実施の形態1.
[実施の形態1の構成]
図1は、本発明の実施の形態1の配線基板2の断面図である。配線基板2は、半導体チップを有するパッケージ30および34の実装に用いられる基板、すなわち実装基板である。配線基板2は、紙面の左端側および右端側に、ランド14をそれぞれ備えている。半導体チップを有するパッケージ30、34は、ボール32、36をそれぞれ介して、ランド14に接続している。ボール32,36は例えば半田ボールである。
配線基板2は、2つのランド14を結ぶ、全長lの配線8を内部に備えている(ここでは、便宜上、配線8の一端のスルーホール10の中心から、配線8の他端のスルーホール10の中心までの距離をlとする)。実施の形態1では、配線8の全長lを40cmにする。配線8は、図に示すように、配線基板2の内部に設けられたいわゆる内層配線である。この配線8は、より詳細には、2つのランド14間に並べられた10個のスルーホール10と、個々のスルーホール10を接続する複数の線路部12とを有している。
線路部12は、個々のスルーホール10の上端側同士を結ぶように設けられている。図1に示すように、以下、個々の線路部12の長さをlとも称する。なお、実施の形態1では、線路部12の長さを全て同じ長さにしている。既述したように、実施の形態1ではl=40cmなので、lは、少なくとも、lを9分割した44.4mmより小さい。
図1に示すように、スルーホール10は、2つの線路部12の間に介在している。一方、スルーホール10は、線路部12との接続位置から分岐する分岐部10aも備えている。高周波信号の配線としてみた場合、この分岐部10aは、スタブとして機能する。線路部12の両端では、スルーホール10の存在によってインピーダンスが不連続になる。言い換えれば、スルーホール10により、線路部12の端部でインピーダンスの不整合が生じている。
スルーホール10が1つにつきインピーダンス不連続点が1つ存在しているとみなせば、配線8は、2つのランド14の間に、10個のインピーダンス不連続点を備えると言うことができる。以下、このスルーホール10を、配線の中にインピーダンス不連続点を生じさせるという意味で、「インピーダンス不連続構造部」とも称す。
なお、実施の形態1のスルーホール10は、ロングスタブ型の構成と言うことができる。ここで、ロングスタブ型のスルーホールとは、スルーホールのうちスタブとして利用する部分(実施の形態1のスルーホール10では分岐部10a)が長くなるように設計されたスルーホールを言うものとする。また、実施の形態1では、スルーホール10は、線路部12に比して大きな幅や厚みを有する構造とする。このような場合、スルーホール10の分岐部10aは、容量性スタブとして機能する。
実施の形態1では、配線基板2の基材4を、比誘電率εが4程度の材料を用いて形成する。線路部12やスルーホール10の周囲は、比誘電率ε=4の誘電体で覆われることになる。
配線基板2は、以下述べるように、配線8と、この配線8を流れる信号の周波数との間に、特定の関係が成立するように設計されている。つまり、配線8に流すべき高周波信号の周波数(換言すれば伝送レート)に応じて、配線8の構造が決定されている。
図2は、実施の形態1の構成と、配線8を流れる信号との関係を説明するための図である。図2(a)には、配線8が伝送する高周波信号の一例を示している。図2(a)に示すように、配線8に与えられる信号は一定の周波数とは限らない。しかしながら、信号伝達に用いられる以上、仕様などにより、配線8を通過する信号の周波数には上限が存在する。このため、配線8を流れる信号の周波数は、設計時に仕様として定められたある範囲の中で変動することになる。
以下、配線8に流れうる信号の周波数の範囲の上限を最大周波数fmaxと、下限を最小周波数fminと、それぞれ称する。また、最大伝送レートXmax(bps)は、最大周波数fmaxの2倍の値になる。例えば、fmax=1(GHz)であればXmax=2(Gbps)である。
図2(b)に示すように、最大伝送レートXmaxの信号の波長が、配線8に流れる信号の波長の最小値(以下、最小波長λminとも称す)となる。実施の形態1では、個々の線路部12の長さlが、下記の関係を満たす長さに定められている。
[数1]
< λmin/2
比誘電率εの誘電体材料中の伝送線路を伝播する光の速度cは、真空中の高速度をcとして、c=c/(ε1/2で表される。ここで、c=f×λの関係に従うと、配線8を伝わる信号の最小波長λminは、最大周波数fmax(Hz)、基材4の比誘電率εおよび真空中の光速度c(m/s)を用いて、次の式で表すことができる。
[数2]
λmin=c/{ε 1/2×fmax
このように、実施の形態1の配線基板2では、全ての線路部12の長さlが、数式2で規定される最小波長λminの1/2よりも短い。
なお、正確には、数式2における光速度cなどの具体的数値は、基礎定数の値29.9792458×10(m/s)などに従う。但し、実施の形態1では、数値計算を簡便にするため、真空中の光速度cを3.0×10(m/s)とみなして説明を行うものとする。簡便化した条件に従うと、実施の形態1の場合には、c=c/(4)1/2=c/2=1.5×10(m/s)である。また、数式2に従って、λmin=1.5×10/1×10=0.15(m)が得られる。最終的に、実施の形態1では、λmin/2=75(mm)である。このため、数式1に従って、個々の線路部12の長さlは、75mmよりも短く設計されている。
また、実施の形態1では、配線8の全長lが、下記の式を満たしているものとする。
[数3]
≧ λmin/2
つまり、実施の形態1の配線基板2では、配線8の長さlが、75mm以上の長さである。
前述したように、実施の形態1ではl=40cm(=400mm)およびl<44.4mmであるから、数式2および3の条件を共に満たしている。
[実施の形態1の作用効果]
以下、図3乃至8を用いて、本願発明者が行った実験の結果も参照しながら、実施の形態1の作用効果について説明する。
図3は、実施の形態1の作用効果の説明に用いるべく準備した、比較例の配線基板302を示している。配線基板302は、配線8に代えて配線308を備えている点を除き、実施の形態1の配線基板2と同様の構造を備えている。配線基板302の配線308は、配線基板2の配線8とは異なり、スルーホールによって区切られていない。よって、線路部312の長さはlとほぼ同じである。また、配線基板302は、配線308の両端にあるスルーホールが、実施の形態1とは異なり、ショートスタブ型の構造とされている。ショートスタブ型とは、スルーホールのうちスタブとして利用する部分(図3の破線60aの部位)が短いスルーホールである。
以下、配線基板302の構造を基本構造として本願発明者が行った実験について説明する。図4は、本願発明者が配線基板302の伝送特性(具体的にはSパラメータ)を調べた結果を示している。この実験では、配線基板302の構造を基本として、配線の特性インピーダンスZの値が異なる3種類のサンプルを準備し、これら3種類のサンプルの測定を行った。特性インピーダンスZの異なるサンプルは、絶縁層の厚みを調整して作製した。配線層のパターンは同仕様で、絶縁材等は同基材とし、特性インピーダンスZの高いものは絶縁層を厚く低いものは薄くした。
図4において、MINと記した線は、Zが最小の値(42Ω)のサンプルの測定結果を、TYPと記した線は、Zが中間の値(50Ω)のサンプルの測定結果を、MAXと記した線は、Zが最大の値(58Ω)のサンプルの測定結果を、それぞれ示している。いずれの測定結果も、信号の周波数が大きくなるほど、S21パラメータの値が低下していることがわかる。つまり、ZがMAX、TYP、MINの順に、伝送損失が大きくなっている。
図5(a)は、配線基板302の配線308を実施の形態1の様に配線基板上層に配置してスルーホール60をロングスタブ型にして、図3の矢印310の位置にスルーホールを追加して、図4と同様の実験を行った結果を示している。追加したスルーホールは合計4つであり、実施の形態1のスルーホール10と同様、ロングスタブ型のスルーホールである。スルーホールを4つ追加した合計6つのロングスタブ型スルーホールの形態では、長さがほぼlであった線路部312が、長さlの5本の線路部に分割される。図5(b)は、図5(a)のうち、周波数0〜5(GHz)およびSパラメータ0〜−20(dB)の領域(つまり、図5(a)の紙面左上の象限)を拡大した図である。図4と図5(a)を比較すると明らかなように、図5の条件では、特定の周波数においてS21パラメータが顕著に落ち込んでおり、リップルが顕在化している。
図5(b)の破線40で囲った位置(1GHz付近)のリップルは、本実験の条件下で、周波数0Hz側から周波数を増大させていく過程で顕著に表れた最初のリップルである。このリップルのS21パラメータが最も低くなる点(リップルのピーク)に対応する周波数を、fと記す。
配線基板302は、実施の形態1の配線基板2と同じく、比誘電率ε=4の基材を用いている。また、線路部312を5分割した場合の1つの線路部の長さlは、l/5=80mmと考えることができる。前述した図5(b)を参照すると、破線40で囲まれたリップルの周波数fは、1(GHz)より若干低い値である。
リップルは、配線の長さと信号周波数との間に特定の関係が成立して生ずる定在波がもたらすものである。破線40の位置のリップルは、周波数fの信号の波長λと線路部の長さlとの間で、l=λ/2の関係が成立することにより生じているものだと考えられる。
以下、便宜上、配線長lと信号波長λとの間でl=λ/2の条件が成立することにより生ずるリップルを、「λ/2共振によるリップル」とも称す。また、リップルによる落ち込みが最も大きくなるポイントを、「リップルのピーク」とも称す。
図6は、スルーホールの数およびスルーホールの構造が異なる合計6種類のサンプルについて、測定を行った結果を示している。スルーホールの合計数は、2個、6個、10個の3種類である。また、図6(a)はロングスタブ型のスルーホールの測定結果、図6(b)はショートスタブ型のスルーホールの測定結果である。図6(a)(b)に示すように、スルーホールの数や形状が異なると、リップルの発生具合が異なってくる。
スルーホール数が2個のサンプルの構成は、図3に示した構造と同様である。スルーホール合計数が6個のサンプルの構成は、図5の測定を行ったときの構成と同様である。この場合には、長さlの1本の線路部が、5本の長さlの線路部に分割されたものとみなせる。また、スルーホール合計数が10個のサンプルの構成は、実施の形態1の配線基板2と同様の構成である。この場合には、長さlの1本の線路部が、9本の長さlの線路部に分割されたものとみなせる。
スルーホールの合計数が多ければ、インピーダンス不連続点の数が多いと考えることができる。インピーダンス不連続点が多いほど、長さlの1本の線路部が多くのより短い線路部に分割される。同じ長さの1本の配線に対して設けられるスルーホールの個数が変われば、インピーダンス不連続点に挟まれた1つの線路部の長さが変わってくる。図6に現れているスルーホール数に応じたリップルの発生具合の相違は、分割後の個々の線路部の長さに応じて定在波の立ち方が異なる事と、インピーダンス不連続部の度合いに起因すると考えられる。
上記説明したように、配線に高周波信号を与える際、配線基板の基材の比誘電率εや、配線上のインピーダンス不連続点で区分された個々の線路部の長さに応じて、リップルのピークが位置する周波数が変わってくる。
そこで、実施の形態1では、これらの要素の相互の関係を利用して、伝送する信号がリップルのピークに落ち込むことを避けるように配線8の構造を決定している。
ある1本の配線に通過させる信号の周波数の範囲は、仕様などによって予め決定しておくことができる。つまり、ある配線に対して、通過させるべき信号の最大周波数fmaxは、予め特定しておくことが可能である。例えば、図7(a)に示すような、A点とB点との間を結ぶ長さlの配線に、ある周波数の範囲(最小周波数fmin〜最大周波数fmax)を有する信号を伝送させることを予定したとする。配線の長さlおよびこの配線が設けられている基材の比誘電率により、λ/2共振のリップルのピークが位置する周波数fが定まる。その結果、図8(a)に示すように、fが、最小周波数fmin〜最大周波数fmaxの中に位置していることが判明したとする。
このような場合には、図8(b)に示すように、スルーホール10を2つ加えることにより、図8(a)の配線の線路部を長さla1、la2、la3の3つの線路部に分割する。このとき、長さla1、la2、la3は、いずれも、最小波長λminの1/2よりも小さな値にする。
前述したように、最小波長λminは、最大周波数fmaxの信号の波長を意味する。最大周波数fmaxよりも低い周波数の信号は、いずれも、その波長が最小波長λminよりも長くなる。例えば、fmaxよりも低いある周波数fmidの信号について考えた場合、この周波数fmidの信号の波長をλmidで表すと、fmax>fmidかつλmin<λmidが成立している。長さla1、la2、la3をいずれもλmin/2より小さくした場合、周波数fmidの信号が流れてきても、この周波数fmidの信号の波長λmidの1/2の値はla1、la2およびla3よりも大きくなる。つまり、次式の関係が成立する。
[数4]
a1、la2、la3 < λmin/2 < λmid/2
このような場合、周波数fmidの信号の波長であるλmidは、長さla1、la2、la3の線路部のうちいずれの線路部とも、l=λ/2の関係が成立しない。よって、周波数fmidの信号は、図5を用いて述べたλ/2共振のリップルのピークに落ち込むことなく、長さla1、la2、la3の線路部を通過していくことができる。
同様に、fmax以下のいかなる周波数の信号が流れてきても、これらの信号の波長λの1/2は、長さla1、la2、la3のいずれよりも大きい。このため、fmax以下のいかなる周波数の信号も、長さla1、la2、la3の線路部のいずれともl=λ/2の関係が成立しない。よって、fmax以下のいかなる周波数の信号も、λ/2共振のリップルのピークに落ち込むことなく、la1、la2、la3が連結されてなる配線を通過していくことができる。従って、fmin〜fmaxの範囲の周波数の信号を、λ/2共振のリップルのピークを避けつつ、A点−B点の間で安定的に伝送させることができる。
リップルのピークが位置する周波数は、配線(線路部)の長さが短いほど、高周波側にシフトすると考えることができる。例えば図6(a)を見ると、スルーホール数が6のサンプルの測定結果に比して、スルーホール数が10のサンプルの測定結果は、全体的に高周波側にリップルの位置がシフトしている。図7(a)における長さlaの配線を図7(b)に示すようにより短い3つの区間に分割した場合、図8(a)に示すような伝送特性が図8(b)に示すように変化して、最初に現れるリップルがより高周波側にシフトすると予想される。つまり、インピーダンス不連続点によって配線を細かく分割することにより、リップルのピークを、信号の最大周波数fmaxよりも高周波側へと追いやることができる。
実施の形態1の配線基板2の構造には、上記の内容が反映されている。実施の形態1の構成の説明で述べたように、配線基板2の配線8は、数式1および数式2の条件を満たすように設計されている。
数式1が規定するのは、配線8をインピーダンス不連続点で分割した場合の個々の線路部12の長さl(線路部12の長さl)が、配線8に与えられる信号の最小波長λminの1/2よりも小さいという条件である。数式2は、最小波長λminの内容を規定している。従って、実施の形態1の配線基板2によっても、上述した長さla1、la2、la3の配線と同様に、fmin〜fmaxの範囲の周波数の信号を、λ/2共振のリップルのピークを避けつつ、2つのランド14間で安定的に伝送させることができる。
なお、実施の形態1では、数式3の条件が満たされており、配線8の全長lがλmin/2以上の長さを有している。l≧λmin/2の関係が成立している場合、周波数fmax以下のいずれかの周波数の信号において、l=λ/2の関係が成立しうる。これはつまり、周波数fmax以下のいずれかの周波数の信号が、λ/2共振のリップルのピークに落ち込んでしまうことを意味している。このように、2つの入出力点を結ぶ配線の全長がλmin/2以上の長さを有している場合、リップルの問題が確実に顕在化してしまう。このような状況下では、実施の形態1の手法が、確実にその効果を発揮することになる。
また、実施の形態1によれば、下記に述べるような種々の問題に鑑みても、リップルの悪影響を防ぐ上で効果的な対策だと言える。
現実的に配線基板の設計を行う際には、種々の制約が存在する。ある程度長い距離を配線で結び、この配線で高周波信号を伝送させざるを得ない場合は、少なくないと考えられる。また、例えば、配線基板の表面を延びる2つの配線を、立体的に交差させるような状況が考えられる。このような場合、2つの配線のうち一方の配線を、スルーホールを用いて配線基板の下層側へと逃がし(例えば、下層配線に接続し)、2つの配線のうち他方の配線の下を潜らせるように設計する場合が考えられる。このような場合、実施の形態1で述べた事項を考慮せずに配線中に無造作にスルーホールが設けられてしまうと、線路部の長さと信号周波数(波長)との間に定在波を生じさせる関係が成立して、特定の周波数の信号がリップルの影響を大きく受けてしまうおそれが高い。
また、近年、信号の伝送レートは増加の一途を辿り、信号の波長は益々短くなっている。信号の波長が短ければ、配線長を短く抑えるように努力しても、配線長lと信号の最小波長λminの関係がl≧λmin/2を満たすような場合を避けきれない可能性が高い。実施の形態1によれば、これらの種々の現実的な問題が並立するなかで、リップルの問題を効果的に解消することができる。
なお、実施の形態1では、配線基板2の内層配線の1本(ここでは、入力端子と出力端子との間を結ぶ1単位の配線を1本と数えている)を対象にしたが、本発明はこれに限られるものではない。表層配線、多層配線といった種々の配線構造を備えた配線基板を対象にして、本発明を適用することができる。配線基板が備える配線のなかから、1本だけを対象にしても良いし(例えば、数GHz以上の高周波信号を通す配線のみを対象にしてもよい)、或いは、全ての配線を対象にしても良い。ある入力端子とある出力端子(実施の形態1では2つのランド14)とを結ぶ1本の配線に、実施の形態1で述べた規則に従ってインピーダンス不連続構造部が配置されていれば、当該配線について既述した効果を得ることができる。
[実施の形態1の変形例]
(第1変形例)
実施の形態1では、配線基板2に、インピーダンス不連続構造部として、スルーホール10を設けている。図6の説明でも言及したように、インピーダンス不連続構造部として用いるスルーホールの構成は、ショートスタブ型の構成と、ロングスタブ型の構成という、2つのタイプの構成に分類することができる。
図9は、実施の形態1の第2変形例である配線基板52を示している。配線基板52は、実施の形態1の配線8に代えて、配線58を備えている。配線58は、ショートスタブ型のスルーホール60と、線路部62とが、交互に接続されることにより形成されている。線路部62には、2つのスルーホール60の上端側同士を結ぶものと、2つのスルーホール60の下端側同士を結ぶものとがある。これにより、スルーホール60の分岐部60aが分岐部10aに比して短くなり、分岐部60aが短めのスタブとして機能することになる。このように、ショートスタブ型の構成のスルーホールを用いることができる。
(第2変形例)
実施の形態1では、スルーホール10をインピーダンス不連続構造部として用いた。しかしながら、本発明はこれに限られるものではない。インピーダンスの不整合を引き起こすことができる種々の構造を、スルーホール10に代えて用いることができる。
以下、図10および図11を用いて、実施の形態2の第2変形例を説明する。図10は、線路112および接地導体114を有する、所謂マイクロストリップ線路の配線基板102の断面図である。基材4の表面には、ソルダーレジスト115が線路112を覆うように設けられる。線路112が、2つのランド113を結んでいる。配線基板に設けられる配線が、実施の形態1のような内層配線ではなく、図10に示すような、表層のみのマイクロストリップ線路である場合がある。
このような配線基板において、例えば、図10の構成の破線Eの部位にインピーダンス不連続構造部を設けたい場合には、図11(a)〜(c)に示すような構成を用いてインピーダンス不連続構造部を実現することができる。図11(a)〜(c)は、それぞれ、図10(a)の紙面上方側から、配線基板の線路112が設けられた表面を見下ろした図である。ここでは、線路112は、差動の信号を伝達させるための線路112a、112bの組として示している。
図11(a)は、線路112aと112bに、幅広の部位130aと130bをそれぞれ設けている。線路の途中で幅を広くすることにより、この幅広の部位でインピーダンス不整合を発生させることができる。また、図11(b)のような構造も可能である。図11(b)は、図10(a)の紙面上方から、基材4を透視して、線路112および接地導体114を示した図である。接地導体114の破線Eの部位に開口132を設けることによっても、線路112a、112bの破線Eの部位でインピーダンス不整合を生じさせることができる。また、図11(c)のように、線路112aと112bに、DCカットのコンデンサ134a、134bを設けても良い。
また、上記の種々の構造以外でも、配線中にインピーダンス不整合を生じさせることができる種々の構造を用いることができる。通常、伝送線路で用いられているように、伝送線路を途中で部分的に分岐させてスタブを形成し、これをインピーダンス不整合構造部として用いることができる。
また、図10の構成は表層配線のみのマイクロストリップ線路を用いているが、例えば、ストリップ線路とマイクロストリップ線路とをスルーホールやビアホールを介して接続するなどして、2つのランド113を接続してもよい。
(第3変形例)
実施の形態1では、λ/2共振のリップルに着目してこれを避けるべく、数式1および2の条件を満たすように配線8を設計した。
ところで、理論的な考察によれば、ある長さlの配線に対してl=λ/4の関係が成立するような波長λは、共振波長に該当する。この場合、当該波長λの信号はリップルのピークに落ち込んでしまい、伝送ロスが非常に大きくなると考えられる。
そこで、第3変形例では、スルーホール10の数を更に増やし、個々の線路部12の長さlをλmin/4より短くする。記述したように、実施の形態1ではλmin=150(mm)と考えているので、lをλmin/4=37.5(mm)よりも短くする。このようにすれば、λ/2共振のリップルのピークを回避したのと同様に、λ/4共振のリップルのピークをも回避することができる。つまり、λ/4の共振を起こさせない長さまで、配線を短く分割することができる。
なお、本願発明者の考察によれば、1つの配線の両端のインピーダンス不連続点の終端状況によっても、リップルの現れ方が異なってくると考えられる。図5や図6ではλ/4共振のリップルが認められないものの、終端状況によっては、λ/4共振のリップルが顕著に現れるものと予想される。
なお、実施の形態1では、スルーホール10の間隔を等間隔にしたが、本発明はこれに限られない。インピーダンス不連続構造部を配置する間隔は、等間隔でなくともよい。つまり、線路部12の長さlは、均等でなくとも良い。
なお、本発明は、配線8の全長lがλmin/2以上である場合のみに限らず、全長がλmin/2より短い配線に対しても利用することができる。
なお、配線基板の構造の寸法、比誘電率、或いは信号の周波数などは、実施の形態1で示した具体的な数値以外の値を用いることができる。例えば、実施の形態1では、配線基板2の基材4を、比誘電率εが4の材料で形成したが、これ以外の比誘電率の種々の材料を用いることができる。用いる材料に応じて、数式2に代入する数値を変更すればよい。
実施の形態2.
実施の形態1の配線基板は、半導体チップを有するパッケージの実装用の実装基板である。一方、半導体チップのパッケージ用の配線基板(以下、「パッケージ基板」とも称す)にも、実施の形態1で述べた内容を適用することが可能である。
図12は、本発明の実施の形態2にかかる半導体装置200を示している。図12(a)は、半導体装置200の斜視図である。図12(a)に示すように、半導体装置200は、半田ボール236を有するパッケージ基板202と、パッケージ基板202に取り付けられた半導体チップ230と、アンダーフィル樹脂231と、ヒートスプレッダ233とを備えている。
図12(b)は、図12(a)における半導体装置200のA−A矢印線に従う断面図である。半導体装置200は、パッケージ基板202に半導体チップ230が実装されている。パッケージ基板202のランド214は、半導体チップ230とバンプ232を介して接続している。
パッケージ基板202は、ソルダーレジスト202a、ビルドアップ層202b、コア層202cからなる。パッケージ基板202は、ランド214から半田ボール236側まで延びる内層配線208を備えている。パッケージ基板202は、裏面に、内層配線208と接続する半田ボール236を備えている。ヒートスプレッダ233と半導体チップ230の間には、放熱樹脂234が設けられている。
内層配線208は、その途中にスルーホール210を有している。このスルーホール210が、インピーダンス不連続構造部として機能する。その結果、図12(b)に模式的に示すように、内層配線208が長さlと長さlの2つの配線に分割されている。このスルーホール210は、ビアであってもよい。実施の形態2では、lおよびlを、内層配線208を伝わる信号の最大周波数fmaxから定まる最小波長λminとの間でl、l<λmin/2の関係が成立するような長さに設計する。このような構成とすることで、実施の形態1と同様に、内層配線208に安定的に信号を通すことができる。
なお、実施の形態2でも、実施の形態1で述べた変形例を適用することができる。例えば、λ/4共振のリップルを避けるべく、l、l<λmin/4の条件を満たすように内層配線208を設計することもできる。
本発明の実施の形態1の構成を示す図である。 実施の形態1の配線に流れる信号を説明する図である。 実施の形態1にかかる実験に用いた、比較用の配線基板の構成を示す図である。 実施の形態1にかかる実験で行った、S21パラメータの測定結果を示す図である。 実施の形態1にかかる実験で行った、S21パラメータの測定結果を示す図である。 実施の形態1にかかる実験で行った、S21パラメータの測定結果を示す図である。 実施の形態1の作用効果を説明するための図である。 実施の形態1の作用効果を説明するための図である。 実施の形態1の変形例を示す図である。 実施の形態1の変形例を説明するための図である。 実施の形態1の変形例を説明するための図である。 本発明の実施の形態2の構成を示す図である。
符号の説明
2、52、102 配線基板
4 基材
8 配線
10、60 スルーホール
10a、60a 分岐部
12 線路部
14 ランド
30 半導体チップを有するパッケージ
32 ボール
112 線路
112a、112b 線路
114 接地導体
115 ソルダーレジスト
130a 幅広部位
132 開口
134a、134b コンデンサ
200 半導体装置
202 パッケージ基板
202a ソルダーレジスト
202b ビルドアップ層
202c コア層
208 内層配線
210 スルーホールまたはビア
214 ランド
230 半導体チップ
231 アンダーフィル樹脂
232 バンプ
233 ヒートスプレッダ
234 放熱樹脂
236 半田ボール
302 比較例の配線基板

Claims (4)

  1. 信号を入力するための入力部と、該入力部と接続して前記信号を伝送し誘電体で周囲を覆われた線路部と、該線路部と接続して前記信号を出力する出力部と、を有する配線を1つ以上備え、
    前記1つ以上の配線のうち、少なくとも1つの配線は、前記線路部に1個以上のインピーダンス不連続構造部を有しており、かつ、該線路部を該1個以上のインピーダンス不連続構造部で分断した場合の各々の部分の長さが、該少なくとも1つの配線を通過する信号の最大周波数fmax、該線路部の周囲を覆う誘電体の比誘電率εおよび真空中の光速度cとを用いてλ=c/{ε 1/2×fmax}で表される波長λの1/2の値よりも短いことを特徴とする配線基板。
  2. 前記各々の部分の長さは、いずれも、前記波長λの1/4の値よりも短いことを特徴とする請求項1に記載の配線基板。
  3. 前記少なくとも1つの配線の長さが、前記波長λの1/2の値以上であることを特徴とする請求項1または2に記載の配線基板。
  4. 信号を入力するための入力部と、該入力部と接続して前記信号を伝送し誘電体で周囲を覆われた線路部と、該線路部と接続して前記信号を出力する出力部と、を有する配線を1つ以上備えた配線基板と、
    前記配線基板の入力部及び出力部のいずれか一方に電気的に接続された半導体チップと、
    前記配線基板の入力部及び出力部の他方に接続された外部接続端子と、を備え、
    前記入力部及び前記出力部は、前記配線基板の互いに向かい合う2つの面に設けられ、
    前記1つ以上の配線のうち、少なくとも1つの配線は、前記線路部に1個以上のインピーダンス不連続構造部を有しており、かつ、該線路部を該1個以上のインピーダンス不連続構造部で分断した場合の各々の部分の長さが、該少なくとも1つの配線を通過する信号の最大周波数fmax、該線路部の周囲を覆う誘電体の比誘電率εおよび真空中の光速度cとを用いてλ=c/{ε 1/2×fmax}で表される波長λの1/2の値よりも短いことを特徴とする半導体装置。
JP2008178067A 2008-07-08 2008-07-08 配線基板及びそれを用いた半導体装置 Expired - Fee Related JP4957670B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008178067A JP4957670B2 (ja) 2008-07-08 2008-07-08 配線基板及びそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008178067A JP4957670B2 (ja) 2008-07-08 2008-07-08 配線基板及びそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2010021198A JP2010021198A (ja) 2010-01-28
JP4957670B2 true JP4957670B2 (ja) 2012-06-20

Family

ID=41705839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008178067A Expired - Fee Related JP4957670B2 (ja) 2008-07-08 2008-07-08 配線基板及びそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP4957670B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6176917B2 (ja) * 2012-11-20 2017-08-09 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
CN112770492B (zh) * 2019-10-18 2022-09-09 恒为科技(上海)股份有限公司 一种高速信号过孔的设计方法、系统及存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267466A (ja) * 2000-01-12 2001-09-28 Tdk Corp 電力増幅モジュール
JP2002050836A (ja) * 2000-07-31 2002-02-15 Canon Inc プリント配線板及びこれを搭載した電子機器
JP4462758B2 (ja) * 2000-12-27 2010-05-12 京セラ株式会社 高周波用配線基板
JP3443408B2 (ja) * 2001-02-26 2003-09-02 松下電器産業株式会社 配線基板及びそれを用いた半導体装置
JP2002359443A (ja) * 2001-03-27 2002-12-13 Sumitomo Metal Electronics Devices Inc 高周波パッケ−ジと配線基板との接続構造
JP2003332486A (ja) * 2002-05-10 2003-11-21 Sumitomo Metal Electronics Devices Inc 高周波パッケ−ジと配線基板との接続構造
JP2004311568A (ja) * 2003-04-03 2004-11-04 Sumitomo Metal Electronics Devices Inc 高周波パッケージ
JP2005056961A (ja) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd インターポーザ
JP2005056959A (ja) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd インターポーザ
JP2005056958A (ja) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd インターポーザ

Also Published As

Publication number Publication date
JP2010021198A (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
US8476537B2 (en) Multi-layer substrate
KR100731544B1 (ko) 다층배선 코플래너 웨이브가이드
KR100752566B1 (ko) 회로 기판
US8253029B2 (en) Filter circuit element and electronic circuit device
JP6845118B2 (ja) 高周波伝送線路
JP5352019B1 (ja) 多層回路基板及び高周波回路モジュール
JP4848490B2 (ja) 伝送線路及びこれを有する配線基板並びに半導体装置
JP2006211070A (ja) 多層配線基板
JP2007158675A (ja) 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ
JP6299445B2 (ja) コネクタ付きケーブル及びコネクタ
JP2011010209A (ja) 差動信号線路及び配線基板
JP2010212617A (ja) フレキシブル配線基板
JP2005340506A (ja) プリント配線基板
JP2008244703A (ja) 差動信号線路
US6531932B1 (en) Microstrip package having optimized signal line impedance control
JP4957670B2 (ja) 配線基板及びそれを用いた半導体装置
JP5392131B2 (ja) 配線基板
JP4659087B2 (ja) 差動平衡信号伝送基板
JP3966865B2 (ja) Dcカット構造
JP2009212400A (ja) 高周波パッケージ
JP4927993B2 (ja) 複合配線基板
JP2009088063A (ja) 半導体装置およびその設計方法
JP2004207949A (ja) 伝送線路
WO2022003905A1 (ja) 配線基板および信号接続構造
JP2014154593A (ja) 高周波パッケージ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees