JP4462758B2 - 高周波用配線基板 - Google Patents

高周波用配線基板 Download PDF

Info

Publication number
JP4462758B2
JP4462758B2 JP2000396635A JP2000396635A JP4462758B2 JP 4462758 B2 JP4462758 B2 JP 4462758B2 JP 2000396635 A JP2000396635 A JP 2000396635A JP 2000396635 A JP2000396635 A JP 2000396635A JP 4462758 B2 JP4462758 B2 JP 4462758B2
Authority
JP
Japan
Prior art keywords
line
conductors
conductor
interlayer
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000396635A
Other languages
English (en)
Other versions
JP2002198709A (ja
Inventor
麿明 前谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000396635A priority Critical patent/JP4462758B2/ja
Priority to US10/034,191 priority patent/US6441471B1/en
Publication of JP2002198709A publication Critical patent/JP2002198709A/ja
Application granted granted Critical
Publication of JP4462758B2 publication Critical patent/JP4462758B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/04Fixed joints
    • H01P1/047Strip line joints
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6616Vertical connections, e.g. vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はマイクロ波やミリ波といった高周波信号を伝送する伝送線路構造を有する高周波用配線基板に関し、特に誘電体基板の上面−下面間における線路接続部における高周波信号の反射特性を改善した高周波用配線基板に関するものである。
【0002】
【従来の技術】
従来、高周波信号を伝送する伝送線路構造を有する高周波用配線基板においては、誘電体基板の表裏面に配設された線路導体間の接続を実現しようとする際には、図5に斜視図で示すように、ビアホール導体等の貫通導体を用いて誘電体基板の表裏面に形成された線路導体間を接続していた。
【0003】
図5においては高周波用配線基板の内部を透視して破線で図示している。図5に示すように、単層あるいは複数の誘電体層から成る誘電体基板1の上面および下面にはそれぞれ高周波信号の伝送線路としての表層線路導体2および3が互いに一直線状に形成されており、これら表層線路導体2・3はビアホール導体等の信号用貫通導体4によりその対向する端部同士が接続されている。また誘電体基板1の上面および下面には、それぞれ表層線路導体2・3を取り囲むように表層接地導体5および6が形成されており、表層線路導体2・3および表層接地導体5・6は、誘電体基板1の上面および下面においてそれぞれグランド付コプレーナ線路を構成している。また、表層接地導体5・6は表層線路導体2・3の両側に略平行に配設された多数の接地用貫通導体7によって互いに接続されており、誘電体基板1の上面および下面に形成されたグランド付コプレーナ線路における安定した接地を実現すると同時に、信号用貫通導体4の周辺部においてはインピーダンス整合用の接地部としての機能を兼ね備えている。
【0004】
【発明が解決しようとする課題】
しかしながら、図5に示すような従来の高周波用配線基板においては、伝送すべき高周波信号の周波数が高くなると、信号用貫通導体4の長さが誘電体基板1内における信号周波数の管内波長に対して同程度に近づくこととなるためにインピーダンスの不整合の度合いが顕著になり、高周波信号の反射が増大してしまうこと、また同様に誘電体層の厚みも誘電体層内における信号周波数の管内波長に対して同程度に近づくこととなるために誘電体層の内部において平行平板モードもしくは導波管モードへの不要なモード変換が生じてしまい、伝送特性が劣化してしまうという問題点があった。
【0005】
そのため、伝送される高周波信号のさらなる高周波化に対して、誘電体基板の上面と下面の線路導体間で高周波信号を良好な伝送特性で伝送できる伝送線路構造の実現が望まれている。
【0006】
本発明は上記従来技術における問題点に鑑みてなされたものであり、その目的は、誘電体基板の上面−下面間における線路接続部における高周波信号の反射特性を改善し、かつ誘電体基板内部における不要モードへの変換の発生を抑制することにより、マイクロ波やミリ波といった高周波領域においても効率のよい信号伝送が可能な線路接続部を有する高周波用配線基板を提供することにある。
【0007】
本発明の高周波用配線基板は、複数の誘電体層を積層して成る誘電体基板の上面および下面に互いに一直線状に形成されるとともにそれぞれが表層接地導体で取り囲まれた一対の表層線路導体の間で、前記誘電体層の層間に前記一対の表層線路導体と一直線状かつ平行に形成されるとともに層間接地導体で取り囲まれ、端部が信号用貫通導体により前記一対の表層線路導体の各端部と接続された層間線路導体を介して高周波信号を伝送する線路接続部を具備した高周波用配線基板であって、前記線路接続部において、上面および下面の前記表層接地導体同士が前記層間線路導体に平行な両側に所定の幅をもって2列に配設された接地用上下貫通導体により前記層間接地導体を介して接続されるとともに、前記層間接地導体が前記層間線路導体に直交する両側に所定の間隔で1列に配設された接地用層間貫通導体によりそれぞれ上面および下面の前記表層接地導体と接続されており、前記層間線路導体と前記表層線路導体との間の前記誘電体層の厚みおよび前記層間線路導体の前記信号用貫通導体間における直線部分の長さを前記高周波信号の信号波長の4分の1以下とし、かつ前記層間線路導体とこれに平行な両側の前記接地用上下貫通導体との間で前記層間接地導体の非形成領域に上面および下面の前記表層接地導体間を接続する接地用貫通導体を前記高周波信号の周波数を遮断周波数にもつ所定の間隔以下であるとともに前記層間線路導体との間隔が前記誘電体層の厚み以上として配設したことを特徴とするものである。
【0008】
【発明の実施の形態】
本発明の高周波用配線基板によれば、誘電体基板の上面および下面の表層線路導体間を上記構成の線路接続部で接続したことから、層間線路導体の端部に設けられた信号用貫通導体の長さが誘電体基板内における管内波長に対して短く保てること、および上面(下面)表層線路導体を信号導体とする高周波伝送線路構造における接地部に相当する層間接地導体が層間線路導体を信号導体とする高周波伝送線路構造における接地部に相当する下面(上面)表層接地導体と接地用層間貫通導体により接続されていることから高周波伝送線路構造の変換における接地の不連続性が解消されることにより、上面および下面の表層線路導体間を接続する層間線路導体および信号用貫通導体による反射の増加を低く抑えることができる。また、一般に伝送線路上における不連続点間においては不連続点の間隔を半波長の整数倍とするような定在波が分布しうるが、層間線路導体の信号用貫通導体間における直線部分の長さを高周波信号の管内波長の4分の1以下としたため、層間線路導体の両端に接続される信号用貫通導体による不連続点間において発生する定在波の波長を信号周波数よりも高い周波数領域へと移行させることができ、それと同時に、矩形導波管構造においては断面の長辺に相当する長さが短いほど遮断周波数が高くなるため、層間線路導体とこれに平行な両側の接地用上下貫通導体との間で層間接地導体の非形成領域に上面および下面の表層接地導体間を接続する接地用貫通導体を高周波信号の周波数を遮断周波数にもつ所定の間隔以下で配設することにより、層間線路導体を取り巻くようにその信号伝送方向に平行な両側に所定の幅をもって2列に配設された接地用上下貫通導体および上下面の表層接地導体および層間線路導体とこれに平行な両側の接地用上下貫通導体との間で層間接地導体の非形成領域に上面および下面の表層接地導体間を接続する接地用貫通導体によって構成される誘電体導波管線路状の構造に対する遮断周波数も信号周波数よりも高い周波数領域へと移行させることが可能となる。その結果、誘電体基板の上面−下面間における線路接続部における高周波信号の反射特性を改善し、かつ誘電体基板内部における不要モードへの変換の発生を抑制することにより、マイクロ波やミリ波といった高周波領域においても効率のよい信号伝送が可能な線路接続部を有する高周波用配線基板となる。
【0009】
以下、図面に基づいて本発明の高周波用配線基板を詳細に説明する。
【0010】
図1は本発明の高周波用配線基板の実施の形態の一例を示す斜視図である。また、図2は図1に示す高周波用配線基板の分解斜視図、図3は図1に示す高周波用配線基板の線路導体の方向に沿った断面図である。なお、図1においても高周波用配線基板の内部を透視して破線で図示している。
【0011】
これらの図において、11aおよび11bは誘電体基板を構成する誘電体層、12および13は誘電体基板の上面および下面にそれぞれ互いに一直線状に形成された表層線路導体、14は誘電体層11a・11bの層間に表層線路導体12・13と一直線状かつ平行に形成された層間線路導体、15および16は誘電体基板の上面および下面にそれぞれ表層線路導体12・13を取り囲んで形成された表層接地導体、17は誘電体層11a・11bの層間に層間線路導体14を取り囲んで形成された層間接地導体である。これらにより、誘電体層11aを基材として表層線路導体12と層間接地導体17とによりマイクロストリップ線路を構成し、同様に誘電体層11bを基材として表層線路導体13と層間接地導体17とによりマイクロストリップ線路を構成し、誘電体層11a・11bを基材として層間線路導体14と表層接地導体15・16とによりストリップ線路(トリプレート線路)を構成している。
【0012】
なお、図1〜図3に示す例においては、表層線路導体12および13に対してこれらに平行な両側にそれぞれこれを取り囲んで表層接地導体15・16が延びているが、これは限定的にコプレーナ線路構造であることを意味するものではなく、表層線路導体12・13と表層接地導体15・16との間隔が表層線路導体12・13の略線路幅以上に広い場合にはマイクロストリップ線路とみなすことができ、図1においてはそのようにマイクロストリップ線路とみなせる場合の例を図示している。
【0013】
また、表層線路導体12・13および層間線路導体14とそれらの端部の先に位置する表層接地導体15・16および層間接地導体17との信号伝送方向における間隔は、上記のマイクロストリップ線路(表層線路導体12と層間接地導体17、表層線路導体13と層間接地導体17)およびストリップ線路(層間線路導体14と表層接地導体15・16)においてそれぞれの線路導体と対向する接地部の一部を取り除く間隔に相当するために、製作可能な範囲で可能な限り狭くしておくことが望ましい。
【0014】
18および19は、それぞれ表層線路導体12の端部と層間線路導体14の一方の端部とを、および表層線路導体13の端部と層間線路導体14の他方の端部とを接続する信号用貫通導体である。
【0015】
ここで、層間線路導体14の長さは、信号用貫通導体18・19の積層ズレによる位置ズレ防止のためにその両端に略円形状のランド部が形成されており、このランド部の直径は一般に層間線路導体14の直線部の幅に等しくないことから、これを考慮し、このランド部の直径分の長さを層間線路導体14の全体の長さから差し引いた長さを、層間線路導体14の直線部分の長さと規定する。そして、この直線部分の長さを高周波信号の信号波長の4分の1以下とすることにより、また層間線路導体14と上面および下面の表層線路導体12および13との間の誘電体層11aおよび11bの厚み、すなわち層間線路導体14と表層線路導体12・13とを接続する信号用貫通導体18・19の長さも高周波信号の信号波長の4分の1以下とすることにより、層間線路導体14端部に設けられた信号用貫通導体18・19の長さが誘電体基板11内における管内波長に対して短く保てること、および上面(下面)の表層線路導体12(13)を信号導体とする高周波伝送線路構造における接地部に相当する層間接地導体17が層間線路導体14を信号導体とする高周波伝送線路構造における接地部に相当する下面(上面)の表層接地導体13(12)と接地用層間貫通導体21(22)により接続されていることから高周波伝送線路構造の変換における接地の不連続性が解消されるため、このマイクロストリップ線路/ストリップ線路/マイクロストリップ線路の構造から成る線路接続部における高周波伝送線路の特性インピーダンスの不連続に起因する影響を緩和することができる。
【0016】
また20は層間線路導体14に平行な両側に所定の幅をもって2列に配設され、上面および下面の表層接地導体15および16を層間接地導体17を介して接続する接地用上下貫通導体であり、21および22は、層間接地導体14に直交する両側に所定の間隔でそれぞれ1列に配設された、上面の表層接地導体15と層間接地導体17と、および下面の表層接地導体16と層間接地導体17とを接続する接地用層間貫通導体である。
【0017】
これら接地用上下貫通導体20ならびに接地用層間貫通導体21・22は、製作可能な範囲内で可能な限り個々の間隔を狭くし、形成数を多くするほど、それぞれの部位における高周波的な接地が強化される。例えば、接地用上下貫通導体20の各列における貫通導体間の間隔および接地用層間貫通導体21・22のそれぞれの列における貫通導体間の間隔は、高周波信号の信号波長の2分の1未満の繰り返し間隔でできるだけ狭く配設するとよい。なお、この繰り返し間隔は、必ずしも一定の値であることに限られず、信号波長の2分の1未満で種々の値を組み合わせて設定してもよい。また、2列の接地用上下貫通導体20の幅は、上下の表層線路導体12・13間の間隔の2倍程度としておくとよく、これにより、接地用上下貫通導体20と表層接地導体15・16とにより誘電体導波管線路状の構造で層間線路導体14を取り囲むこととなり、電磁気的なシールドとして効果的に機能させることができる。
【0018】
そして、本発明の高周波用配線基板においては、層間線路導体14に平行な両側の接地用上下貫通導体20との間で層間接地導体17の非形成領域23に、上面の表層接地導体15と下面の表層接地導体16との間を接続する接地用貫通導体24を、高周波信号の周波数を遮断周波数にもつ間隔以下で配設することが重要である。
【0019】
この接地用貫通導体24を配設する間隔は、高周波信号の周波数を遮断周波数にもつ間隔以下、例えば比誘電率8.8の誘電体層を使用した場合であれば、1層当りの厚みが0.2mmの層を2層積層した構造においては縦方向の間隔が0.4mmとなる誘電体導波管とみなすことができ、伝送方向に対する横方向の間隔が0.9mm、0.8mm、0.7mmのときに遮断周波数はそれぞれ約56.2GHz、約63.2GHz、約72.2GHzとなることから、信号周波数上限を66GHzとして設計するときには、0.7mmの間隔で配設する。この間隔は、導波管モード抑圧のためには狭いほどよいが、その反面、近接させすぎた場合には、層間線路導体14を信号導体とする高周波伝送線路構造のインピーダンスに影響してしまうことから、層間接地導体24に対するランド25(後述)と層間線路導体14との間隔が誘電体層1層あたりの厚み(上述の例では0.2mm)以上離すとよい。また層間線路導体14に平行な方向における位置は、層間線路導体14における両方の端部側において導波管モード抑圧効果を略等しく持たせるためにも、層間線路導体14の直線部の中点付近対応する位置に設置するとするとよい。
【0020】
さらに、接地用貫通導体24および2列の接地用上下貫通導体20は、層間線路導体14に対して両側で等間隔とする必要はないが、偏って配置した場合に例えば層間信号導体14を信号導体とする高周波伝送線路構造のインピーダンスに影響しない等、他の要件に抵触しない範囲での自由な配置とすればよく、通常は対称に設計するとよい。
【0021】
さらにまた、接地用貫通導体24は、層間線路導体14の両側で、それぞれ複数設置してもよいが、マイクロストリップ線路/ストリップ線路変換部におけるインピーダンス設計に影響が生じないように、好ましくは信号用貫通導体18・19の両側を避けて設置される。
【0022】
なお、25は、接地用貫通導体24の積層ズレによる位置ズレ防止のために上側の誘電体層11aと下側の誘電体層11bとの層間に形成された略円形状のランドである。
【0023】
このような接地用貫通導体24を配設することにより、本発明の高周波用配線基板によれば、上面の表層線路導体12と下面の表層線路導体13とを接続する接続部である層間線路導体14に対して誘電体層11a・11bを積層した厚みに等しい厚みを有する誘電体導波管線路状の構造が構成されることとなり、この導波管の幅によって遮断周波数、すなわちこの構造の内部を導波管モードにて伝送可能な周波数の下限が規定されるのに対し、この線路接続部により伝送される高周波信号の周波数を遮断周波数にもつ間隔以下、すなわちより高い遮断周波数を有する間隔で層間線路導体14の両側に接地用貫通導体24を配設することにより、層間線路導体14を信号導体とする高周波伝送線路構造における伝送モード、すなわちTEMモードによる伝送に影響を与えずに、不要モードである導波管モードに対する遮断周波数をより高くできるため、誘電体層11a・11bから成る誘電体基板11を基材とし層間線路導体14と表層接地導体15・16とからなるストリップ線路部分における導波管モードの発生を抑えることが可能となり、その結果、誘電体基板11内において所望の伝送モードであるTEMモードから、不要モードである導波管モードへのモード変換の発生を抑制することができ、結果として所望の伝送モードであるTEMモードの伝送を効率的に行なうことができる。
【0024】
【実施例】
次に、本発明の高周波用配線基板について具体例を説明する。
【0025】
まず、比誘電率が8.8で、厚みが0.2mmのアルミナセラミックスから成る誘電体層を2層積層して誘電体基板を作製した。この上面および下面にそれぞれ表層線路導体としてマイクロストリップ線路(線路幅が0.22mm)を互いに一直線状に形成した。また、これらマイクロストリップ線路の端部にはそれぞれ信号用貫通導体である信号ビア導体(直径が0.1mm)を接続するためのランド部(直径が0.15mm)を形成しており、このランド部に接続された信号ビア導体はそれぞれ誘電体層を貫通して誘電体層の層間に形成した両端に信号ビア導体接続用のランド部(直径が0.15mm)を有する層間線路導体であるストリップ線路(線路幅が0.1mm)と接続した。なお、信号ビア導体の信号伝送方向における間隔は0.5mmとした。
【0026】
また、誘電体基板の表層および層間に形成した表層線路導体および層間線路導体の端部から信号伝送方向に0.15mmの距離のところからそれぞれの線路導体を取り囲むように、それぞれ表層接地導体および層間接地導体を形成した。これら表層接地導体と層間接地導体との間は間隔を0.25mmとして形成された接地用層間貫通導体である接地ビア導体によって接続し、さらに層間線路導体に対して平行な両側に層間線路導体の中心線からの距離が0.6mmとなるように、0.25mmの間隔にて接地用貫通導体である接地ビア導体を形成して上下の表層接地導体と接続した。以上のような構成により、本発明の高周波用配線基板Aを作製した。
【0027】
また、比較例として、上記と同じ材料および層構成において、上面および下面に表層線路導体としてグランド付コプレーナ線路(線路幅が0.22mm、線路導体と接地導体との間隔が0.14mm)を形成し、これら表層線路導体が各誘電体層を貫通する信号用貫通導体である信号ビア導体により接続されていると同時に、各誘電体層を貫通する接地用上下貫通導体である接地ビア導体によって、上面および下面に形成されている表層接地導体を接続して、従来の構成の高周波用配線基板Bを作製した。
【0028】
そして、これら高周波用配線基板AおよびBについて、積層基板の上面に形成された表層線路導体から信号ビア導体および層間線路導体を介して下面の表層線路導体に至る高周波伝送に対するSパラメータをネットワークアナライザを用いて抽出し、それぞれの反射係数としてS11を求めた。これらの反射係数の周波数特性の結果を図4に示す。
【0029】
図4は各高周波用配線基板の反射係数の周波数特性を示す線図であり、横軸は周波数(単位:GHz)を、縦軸は反射係数S11(単位:dB)を表わしており、特性曲線のうち実線は実施例の高周波用配線基板Aの、破線は比較例の高周波用配線基板Bの結果を示している。図4に示されているように、実施例の高周波用配線基板Aは比較例の高周波用配線基板Bに比べて、周波数の増大に対する反射係数S11の増加の割合が低く抑えられており、高周波領域においても反射係数S11が低い反射特性を実現しており、良好な高周波伝送特性を有している。
【0030】
これにより、本発明の高周波用配線基板は、表層線路導体と層間線路導体とを接続する信号用貫通導体によるインダクタンス分の増加を低く抑えることが可能であり、かつ層間線路導体の両端に接続される信号用貫通導体による不連続点間における定在波に対する波長を高周波信号の周波数よりも高い周波数領域へと移行させることができると同時に、層間線路導体に対してその平行な両側に配設した2列の接地用上下貫通導体およびこれによって接続された表層接地導体によって構成される誘電体導波管線路状の構造における遮断周波数を高周波信号の周波数よりも高い周波数領域へと移行させることも可能となり、良好な高周波伝送特性を有する線路接続部を具備した高周波用配線基板となることが確認できた。
【0031】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。
【0032】
【発明の効果】
以上のように、本発明の高周波用配線基板によれば、誘電体基板の上面および下面に互いに一直線状に形成されるとともに表層接地導体で取り囲まれた一対の表層線路導体の間で、誘電体層の層間に表層線路導体と一直線状かつ平行に形成されるとともに層間接地導体で取り囲まれ、端部が信号用貫通導体により表層線路導体の各端部と接続された層間線路導体を介して高周波信号を伝送する線路接続部において、上面および下面の表層接地導体同士が層間線路導体に平行な両側に所定の幅をもって2列に配設された接地用上下貫通導体により層間接地導体を介して接続されるとともに、層間接地導体がこれに直交する両側に所定の間隔で1列に配設された接地用層間貫通導体によりそれぞれ上面および下面の表層接地導体と接続されており、層間線路導体と表層線路導体との間の誘電体層の厚みおよび層間線路導体の信号用貫通導体間における直線部分の長さを高周波信号の信号波長の4分の1以下とし、かつ層間線路導体とこれに平行な両側の接地用上下貫通導体との間で層間接地導体の非形成領域に上面および下面の表層接地導体間を接続する接地用貫通導体を高周波信号の周波数を遮断周波数にもつ所定の間隔以下で配設したことから、上面および下面の表層線路導体間を接続する層間線路導体および信号用貫通導体によるインダクタンス成分の増加を低く抑えることができるとともに、層間線路導体の両端に接続される信号用貫通導体による不連続点間において発生する定在波の波長を信号周波数よりも高い周波数領域へと移行させることができ、それと同時に、層間線路導体を取り巻くように構成される誘電体導波管線路状の構造に対する遮断周波数も信号周波数よりも高い周波数領域へと移行させることが可能となる。その結果、誘電体基板の上面−下面間における線路接続部における高周波信号の反射特性を改善し、かつ誘電体基板内部における不要モードへの変換の発生を抑制することにより、マイクロ波やミリ波といった高周波領域においても効率のよい信号伝送が可能な線路接続部を有する高周波用配線基板となる。
【0033】
以上により、本発明によれば、誘電体基板の上面−下面間における線路接続部における高周波信号の反射特性を改善し、かつ誘電体基板内部における不要モードへの変換の発生を抑制することにより、マイクロ波やミリ波といった高周波領域においても効率のよい信号伝送が可能な線路接続部を有する高周波用配線基板を提供することができた。
【図面の簡単な説明】
【図1】本発明の高周波用配線基板の実施の形態の一例を示す斜視図である。
【図2】本発明の高周波用配線基板の実施の形態の一例を示す分解斜視図である。
【図3】本発明の高周波用配線基板の実施の形態の一例を示す断面図である。
【図4】実施例および比較例の高周波用配線基板における反射係数の周波数特性を示す線図である。
【図5】従来の高周波用配線基板の例を示す斜視図である。
【符号の説明】
11・・・・・・・・・・・・誘電体基板
11a、11b・・・・・・・・誘電体層
12、13・・・・・・・・・・表層線路導体
14・・・・・・・・・・・・層間線路導体
15、16・・・・・・・・・・表層接地導体
17・・・・・・・・・・・・層間接地導体
18、19・・・・・・・・・・信号用貫通導体
20・・・・・・・・・・・・接地用上下貫通導体
21、22・・・・・・・・・・接地用層間貫通導体
23・・・・・・・・・・・・層間接地導体の非形成領域
24・・・・・・・・・・・・接地用貫通導体

Claims (1)

  1. 複数の誘電体層を積層して成る誘電体基板の上面および下面に互いに一直線状に形成されるとともにそれぞれが表層接地導体で取り囲まれた一対の表層線路導体の間で、前記誘電体層の層間に前記一対の表層線路導体と一直線状かつ平行に形成されるとともに層間接地導体で取り囲まれ、端部が信号用貫通導体により前記一対の表層線路導体の各端部と接続された層間線路導体を介して高周波信号を伝送する線路接続部を具備した高周波用配線基板であって、前記線路接続部において、上面および下面の前記表層接地導体同士が前記層間線路導体に平行な両側に所定の幅をもって2列に配設された接地用上下貫通導体により前記層間接地導体を介して接続されるとともに、前記層間接地導体が前記層間線路導体に直交する両側に所定の間隔で1列に配設された接地用層間貫通導体によりそれぞれ上面および下面の前記表層接地導体と接続されており、前記層間線路導体と前記表層線路導体との間の前記誘電体層の厚みおよび前記層間線路導体の前記信号用貫通導体間における直線部分の長さを前記高周波信号の信号波長の4分の1以下とし、かつ前記層間線路導体とこれに平行な両側の前記接地用上下貫通導体との間で前記層間接地導体の非形成領域に上面および下面の前記表層接地導体間を接続する接地用貫通導体を前記高周波信号の周波数を遮断周波数にもつ所定の間隔以下であるとともに前記層間線路導体との間隔が前記誘電体層の厚み以上として配設したことを特徴とする高周波用配線基板。
JP2000396635A 2000-12-27 2000-12-27 高周波用配線基板 Expired - Fee Related JP4462758B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000396635A JP4462758B2 (ja) 2000-12-27 2000-12-27 高周波用配線基板
US10/034,191 US6441471B1 (en) 2000-12-27 2001-12-26 Wiring substrate for high frequency applications

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000396635A JP4462758B2 (ja) 2000-12-27 2000-12-27 高周波用配線基板

Publications (2)

Publication Number Publication Date
JP2002198709A JP2002198709A (ja) 2002-07-12
JP4462758B2 true JP4462758B2 (ja) 2010-05-12

Family

ID=18861893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000396635A Expired - Fee Related JP4462758B2 (ja) 2000-12-27 2000-12-27 高周波用配線基板

Country Status (2)

Country Link
US (1) US6441471B1 (ja)
JP (1) JP4462758B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554829B2 (en) * 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
JP4605930B2 (ja) * 2001-03-29 2011-01-05 京セラ株式会社 高周波半導体素子収納用パッケージ
FR2826780A1 (fr) * 2001-06-28 2003-01-03 St Microelectronics Sa Dispositif semi-conducteur a structure hyperfrequence
US7101770B2 (en) * 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
US7235457B2 (en) * 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
DE10216873A1 (de) * 2002-04-17 2003-11-13 Infineon Technologies Ag Kontaktierbare integrierte Schaltung und Verfahren zur Herstellung einer solchen Schaltung
US6583498B1 (en) * 2002-08-09 2003-06-24 International Business Machine Corporation Integrated circuit packaging with tapered striplines of constant impedance
JP3960277B2 (ja) 2002-10-23 2007-08-15 株式会社村田製作所 高周波モジュールおよび通信装置
KR100579138B1 (ko) * 2003-12-15 2006-05-12 한국전자통신연구원 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면결함 검출 방법
TWI245592B (en) * 2004-01-12 2005-12-11 Advanced Semiconductor Eng Circuit substrate
EP1721496A2 (en) * 2004-02-13 2006-11-15 Molex Incorporated Preferential ground and via exit structures for printed circuit boards
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
JP4668981B2 (ja) * 2004-03-29 2011-04-13 インダストリー−ユニバーシティ・コーペレーション・ファウンデーション・ハンヤン・ユニバーシティ 重合体中のナノ結晶体を用いるフラッシュメモリ装置
DE102004038574A1 (de) * 2004-08-06 2006-03-16 Endress + Hauser Gmbh + Co. Kg Vorrichtung zur Übertragung von breitbandigen Hochfrequenzsignale
JP4819639B2 (ja) * 2005-10-12 2011-11-24 キヤノン株式会社 プリント回路板
TWI286049B (en) * 2006-04-04 2007-08-21 Advanced Semiconductor Eng Circuit substrate
JP5103032B2 (ja) 2007-03-01 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
TWI364824B (en) * 2007-08-08 2012-05-21 Advanced Semiconductor Eng Semiconductor structure and method of fabricating the same
JP2009212400A (ja) * 2008-03-05 2009-09-17 Ngk Spark Plug Co Ltd 高周波パッケージ
JP4957670B2 (ja) * 2008-07-08 2012-06-20 ルネサスエレクトロニクス株式会社 配線基板及びそれを用いた半導体装置
US20100134376A1 (en) * 2008-12-01 2010-06-03 Toyota Motor Engineering & Manufacturing North America, Inc. Wideband rf 3d transitions
US9372214B2 (en) * 2011-06-03 2016-06-21 Cascade Microtech, Inc. High frequency interconnect structures, electronic assemblies that utilize high frequency interconnect structures, and methods of operating the same
KR101812490B1 (ko) * 2017-07-07 2017-12-27 쓰리알웨이브 (주) 기판 집적형 도파관의 표면실장을 위한 전이구조 설계 및 그 제조방법
US20200303799A1 (en) * 2017-10-17 2020-09-24 Commscope Technologies Llc Vertical transitions for microwave and millimeter wave communications systems having multi-layer substrates
KR102636487B1 (ko) 2018-10-26 2024-02-14 삼성전자주식회사 신호 전송기 및 이를 구비하는 반도체 소자 검사 장치
CN217062469U (zh) * 2019-10-02 2022-07-26 株式会社村田制作所 传输线路以及电路基板
CN111132458B (zh) * 2019-12-26 2021-06-01 航天科工微系统技术有限公司 一种印制电路板间的微波信号垂直互连结构及互连方法
JP7245947B1 (ja) * 2022-08-15 2023-03-24 Fcnt株式会社 印刷配線基板及び無線通信端末

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812887B2 (ja) * 1985-04-13 1996-02-07 富士通株式会社 高速集積回路パツケ−ジ
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
JPH0793392B2 (ja) * 1986-10-25 1995-10-09 新光電気工業株式会社 超高周波素子用パツケ−ジ
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
JPH05166965A (ja) * 1991-12-16 1993-07-02 Mitsubishi Materials Corp パッケージ構造体
JPH05166955A (ja) * 1991-12-19 1993-07-02 Nec Corp Ic塔載用パッケージ
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5691566A (en) * 1996-03-25 1997-11-25 Hughes Electronics Tapered three-wire line vertical connections

Also Published As

Publication number Publication date
JP2002198709A (ja) 2002-07-12
US6441471B1 (en) 2002-08-27
US20020084514A1 (en) 2002-07-04

Similar Documents

Publication Publication Date Title
JP4462758B2 (ja) 高周波用配線基板
US7336142B2 (en) High frequency component
US6359590B2 (en) Antenna feeder line, and antenna module provided with the antenna feeder line
EP0883328B1 (en) Circuit board comprising a high frequency transmission line
KR101750813B1 (ko) 마이크로스트립 라인과 직사각형 도파관 사이의 마이크로파 전환 디바이스
JP3937433B2 (ja) 平面回路−導波管接続構造
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
KR101120043B1 (ko) 마이크로스트립 선로와 서스펜디드 스트립선로간 전이구조 및 그 응용 모듈
KR20060078113A (ko) 잡음 특성이 개선된 고주파 신호 전송 선로
US9564868B2 (en) Balun
JP3464104B2 (ja) 積層型導波管線路の結合構造
JP3766554B2 (ja) 方向性結合器
JP2004363975A (ja) 高周波回路
JP4216979B2 (ja) アンテナ給電線路およびそれを用いたアンテナモジュール
JP3398306B2 (ja) 積層型導波管と導波管との接続構造
CA1256557A (en) Sandwich-wire antenna
JP2005051330A (ja) 誘電体導波管線路と高周波伝送線路との接続構造およびそれを用いた高周波回路基板ならびに高周波素子搭載用パッケージ
JP2010258659A (ja) 方向性結合器
JP3383542B2 (ja) 誘電体導波管線路の結合構造
JP3439973B2 (ja) 誘電体導波管線路の分岐構造
JP2003142904A (ja) 伝送線路
EP1603201A1 (en) Connection structure for coaxial connector and multilayer substrate
JP2000174515A (ja) コプレーナウェーブガイド−導波管変換装置
JP3351366B2 (ja) 高周波伝送線路及びその製造方法
JP2004297373A (ja) 誘電体導波管線路と高周波伝送線路との接続構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4462758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees