KR100579138B1 - 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면결함 검출 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

본 발명은, 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 방법에 관한 것임.

2. 발명이 해결하려고 하는 기술적 과제

본 발명은, 마이크로스트립 소자의 접지면에 생긴 균열 등의 결함 존재 여부와 그 상태를 모듈화 조립 이전에 검출함으로써 슬랏 공진이나 그에 따른 소자의 성능저하에 따른 시간 또는 경제적인 손실을 낮추기 위한, 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 방법을 제공하는데 그 목적이 있음.

3. 발명의 해결방법의 요지

본 발명은, 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 시스템에 적용되는 단일기판 마이크로스트립 접지면 결함 검출 방법에 있어서, 측정 대상(DUT)인 마이크로스트립 소자의 접지면에 존재하는 슬랏의 폭 또는/및 길이의 변화에 대한 산란계수의 변화에 대한 그래프를 도출하는 그래프 도출 단계; 상기 도출한 그래프에서 산란계수의 이상을 검출하는 산란계수 이상 검출 단계; 및 상기 검출한 산란계수의 이상에 상응하는 폭 또는/및 길이를 가지는 슬랏이 형성된 것으로 판정하는 판정 단계를 포함함.

4. 발명의 중요한 용도

본 발명은 마이크로파 및 밀리미터파 대역 시스템 등에 이용됨.

마이크로스트립, 접지면, 결함 검출, 산란계수, 회로 분석기, 스미스 차트

Description

산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 방법{Method for Detecting Defect in Singular Board Microstrip Ground Sheet using Scattering Coefficient}

도 1a는 종래의 단일기판 마이크로스트립의 구조도.

도 1b는 상기 도 1에 사용되는 능동부품의 구조도.

도 1c는 상기 도 1b의 일부 확대도.

도 2는 본 발명이 적용되는 단일기판 마이크로스트립 구조의 접지면에 생긴 슬랏 형태의 결함을 설명하기 위한 일예시도.

도 3은 본 발명이 적용되는 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 시스템의 일실시예 구성도.

도 4a 및 도 4b는 본 발명에 따라 슬랏의 길이가 변화하는 경우의 산란계수의 변화를 설명하기 위한 일실시예 그래프.

도 5a는 본 발명에 따른 슬랏의 길이가 소정의 길이(2.5mm)인 경우의 산란계수에 대한 일실시예 그래프.

도 5b는 본 발명에 따른 슬랏의 길이가 소정의 길이(2.5mm)인 경우의 스미스 차트의 일예시도.

도 6a 및 도 6b는 본 발명에 따라 슬랏의 폭이 변화하는 경우의 산란계수의 변화를 설명하기 위한 일실시예 그래프.

도 7a는 본 발명에 따른 슬랏의 폭이 소정의 길이(20mm)인 경우의 산란계수 일실시예에 대한 그래프.

도 7b는 본 발명에 따른 슬랏의 폭이 소정의 길이(20mm)인 경우의 스미스 차트의 일예시도.

도 8은 본 발명에 따른 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 방법에 대한 일실시예 흐름도.

* 도면의 주요 부분에 대한 부호의 설명

210 : 마이크로스트립 220 : 슬랏

230 : 접지면 240 : 유전체

310 : 회로 분석기 320 : 지그

330 : 케이블 340 : DUT

350 : 개인용 컴퓨터

본 발명은 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 방법에 관한 것으로, 더욱 상세하게는 마이크로파 및 밀리미터파 대역의 능동소자 성능을 측정하기 위한, 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 방법에 관한 것이다.

일반적으로, 마이크로스트립(Microstrip)은 서브스트레이트(Substrate)라는 유전체 기판을 사이에 두고 아래면에는 금속 접지면이, 윗면에는 금속 스트립이 놓여 있는 구조이다.

도 1a는 종래의 단일기판 마이크로스트립의 구조도이고, 도 1b는 상기 도 1에 사용되는 능동부품의 구조도이며, 도 1c는 상기 도 1b의 일부 확대도이다.

도면에 도시된 바와 같이, 종래의 단일기판 마이크로스트립은 전기적으로 두 단자 구조로 이루어진다. 즉, 입력과 출력이 분리되어 있고, 입력에 직류 또는 교류의 신호를 가하게 되면 출력에 일정 지연을 가진 신호가 전달된다.

이 신호는 폭 w를 가지는 금속 스트립과 접지면 사이의 전위에 대한 전계를 형성하며 금속 스트립을 따라 출력 단자로 향한다. 금속 스트립과 접지면은 전류 관점에서 폐루프를 구성하고 있는데, 금속 스트립과 접지면이 모두 완전도체이고 유전체를 통한 손실이 없다면 들어온 전류가 완전히 되돌아간다.

다만, 실제의 스트립과 접지면은 불완전도체이고, 유전체 또한 손실이 있어 전류에도 손실이 생긴다. 그러나, 균일 단일기판 마이크로스트립 구조에서는 입력 신호의 대부분이 출력에 도달할 수 있다.

균일 단일기판 마이크로스트립 구조는 저마다 특성 임피던스로 표현되는데, 진행하는 전위와 전류, 엄밀히 얘기하면 전계와 자계의 관계이며 여러가지 전기적 파라미터로 특징지을 수 있다.

스트립의 길이가 유한하고 출력 단자의 부하(load)가 특성 임피던스와 같은 값이 아닐 때는, 전류 신호에 손실이 있을 뿐만 아니라 신호가 출력에서 반사되어 다시 입력으로 되돌아간다. 이때는 전력을 제대로 수송하기 어렵다.

따라서, 수많은 마이크로스트립 부품들과 안테나의 특성 임피던스가 정확히 구해져야 하고, 그에 따른 정합, 즉 부하(load) 저항과 일치시키는 과정이 필요하다.

한편, 스트립의 폭이 바뀌게 되면 공기 중으로의 전자파의 방사가 야기되는데, 이는 또 다른 손실로 작용한다. 그러나, 폭을 조절하고 손실 구조를 적절하게 사용하면 주파수 구역에 따라 신호가 통과하거나 통과할 수 없는 주파수 응답을 유도해낼 수 있는데, 마이크로스트립 여파기나 변환기 등이 이 현상에 기반을 두고 설계되는 것이다.

이는 '리액턴스(Reactance)'라는 전자파 에너지의 출입시에 작용하는 관성을 의미하며, 전자파 에너지의 응축이나 발산 작용을 통해 공진 특성 등을 만들어내는 것으로도 설명이 가능하다. 이와 같은 특성은 전기 회로를 구성하는 인덕턴스와 커패시턴스로 표현될 수 있다.

또한, 임피던스의 변화나 인덕턴스와 커패시턴스는 주파수와 함께 선폭이 변수가 되는 함수 관계를 가진다. 선폭의 변화에 따른 전자파 신호 전송이나 방사 특성 변화에 대한 자료는 다수가 공개되어 있다.

앞서 언급했듯이 다수의 자료들에서 스트립 선폭의 변화와 전자기적 특성의 관계가 기술되고 있지만, 접지면 변화의 전자기 성능에 대한 영향을 언급한 자료는 상대적으로 적은 편이다.

특히, 접지면 변화와 관련된 성능 예측이나 변화의 정도를 측정하는 경우는 없다. 그것은 회로 분석기를 포함한 측정 장치가 까다롭거나 비싸기 때문이 아니라 접지면에 생성되는 슬랏과 같은 균일구조의 전자기적 특성을 판독해내는데 관심이 주어지지 않았다는 점에서 기인한다.

또한, 부품의 개발자들은 유전체 기판의 윗면의 결함에만 관심을 집중시켜온 까닭이라 할 수 있다.

따라서, 마이크로스트립 소자의 접지면에 생긴 균열(Crack) 등의 결함 존재 여부를 모듈화 조립 이전에 검출하는 것이 요구된다.

또한, 종래에는 마이크로스트립을 회로 분석기(Network Analyzer)에 연결시키고 측정할 때, 측정결과를 보고서 균일(Uniform) 선로구조에 어떤 섭동(Perturbation)이 생겼는지 판독해낼 수 없었다.

동판위주로 된 접지면에는 하우징 등의 제작, 취급 과정에서 부러짐이나 균열이 생길 수가 있는데 정상적인 선로의 산란계수 결과와 뭔가 상이하다는 사실은 알 수 있으나, 원인이 무엇인지를 알아내기는 힘든 문제점이 있다.

특히, 모듈화에 이어 패키징을 거쳐 시험을 기다리는 상기 도 1b와 같은 마이크로스트립 능동부품에 공정을 거치며 어떤 변화가 발생하였는지(변화 요인과 정상 여부)를, 해체하는 등의 최악의 결정에 이르지 않고서, 파악해낼 수 있는 방법이 절실히 요구된다.

본 발명은 상기한 바와 같은 요구에 부응하기 위하여 제안된 것으로, 마이크로스트립 소자의 접지면에 생긴 균열 등의 결함 존재 여부와 그 상태를 모듈화 조립 이전에 검출함으로써 슬랏 공진이나 그에 따른 소자의 성능저하에 따른 시간 또는 경제적인 손실을 낮추기 위한, 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 방법은, 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 시스템에 적용되는 단일기판 마이크로스트립 접지면 결함 검출 방법에 있어서, 측정 대상(DUT)인 마이크로스트립 소자의 접지면에 존재하는 슬랏의 폭 또는/및 길이의 변화에 대한 산란계수의 변화에 대한 그래프를 도출하는 그래프 도출 단계; 상기 도출한 그래프에서 산란계수의 이상을 검출하는 산란계수 이상 검출 단계; 및 상기 검출한 산란계수의 이상에 상응하는 폭 또는/및 길이를 가지는 슬랏이 형성된 것으로 판정하는 판정 단계를 포함하는 것을 특징으로 한다.

상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 우선 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능 한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.

도 2는 본 발명이 적용되는 단일기판 마이크로스트립 구조의 접지면에 생긴 슬랏(Slot) 형태의 결함을 설명하기 위한 일예시도이다.

도면에 도시된 바와 같이, 접지면(230)의 균열에 의한 슬랏(220)은 제작이나 취급상에서 얼마든지 발생할 수 있으며, 개발자들이 얻고자 하는 목표와 실제 성능의 차이를 줄이기 위해 염두해 두어야 할 점이다.

전자기학적인 해석이나 실험을 통해 알려진 것으로서, 슬랏(220)은 특정 주파수에서 공진을 일으킨다. 한 예로 도파관 공동형 여파기의 개발시 조리개(Iris)에 결합용 슬랏이 사용되는데, 이때 슬랏(220)의 공진 주파수가 여파기의 대역을 피할 수 있도록 설계하는 것이 매우 중요하다.

마이크로스트립 소자의 경우에 모듈화, 집적화 이전 초기 단계에 회로 분석기 양단에 이를 연결하고, 넓게는 시스템 전체의 사용 주파수 대역을, 좁게는 해당 소자와 인접 소자의 모든 채널 대역에서 스위핑하여 산란계수 결과나 스미스 차트(Smith Chart)의 플랏(plot)을 보고 판독할 수 있다.

도 3은 본 발명이 적용되는 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 시스템의 일실시예 구성도이다.

도면에 도시된 바와 같이, 본 발명이 적용되는 시스템에서 벡터(Vector)형 회로 분석기(310)는, 소정의 주파수(최소 26GHz)의 주파수 신호를 발생시키며 측정을 수행할 수 있다.

이외에도 본 발명의 시스템은, 측정을 위한 기판인 지그(Jig)(320), 케이블(Cable)(330), 측정 대상(Device Under Test; 이하, 간단히 'DUT'라 함)인 마이크로스트립 소자(340)를 포함하여 구성된다.

이때, 상기 DUT(340)는 상기 도 2의 마이크로스트립 구조일 수 있다.

상기 본 발명이 적용되는 시스템은 인터페이스(General Purpose Interface Bus; GPIB)를 통하여 개인용 컴퓨터(350)에 연결될 수 있으며, 이 개인용 컴퓨터(350)를 통하여 스미스 차트의 모니터링을 수행할 수 있다.

이하, 상기 도 3을 참조하여 본 발명에 따른 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 방법을 설명하기로 한다.

본 발명의 결함 검출 방법은, 상기 도 2에 도시된 바와 같은 상기 DUT(340)의 구조의 치수와, 선폭 w의 두 배로 정해진 b, 소정의 길이(예를 들어, 0.5mm)부터 선폭의 두 배보다 다소 큰 값까지 변하는 a를 입력한 후, 시뮬레이션을 수행한다. 이때 도 4와 같은 산란계수가 상기 개인용 컴퓨터(350)에 표시될 수 있다.

도 4a 및 도 4b는 본 발명에 따라 슬랏의 길이가 변화하는 경우의 산란계수의 변화를 설명하기 위한 일실시예 그래프로서, 각각 접지면(230)에 생긴 고정된 폭(b)의 슬랏의 길이(a) 변화에 따른 산란계수 S₁₁(=S₂₂)과 S₂₁(=S ₁₂)의 변화를 나타낸다. 이때, 도체의 선폭(w)은 2.4mm이고, 비유전율은 2.2이며, 유전체 두께(d)는 31mil이다.

상기 도 4a 및 상기 도 4b의 산란계수 그래프에서 균일 마이크로스트립의 특 성으로부터 가장 큰 차이를 보이거나 갑자기 곡선의 기울기가 커지거나 극점을 발생시키는 경우에 해당 a의 값을 읽어 들인다. 다만, 언급한 변화를 보이지 않을 경우에는 입력 a의 상한을 정수배로 증가시켜 시뮬레이션을 수행한다.

이때, 상기 도 4a 및 도 4b에서, 2.5mm를 a의 값으로 우선 고정하여 주파수 스위핑의 과정을 거친다.

도 5a 및 도 5b는 각각 본 발명에 따른 슬랏의 길이가 소정의 길이(2.5mm)인 경우의 산란계수에 대한 일실시예 그래프 및 스미스 차트의 일예시도이다.

도면에 도시된 바와 같이, 슬랏의 길이가 소정의 길이(2.5mm)인 경우의 산란계수 S₁₁(=S₂₂)와 S₂₁(=S₁₂)를 이용할 경우에 주파수가 높은 곳으로 갈수록 신호의 크기가 낮아지는 저역통과 여파기의 특성이 되며, 차단 주파수가 관측 주파수 가까이 있음을 알 수 있다.

또한, 상기 도 5b의 스미스 차트에서, 주파수에 따른 궤적이 커지다가 커지는 속도가 줄어가는 것이 확인되면, 입력된 a와 b에 가까운 치수의 슬랏이 형성되어있음을 감지할 수 있다.

이후, 상기에서 얻은 a를 고정시키고, b를 w의 두 배로부터 23배로 변화시키며 시뮬레이션을 수행할 수 있다.

도 6a 및 도 6b는 본 발명에 따라 슬랏의 폭이 변화하는 경우의 산란계수의 변화를 설명하기 위한 일실시예 그래프로서, 각각 접지면(230)에 생긴 고정된 길이(a)의 슬랏의 폭(b) 변화에 따른 산란계수 S₁₁(=S₂₂)과 S₂₁(=S ₁₂)의 변화를 나타 낸다. 이때, 도체의 선폭(w)은 2.4mm이고, 비유전율은 2.2이며, 유전체 두께(d)는 31mil이다.

슬랏의 길이를 변화시키는 경우와 마찬가지로, 상기 도 6a 및 도 6b와 같은 산란계수 그래프에서 균일 마이크로스트립의 특성으로부터 가장 큰 차이를 보이거나 갑자기 곡선의 기울기가 커지거나 극점을 발생시키는 b의 값을 읽어들인다.

언급한 차이 혹은 변화를 보이지 않을 경우에 시뮬레이션의 입력 b의 상한을 w의 정수배로 증가시키고 시뮬레이션을 수행한다.

도 7a 및 도 7b는 각각 본 발명에 따른 슬랏의 폭이 소정의 길이(20mm)인 경우의 산란계수에 대한 일실시예 그래프 및 스미스 차트의 일예시도로서, 상기 도 6b에서 극소점의 결과를 보인 b=20mm를 b의 값으로 우선 고정한 경우를 나타낸다.

도 7a에 도시된 바와 같은 산란계수 S₁₁(= S₂₂)와 S₂₁(=S₁₂ )를 보면, 관측 주파수 영역으로 극점이 들어와 있음을 알 수 있다. 이것이 공진을 발생시킬 수 있다.

또한, 도 7b의 스미스 차트를 관찰하면, 주파수에 따른 궤적이 커지다가 작아지면서 교차하는 것이 확인된다. 이것이 바로 공진을 나타내는 것이다. 이로부터 공진점의 개수, 주파수 그리고 공진을 야기하는 슬랏의 크기 정보를 알 수 있다.

상기 도 2 내지 도 7을 통하여 설명한, 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 방법에 대하여 도 8 을 통하여 정리하면 다음과 같다.

도 8은 본 발명에 따른 산란계수 측정을 이용한 단일기판 마이크로스트립 접 지면 결함 검출 방법에 대한 일실시예 흐름도이다.

먼저, 측정 대상(DUT)인 마이크로스트립 소자의 접지면에 존재하는 슬랏의 폭 또는/및 길이의 변화에 대한 산란계수의 변화에 대한 그래프를 도출한다(801).

이후, 상기 도출한 그래프에서 산란계수의 이상을 검출한다(802).

이후, 상기 검출한 산란계수의 이상에 상응하는 폭 또는/및 길이를 가지는 슬랏이 형성된 것으로 판정(감지)한다(803).

이동 및 위성통신 시스템의 부품으로 하우징되어 사용되는 능동소자의 대부분인 마이크로스트립 구조가, 설계로부터 제작, 집적화, 환경시험을 거치면서 구조가 변형될 가능성이 존재하므로 원래의 특성을 유지하는지 확인되어야 함은 중요한 일이다.

특히, 동판으로 된 접지면 상의 균열에 의한 슬랏의 발생은 동작 주파수 대역상에서 원하지 않는 공진을 야기하여 하우징에 의한 것과 같은 다른 공진과 섞여 매우 복잡한 성능저하의 원인을 제공할 수가 있다.

본 발명에 따르면 이와 같은 성능저하의 가능성을 초기 단계에서 현저히 낮출 수 있다.

본 발명은 간단히 입력 파라미터로서의 슬랏의 치수 a와 b에 의한 시뮬레이션을 수행하고 주파수 스위핑의 결과인 스미스 차트에서의 궤적의 변화, 특히 교차점의 수를 확인함으로써, 간단하게 슬랏 등의 결함을 검출할 수 있다.

상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기한 바와 같은 본 발명은, 동작주파수 대역상에서 원하지 않는 공진을 야기하는 마이크로스트립의 접지면상의 균열을 검출하기 위하여, 마이크로스트립 접지면 상태를 확인함으로써, 마이크로스트립의 성능저하를 방지할 수 있도록 하는 효과가 있다.

나아가, 본 발명은 마이크로스트립의 성능저하를 방지함으로써, 마이크로파 및 밀리미터파 대역 시스템에서 능동소자의 성능을 제고할 수 있도록 하는 우수한 효과가 있다.

Claims (4)

1. 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 시스템에 적용되는 단일기판 마이크로스트립 접지면 결함 검출 방법에 있어서,

   측정 대상(DUT)인 마이크로스트립 소자의 접지면에 존재하는 슬랏의 폭과 길이의 변화에 대한 산란계수의 변화에 대한 그래프를 각각 도출하는 그래프 도출 단계;

   상기 도출한 그래프에서 산란계수의 이상을 검출하는 산란계수 이상 검출 단계; 및

   상기 검출한 산란계수의 이상에 상응하는 폭과 길이를 가지는 슬랏이 형성된 것으로 판정하는 판정 단계

   를 포함하는 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 방법.
2. 삭제
3. 제 1 항에 있어서,

   상기 산란계수의 이상은,

   도출된 그래프의 곡선 중 그 기울기의 변화가 가장 큰 것임을 특징으로 하는 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 방법.
4. 제 1 항에 있어서,

   상기 산란계수의 이상은,

   극점이 발생하는 것임을 특징으로 하는 산란계수 측정을 이용한 단일기판 마이크로스트립 접지면 결함 검출 방법.

Images