KR100507931B1 - 결함 접지 구조를 정합회로에 삽입하여 무선통신용 라디오파/초고주파/밀리미터파 대역 회로를 소형화하는 방법 - Google Patents

Abstract

본 발명은 결함 접지 구조(Defected Ground Structure, DGS)를 지닌 마이크로스트립 선로가 전파 지연 특성(Slow-wave chacteristics)을 지니고 있음을 이용하여, RF/마이크로파/밀리미터파 대역에서 증폭기 회로의 크기를 줄이는 방법이다. 마이크로스트립 선로의 아래 접지면에 DGS 를 삽입하면 등가의 인턱터, 캐패시터 성분으로 인하여 특성 임피던스가 증가하는 경향을 보이고, 동시에 등가적으로 유효 유전율이 증가하는 특성, 다시 말하면 slow-wave 특성이 나타나서 동일한 물리적 길이라고 하더라도, DGS가 없을 때보다 전기적 길이가 늘어나게 된다. 따라서 DGS 를 삽입하기 이전의 전기적 길이와 같게 하려면, DGS 를 삽입한 후에 선로의 길이를 줄여주면 된다. 이 원리를 이용하여 기설계된 증폭기의 정합회로 내의 전송 선로에 DGS 를 삽입하여 정합회로의 길이를 줄여줌으로써, 결과적으로 증폭기 회로의 소형화를 꾀할 수 있다.

Description

결함 접지 구조를 정합회로에 삽입하여 무선통신용 라디오파/초고주파/밀리미터파 대역 회로를 소형화하는 방법{A Technique for the Size Reduction of RF/Microwave/Millimeter Wave Circuits for Wireless Communications By inserting Defected Ground Structure into the Matching Networks}

기존의 무선통신용 라디오파/초고주파/밀리미터파 대역 증폭기 회로의 크기를 줄이는 방법은 단지 정합회로를 설계할 때 스미쓰 선도상에서 최단 궤적을 택하는 방법이 주류였다. 어떤 정합 방법을 사용하더라도 설계가 끝난 이후의 증폭기 회로는 일정한 길이의 전송 선로를 갖게 된다. 저주파일수록 이 길이는 길어지게 마련이어서 증폭기 회로가 매우 커지게 된다. 그러나 원하는 증폭기의 성능을 얻기 위하여 가능한 한 소형화를 시도하지만, 결국에는 증폭기의 성능과 크기를 적당히 타협(trade-off)하여 설계를 마무리하는 것이 일반적이다. 무리한 소형화는 성능을 원래 것보다 크게 나빠지게 하므로, 원하는 증폭기의 성능을 유지하면서 기존의 형태보다 더욱 소형화된 증폭기를 설계하는 것이 어려움이 많은 과제였다.

본 발명에서는 증폭기 소형화 관점에서, 기본 증폭기가 가능한 한 최소형으로 설계되었든 또는 원하는 성능을 보이면서 최소형이 아닌 적당한 크기로 설계되었든 간에, 종래의 설계 방법으로 설계된 기본 증폭기 회로를 DGS 를 이용하여 더욱 소형화할 수 있는 방법을 제시한다. 종래의 방법으로는 크기가 최소형이 될 경우에 기본 증폭기의 성능을 크게 훼손하거나, 반대로 성능이 만족할 만하면 크기가 커지거나 하는 문제점이 있었는데, 본 발명에서는 설계 과정에서, 또는 설계가 완료된 증폭기에 대하여 한 번 더 소형화를 적용할 수 있는 방법이므로 가장 최소형의 회로를 제작할 수 있다는 장점이 있다.

[도 1] 은 일반적인 회로 기판(Printed Circuit Board, CB)의 옆면 모습이다. 저주파에서 고주파를 망라하여 이런 유형의 기판이 가장 많이 사용되고 있다. 1 은 기판 위면 패턴이 구현되는 도체면이고 3 은 바닥 접지면을 형성하는 도체면이다. 2 는 전파 신호 에너지를 전달해 주는 경로역할을 해주는 유전체 물질이다.

RF, 마이크로파, 밀리미터파 대의 고주파 회로의 경우 윗면(1)에 필요한 임피던스를 갖는 전송선로를 폭과 길이를 조정하여 구현하는데, 바닥 접지면(3)과 그 사이의 유전체를 합하여 이를 마이크로스트립 전송 선로(Microstrip Transmission Line)라고 부른다. 일반적인 마이크로스트립 선로는 아랫면(3)이 평평한 금속면으로 접지면이 된다. 그러나 이 바닥 접지면에 어떤 모양의 패턴을 식각하여 삽입하면 접지면에 결함이 생겨서 기존의 마이크로스트립 선로에 변화가 있게 된다. 이 결함이 접지면에 있으므로 이 부분에 대하여 결함 접지 구조(Defected Ground Structure, DGS)라고 부른다. 본 발명에서의 증폭기 소형화는 기존 마이크로스트립 선로에 DGS 가 구현되어 있는, 즉 DGS 를 지닌 마이크로스트립 선로(이하 DGS 마이크로스트립 선로라 명명함)를 이용한다.

[도 2] (a)는 기존 마이크로스트립 선로를, (b)는 DGS 마이크로스트립 선로를 보여주고 있다. 4 는 [도 1] 의 1 에 구현되는 윗면 패턴이다. 선 폭으로 필요한 임피던스 값을, 길이로 필요한 전기적 길이를 구현한다. 이 그림에는 편의상 50-Ω선로의 폭을 W50 이라 명명하여 표기하였다. 길이를 L 이라 하고 이 물리적 길이에 대한 전기적 길이를 θ라 표시하였다.

5 는 [도 1] 의 3 의 바닥 접지면에서 에칭되어 없어지는 아령모양의 DGS 패턴을 보여주고 있다. 4 가 PCB 윗면에 구현되는 패턴면인데 비하여 5 는 반대로 평평한 접지면에서 에칭되어 없어지는 패턴이다. (a)와 (b)의 길이가 L 로 같다고 하더라도, 두 선로의 전기적 길이는 서로 다르다. DGS 에 의한 전파지연 특성에 의하여 θ< θ' 이 된다. DGS 패턴 모양은 다양하게 정의할 수 있는데, 이 그림에서 DGS 패턴 사각형의 가로를 W1, 세로를 W2, 두 사각형을 연결하는 slot 의 폭을 SW 라 명명하였다. DGS 패턴을 구성하는 두 개의 사각형은 서로 다를 수 있지만 설명의 편의상 같은 크기로 놓았다.

[도 3] (a)는 [도 2] (a)에 도시한 선로(L=12mm 일 때)의 전기적인 길이를, (b)는 [도 2] (b)에 도시한 선로(L=12mm 일 때)의 전기적인 길이를, 스미쓰(Smith) 선도상에 S21 의 위상각으로 10GHz 까지 나타낸 것이다. 이런 특성들을 얻기 위하여 취한 기판의 데이터는 다음과 같다. 유전체(2)의 유전율(ε_r)=2.6, 유전체의 두께(H)=0.504mm, PCB 도체면(1,3)의 두께(T)=0.018mm, 유전체 손실율(tand)=0.0022, 마이크로스트립 선로 길이(L)=12mm, DGS 패턴사각형 치수(W1, W2)=2mm, DGS 내의 연결 슬롯의 폭(SW)=0.5mm, 50Ω 선로의 폭(W50)=1.4mm

여기서 볼 수 있듯이 동일한 길이라고 하더라도 DGS 로 인하여 전기적인 길이가 더 길어졌음을 알 수 있다. 이런 전기적 길이의 차이는 DGS 에 의하여 연유함을 [도 3] (c), (d)를 통하여 알 수 있다. [도 3] (c)는 [도 2] (a)에 도시한 선로에서 A 부분(길이 2mm)에 대한 전기적 길이를, (d)는 [도 2] (b)에 도시한 선로에서 DGS 가 포함된 B 부분(길이 2mm)에 대한 전기적인 길이를 따로 살펴본 것이다. 같은 2mm 선로에 대한 S21 위상각의 차이가 매우 큼을 알 수 있다.

DGS 는 마이크로스트립 선로에 등가의 부가적인 유도성 성분(inductive component)과 용량성 성분(capacitive component)을 갖게 한다. 이 성분들로 인하여 특성 임피던스가 변화하고, 유효 유전율이 증가한 것과 같은 효과를 보이며, 이로 인하여 지연파 특성(slow-eave characteristics)이 생긴다. 따라서 동일한 물리적 길이를 진행하더라도 전기적으로는 더 긴 거리를 진행한 것과 같은 효과, 즉 지연파 특성이 나타나게 된다.

[도 4] 는 [도 2] (a)에 표시된 A 부분과, [도 2] (b)에 표시된 B 부분에 대한 지연파 상수(Slow-wave factor)를 그린 것이다. 기존 마이크로스트립 선로에 대하여 주어진 지연파 상수값에 비하여, DGS 마이크로스트립 선로의 지연파 상수값이 더 큼을 보이고 있다. 주파수가 증가함에 따라서 점점 증가하고 있는데, 동일한 물리적 길이라고 하더라도 DGS 의 의하여 전기적 길이가 두 배 이상임을 알 수 있다. 이것은 이미 [도 3] (c), (d)를 통하여 확인되었다.

[도 5] 는 기존 마이크로스트립 선로를 이용하여 설계한 기본 증폭기 회로의 레이아웃(layout)이다. 이 증폭기 회로를 살펴 보면 정합회로를 구성하기 위하여 일정 길이의 전송 선로가 필요함을 알 수 있다. 입력측 정합회로 내의 L1 은 13mm 이고, 출력측 정합회로 내의 L2 는 18mm 인데, L1 과 L2 가 DGS 를 이용한 길이 축소의 대상이 된다. 길이 축소를 위하여 본 발명에서는 [도 2] 에서 설명한 DGS 를 정합 회로 안으로 삽입한다.

길이 축소의 원리는 다음과 같다. DGS 에 의하여 마이크로스트립 전송 선로의 전달 특성에 전파 지연 특성이 나타난다는 것은 이미 윗면에 구현된 전송 선로의 전기적 길이가 더욱 길어짐을 의미한다. 따라서 원래 설계된 정합이 깨어진다. 왜냐하면 정합회로를 설계할 때 스미스 선도(Smith chart)에서 지정된 길이만큼만을 보내야 하는데, DGS 에 의하여 전기적 길이가 길어졌으므로 정합 지점을 이미 지나쳐 버렸기 때문이다. 따라서 길이를 다시 줄여야 원래의 정합점으로 가게 되므로, 결국에는 정합 회로의 길이를 줄일 수 있는 것이다.

[도 6] 은 기본 증폭기의 측정된 S-parameter성능을 보여주고 있다. 2.11 ~ 2.17GHz 대역에서 약 15.8dB 의 선형 이득을 가지고 있다.

[도 7] 은 기존 마이크로스트립 선로에 DGS 를 이용하여 길이를 크게 줄인 DGS 증폭기 회로의 레이아웃이다. G 는 DGS 간의 간격을 의미한다. 입,출력 정합회로에서 G 는 서로 같은 수도 있고 다를 수도 있다. [도 5] 에서의 L1=13mm 는 DGS 두 개를 이용하여 L1'=7mm 로 줄어들었고, L2=18mm 는 DGS 세 개를 이용하여 L2'=10mm 로 줄어들었다. 축소된 길이의 원 길이 대비 비율을 보면 입력 측은 53.8%(=L1'/L1)이고, 출력측은 55.6%(=L2'/L2)로 거의 절반 가까이 줄어 들었음을 알 수 있다. 정합회로의 다른 부분은 모두 같고 단지 마이크로스트립 전송 선로 부분을 DGS 를 이용하여 길이를 줄여준 것의 결과로 나타난 것이 [도 7] 이다.

[도 7] 과 같이 정합 회로의 크기를 줄여줄 때, [도 6] 에 도시한 기본 증폭기의 성능에 심각한 훼손이 있어서는 안된다는 기본적인 전제가 있어야 한다. 따라서 이 전제를 만족시키는지를 확인하려면, [도 7] 처럼 축소된 DGS 증폭기를 실제로 제작하여 그 성능을 측정한 후에 [도 6] 의 기본 증폭기의 성능과 유사함을 보여야 한다.

[도 8] 은 [도 7] 처럼 축소된 DGS 증폭기 회로를 실제 제작하여 측정한 S-parameter 성능을 보여주고 있다. 선형 이득에서 무시할 만한 미세한 차이가 있음에도 불구하고 전체적인 특성이 [도 6] 과 매우 유사함을 알 수 있다.

[도 5] 의 기본 증폭기가 DGS 에 의하여 [도 7] 의 DGS 증폭기로 크기가 크게 줄어 들었으나, [도 6] 의 기본 증폭기 성능과 [도 8] 의 DGS 증폭기 성능이 같음을 보였다. 이는 DGS 를 넣기 전의 전송 선로와, 넣은 후의 전송 선로간에 물리적 길이는 다르지만, 전기적 길이가 같기 때문에 정합이 유지되었음에 기인한다. DGS 를 넣어서 길이를 줄인 선로의 전기적 길이를 확인하기 위하여 L1,L2,L1',L2'의 선로를 따로 제작하여 그 전기적 길이를 S21 위상각으로 측정하여 보았다. L1, L2, L1', L2'의 전기적 길이를 각각 θ1, θ1', θ2, θ2' 이라 하고 이를 측정해 보았다. 완벽하게 이상적인 경우라면 θ1/θ1'과 θ2/θ2'의 값이 정확하게 1 이 될 것인데, 실제로 이 값을 측정한 결과 거의 1 에 가까운 값을 얻었다. [도 9] 에 도시한 그림은 θ1, θ1', θ2, θ2' 위상각을 따로이 측정하여 그 비율을 계산한 것이다. 1 에 가까운 매우 균일한 값을 가지고 있어서 DGS 에 의한 전송선로의 길이 축소가, 정합특성을 그대로 유지시킴을 알 수 있다.

본 발명에서 제안한 증폭기 회로의 소형화 방법은 기존의 증폭기 설계 방법과 전혀 상충하지 않으며, 오히려 기존의 모든 설계 방법으로 소형화시켜 설계한 회로를 다시 한 번 더 크기를 줄일 수 있는 방법이다. 이는 DGS 에 의한 전파지연 효과로써 얻어지는데, DGS 구현은 증폭기 회로 기판의 에칭시에 동시에 이루어지므로 매우 간단한 공정이다. 따라서 MIC, MMIC 회로의 양산시 매우 간단한 공정으로 소형화된 회로를 만들 수 있으므로 원가 절감 효과에 있어서 매우 유리하다.

또한, 본 발명은 아령 모양의 DGS 식각 구조에만 한정된 것이 아니라, 맴돌이(Spiral) 모양으로 DGS 구조를 형성하여도 같은 효과를 얻을 수 있다. 그리고 회로 소형화의 효과는 단순히 마이크로파 증폭기에만 국한되는 것이 아니라 여타의 마이크로파 회로들(발진기/혼합기/스위치/주파수체배기/주파수분배기/전력분배기/전력결합기/커플러/하이브리드/여파기 등)에도 적용될 수 있다.

일반적으로 증폭기가 매우 고가의 통신 부품이고, 통신부품 시장의 규모가 매우 크다는 것을 생각해 볼 때, 동일한 증폭 소자로부터 동일한 성능을 얻을 수 있을 때 조금이라도 더 크기가 작은 경쟁력 있는 증폭기를 제작할 수 있으므로, 본 발명을 통한 경제적인 효과 창출이 매우 클 것으로 기대된다.

[도 1] 은 마이크로스트립 전송선로(Microstrip transmission line)를 구현하기 위한 기판(Printed Circuit Board, PCB)의 옆면 모습이다.

[도 2] (a)는 기본적인 마이크로스트립 선로를 보여주고 있고, (b)는 바닥 접지면에 결함 접지 구조(DGS, Defected Ground Structure)를 지닌 마이크로스트립 선로를 보여주고 있다.

[도 3] (a)는 [도 2] (a)에 도시한 선로(L=12mm 일 때)의 전기적인 길이를, (b)는 [도 2] (b)에 도시한 선로(L=12mm 일 때)의 전기적인 길이를, (c)는 [도 2] (a)에 도시한 선로에서 A 부분(길이 2mm)에 대한 전기적 길이를, (d)는 [도 2] (b)에 도시한 선로에서 DGS 가 포함된 B 부분(길이 2mm)에 대한 전기적인 길이를, 스미쓰(Smith) 선도상에 S21 의 위상각으로 나타낸 것이다.

[도 4] 는 [도 2] (a)에 표시된 A 부분과, [도 2] (b)에 표시된 B 부분에 대한 지연파 상수(Slow-wave factor)를 그린 것이다.

[도 5] 는 기존 마이크로스트립 선로를 이용하여 설계한 기본 증폭기 회로도이다. 이하 기본 증폭기라 명명한다.

[도 6] 은 [도 5] 의 기본 증폭기를 직접 제작하고 측정하여 얻는 선형 S-parameter 성능이다.

[도 7] 는 DGS 를 지닌 마이크로스트립 선로를 이용하여 길이를 줄인 증폭기 회로도이다. 이하 DGS 증폭기라 명명한다.

[도 8] 은 [도 7] 의 DGS 증폭기를 직접 제작하고 측정하여 얻는 선형 S-parameter 성능이다.

[도 9] 는 [도 5] 에 도시되어 있는 길이 축소 대상인 마이크로스트립 선로(L1,L2)와, [도 7] 에 도시되어 있는 DGS 가 포함되어 길이가 줄어든 마이크로스트립 선로(L1',L2')를 따로 끊어서 측정한 S21 위상각의 비율이다.

Claims (2)

1. 마이크로스트립 전송 선로의 바로 아래 접지면이나 전송선로 주변부의 아래 접지면에 단일 또는 2개 이상의 주기적인 모양으로 에칭하여 패턴을 형성한 식각 구조, 즉 DGS 를 적용하여, 마이크로스트립 전송선로로 이루어진 증폭기 회로를 소형화하는 방법.
2. 청구항 1 의 DGS 를 적용하여 마이크로스트립 전송선로로 이루어진 발진기/혼합기/스위치/주파수체배기/주파수분배기/전력분배기/전력결합기/커플러/하이브리드와 같은 마이크로파 회로를 소형화하는 방법.