KR101010596B1 - 등화기 및 통신 장치 - Google Patents

등화기 및 통신 장치 Download PDF

Info

Publication number
KR101010596B1
KR101010596B1 KR1020090116730A KR20090116730A KR101010596B1 KR 101010596 B1 KR101010596 B1 KR 101010596B1 KR 1020090116730 A KR1020090116730 A KR 1020090116730A KR 20090116730 A KR20090116730 A KR 20090116730A KR 101010596 B1 KR101010596 B1 KR 101010596B1
Authority
KR
South Korea
Prior art keywords
stub
transmission line
signal
equalizer
data signal
Prior art date
Application number
KR1020090116730A
Other languages
English (en)
Inventor
김정호
심유정
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020090116730A priority Critical patent/KR101010596B1/ko
Application granted granted Critical
Publication of KR101010596B1 publication Critical patent/KR101010596B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

등화기는 스터브, 종단 저항 및 결함접지구조를 포함한다. 스터브는 인쇄회로기판의 유전체층의 상부표면에 배치되는 전송선으로부터 상기 상부표면상의 제1 방향으로 분기되어 상기 전송선에 연결되고, 상기 전송선을 통해 전송되는 데이터 신호가 분기되어 상기 전송선으로부터 입사되는 입사 신호를 종단부에서 반사하고 상기 반사된 신호를 상기 전송선으로 제공한다. 종단 저항은 상기 유전체층의 하부표면에 배치되는 접지면과 상기 스터브의 종단부 사이에 연결된다. 결함접지구조는 상기 스터브의 수직하방의 접지면에 위치하고, 상기 스터브의 수직하방의 상기 접지면이 일부 제거된 형상을 갖는다. 등화기는 전력을 소모하지 않으면서 작은 사이즈로 구현할 수 있는 광대역 등화기를 제공할 수 있다.

Description

등화기 및 통신 장치 {EQUALIZER AND COMMUNICATION DEVICE}
본 발명은 등화기 및 통신 장치에 관한 것으로, 보다 상세하게는 광대역 수동 등화기 및 상기 등화기를 구비하는 통신 장치에 관한 것이다.
현재 디지털 통신을 위한 시리얼 링크(serial link)의 데이터 레이트(data rate)는 수 Gbps를 넘나들 정도로 증가하고 있다. 집적도와 시그널링(signaling) 속도가 증가함에 따라, 인쇄회로기판(printed circuit board, PCB) 상의 전송선(transmission line)에서는 주파수 의존적인 채널 손실(channel loss)이 증가하고, 이에 따라 심볼간 간섭(inter-symbol interference, ISI) 또한 증가하게 된다. 심볼간 간섭으로 인해 신호의 전압 및 시간 마진(timing margin)은 줄어들게 되어 비트 오류율(bit error rate, BER)이 증가하고 시스템 민감도(system sensitivity) 특성이 떨어지게 된다. 따라서 심볼간 간섭은 고속 인터페이스 디자인에 있어서 중요한 문제로 부각되고 있다.
주파수 의존적인 채널 손실을 보상하기 위해 일반적으로 등화기(equalizer)가 사용된다. 종래의 등화 방법으로 칩 상에서 능동 소자를 사용하는 방법이 있다. 능동 회로는 이득(gain)을 가지므로 수동 소자를 사용하는 경우에 비해 더 큰 눈열 림(eye-opening)을 얻을 수 있으나, 칩면적을 크게 차지하고 전력 소모가 크며 대역폭(bandwidth)이 작다는 문제점이 있다. 또 다른 종래의 등화 방법으로 칩 상에서 RLC 필터를 사용하는 방법이 있다. 이 경우, 전력 소모 없이 광대역 특성을 가질 수 있으나, 칩 면적을 크게 증가시키기 때문에 제조 단가가 많이 상승한다는 문제점이 있다. 또 다른 종래의 등화 방법으로 인쇄회로기판 또는 패키지(package) 상에서 개별 수동 소자를 사용하는 방법이 있다. 그러나 개별 수동 소자를 사용한 등화기의 경우, 소자 자체, 마운트 패드(mount pad), 솔더링(soldering) 등의 기생 성분으로 인하여 대역폭의 제한이 발생한다는 문제점이 있다.
이에 따라, 본 발명의 일 목적은 넓은 대역폭을 가지면서 전력을 소모하지 않고 작은 사이즈로 구현할 수 있는 등화기를 제공하는 데 있다.
본 발명의 다른 목적은 상기 등화기를 구비하는 통신 장치를 제공하는 데 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 등화기는 스터브(STUB), 종단 저항(terminating register) 및 결함접지구조(defected ground structure, DGS)를 포함한다. 상기 스터브는 인쇄회로기판의 유전체층의 상부표면에 배치되는 전송선으로부터 상기 상부표면상의 제1 방향으로 분기되어 상기 전송선에 연결되고, 상기 전송선을 통해 전송되는 데이터 신호가 분기되어 상기 전송선으로부터 입사되는 입사 신호를 종단부에서 반사하고 상기 반사된 신호를 상기 전송선으로 제공한다. 상기 종단 저항은 상기 유전체층의 하부표면에 배치되는 접지면과 상기 스터브의 종단부 사이에 연결된다. 상기 결함접지구조는 상기 스터브의 수직하방의 접지면에 위치하고, 상기 스터브의 수직하방의 상기 접지면이 일부 제거된 형상을 갖는다.
실시예에 있어서, 상기 스터브의 특성 임피던스(impedance)는 상기 종단 저항의 임피던스보다 클 수 있다.
실시예에 있어서, 상기 스터브의 특성 임피던스는 상기 전송선의 특성 임피 던스보다 클 수 있다.
실시예에 있어서, 상기 입사 신호가 상기 스터브에 입사되어 상기 스터브의 종단부에서 반사되기까지의 시간은 상기 데이터 신호에 포함되는 비트들의 전송주기의 1/4일 수 있다.
실시예에 있어서, 상기 종단 저항의 저항값은 상기 데이터 신호를 송신하는 송신부의 저항 및 상기 데이터 신호를 수신하는 수신부의 저항으로부터 [수학식 1]을 통해 결정될 수 있다. (여기서, Rt는 상기 종단 저항을 나타내고, Rtx는 상기 송신부의 저항을 나타내고, Rrx는 상기 수신부의 저항을 나타내고, ||는 병렬 연산을 나타냄)
[수학식 1]
Rt = Rtx || Rrx
실시예에 있어서, 상기 결함접지구조는 개구부가 상기 제1 방향을 향하는 U-형상일 수 있다.
상기 유전체층의 두께는 0.5mm이고, 상기 전송선의 길이가 60cm, 상기 전송선의 폭이 0.9mm, 상기 전송선의 특성 임피던스가 50옴이고, 상기 데이터 신호가 8Gbps의 속도로 전송되는 경우, 상기 스터브의 폭은 0.2mm이고 상기 스터브의 길이는 3mm일 수 있다.
상기 결함접지구조의 상기 제1 방향 및 상기 제1 방향에 수직한 제2 방향의 길이는 5mm이고 상기 U-형상의 개구부의 깊이는 2mm이고 상기 개구부의 폭은 1mm일 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 통신 장치는 인쇄회로기판, 송신부, 등화기 및 수신부를 포함한다. 상기 송신부는 상기 인쇄회로기판의 유전체층의 상부표면에 배치되고, 데이터 신호를 상기 상부표면에 배치되는 전송선을 통해 전송한다. 상기 등화기는 상기 전송선으로부터 상기 상부표면상의 제1 방향으로 분기되어 상기 전송선에 연결되는 스터브 및 상기 유전체층의 하부표면에 위치하는 접지면 중에서 상기 스터브의 수직하방에 위치하는 접지면이 일부 제거된 형상을 갖는 결함접지구조를 구비하고, 상기 데이터 신호가 분기되어 상기 전송선으로부터 상기 스터브로 입사되는 입사 신호를 상기 결함접지구조에 의한 전파지연효과(slow wave effect)에 기초하여 전파지연시키고, 상기 스터브의 종단부에서 상기 전파지연된 신호를 반사시켜 상기 반사된 신호를 상기 전송선으로 제공함으로써, 상기 데이터 신호의 저주파 대역 성분을 감소시킨다. 상기 수신부는 상기 유전체층의 상부표면에 배치되고 상기 전송선을 통해 상기 저주파 대역 성분이 감소된 데이터 신호를 수신한다.
실시예에 있어서, 상기 등화기는 상기 접지면과 상기 스터브의 종단부 사이에 연결되는 종단 저항을 포함하고, 상기 스터브의 특성 임피던스는 상기 종단 저항의 임피던스 및 상기 전송선의 특성 임피던스보다 크고, 상기 입사 신호가 상기 스터브에 입사되어 상기 스터브의 종단부에서 반사되기까지의 시간은 상기 데이터 신호에 포함되는 비트들의 전송주기의 1/4이고, 상기 종단 저항의 저항값은 상기 송신부의 저항 및 상기 수신부의 저항으로부터 [수학식 2]를 통해 결정될 수 있다. (여기서, Rt는 상기 종단 저항을 나타내고, Rtx는 상기 송신부의 저항을 나타내고, Rrx는 상기 수신부의 저항을 나타내고, ||는 병렬 연산을 나타냄)
[수학식 2]
Rt = Rtx || Rrx
실시예에 있어서, 상기 결함접지구조는 개구부가 상기 제1 방향을 향하는 U-형상이고, 상기 유전체층의 두께는 0.5mm이고, 상기 전송선의 길이가 60cm, 상기 전송선의 폭이 0.9mm, 상기 전송선의 특성 임피던스가 50옴이고, 상기 데이터 신호가 8Gbps의 속도로 전송되는 경우, 상기 스터브의 폭은 0.2mm이고 상기 스터브의 길이는 3mm이고, 상기 결함접지구조의 상기 제1 방향 및 상기 제1 방향에 수직한 제2 방향의 길이는 5mm이고 상기 U-형상의 개구부의 깊이는 2mm이고 상기 개구부의 폭은 1mm일 수 있다.
본 발명에 따르면, 전력을 소모하지 않으면서 작은 사이즈로 구현할 수 있는 광대역 등화기를 제공할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 등화기를 나타내는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 등화기를 나타내는 평면도이다.
도 1 및 2를 참조하면, 등화기(100)는 인쇄회로기판(printed circuit board, PCB)에 구현된다. 등화기(100)는 스터브(STUB), 종단 저항(Rt) 및 결함접지구조(defected ground structure, DGS)를 포함한다.
스터브(STUB)는 인쇄회로기판(PCB)의 유전체층(DL)의 상부표면에 배치되는 전송선(TL)으로부터 상기 상부표면상의 제1 방향으로 분기되어 상기 전송선(TL)에 연결된다. 전송선(TL)을 통해 전송되는 데이터 신호(Vin)는 전송선(TL)과 스터 브(STUB)가 연결되는 분기점에서 입사 신호와 통과 신호로 분기되어 상기 입사 신호는 스터브(STUB)로 입사되고 상기 통과 신호는 전송선(TL)을 통해 계속 전송된다. 스터브(STUB)는 상기 입사 신호를 종단부에서 반사하고 상기 반사된 신호를 다시 전송선(TL)으로 제공한다. 스터브(STUB)로부터 전송선(TL)으로 다시 제공되는 상기 신호는 상기 통과 신호와 합해져서 출력 신호(Vout)가 된다. 후술하는 바와 같이, 스터브(STUB)로부터 전송선(TL)으로 다시 제공되는 상기 신호는 상기 통과 신호의 직류(DC) 성분을 감소시키므로 출력 신호(Vout)는 데이터 신호(Vin)의 저주파 성분이 감소된 신호가 된다.
종단 저항(Rt)은 유전체층(DL)의 하부표면에 배치되는 접지면(ground plane, GP)과 상기 스터브(STUB)의 종단부 사이에 연결된다. 도 1에 도시된 바와 같이, 종단 저항(Rt)은 비아(VIA)를 통해 접지면(GP)에 연결될 수 있다. 종단 저항(Rt)은 스터브(STUB)로 입사된 상기 입사 신호의 일부를 접지면(GP)으로 흘려보내고 일부는 다시 스터브(STUB)로 반사하는 역할을 한다.
결함접지구조(DGS)는 스터브(STUB)의 수직하방의 접지면(GP)에 위치하고, 스터브(STUB)의 수직하방의 접지면(GP)을 일부 제거함으로써 형성된다. 관련 기술 분야에서 통상의 지식을 가진 자에 알려진 바와 같이, 스터브(STUB)의 하부에 접지면(GP)이 일부 제거된 결함접지구조(DGS)가 존재하는 경우, 스터브(STUB)를 통과하는 신호에는 전파 속도가 느려지는 전파지연효과(slow wave effect)가 발생하고, 스터브(STUB)의 특성 임피던스를 유지하면서 스터브(STUB)의 폭을 넓게 할 수 있다. 따라서 결함접지구조(DGS)를 사용함으로써 짧은 길이의 스터브(STUB)를 통해 긴 전파지연시간(delay time)을 얻을 수 있고, 넓은 폭의 스터브(STUB)를 통해 동일한 특성 임피던스를 얻을 수 있다. 도 1 및 2에서는 결함접지구조(DGS)는 개구부가 스터브(STUB)가 뻗어있는 상기 제1 방향을 향하는 U-형상을 갖는 것으로 도시되어 있다. 그러나 실시예에 따라서 결함접지구조(DGS)는 도 1 및 2에 도시된 스터브(STUB)에 동일한 전파지연시간 및 특성 임피던스를 제공하는 다른 형상을 갖도록 구현될 수도 있다.
상기 입사 신호가 상기 종단부에서 반사되어 다시 전송선(TL)으로 제공됨으로써 데이터 신호(Vin)의 DC 성분을 감소시키기 위해서는 상기 종단부에서 반사되는 신호는 상기 입사 신호와 위상이 반대가 되어야 하므로 상기 입사 신호가 상기 종단부에서 반사되는 경우 위상이 반전되는 것이 바람직하다. 따라서 스터브(STUB)의 특성 임피던스(impedance)는 종단 저항(Rt)의 임피던스보다 큰 것이 바람직하다.
또한, 상기 종단부에서 반사된 신호는 상기 분기점에 도달한 후, 일부는 전송선(TL)에 제공되어 상기 통과 신호와 합해짐으로써 데이터 신호(Vin)의 DC 성분이 감소된 출력 신호(Vout)가 되는 반면, 일부는 다시 반사되어 스터브(STUB)로 전파된다. 상기 다시 반사되어 스터브(STUB)로 전파되는 신호는 상기 입사 신호보다 크기가 감쇄된 신호이다. 상기 다시 스터브(STUB)로 전파되는 신호는 스터브(STUB)의 종단부에서 다시 반사된 후, 상기 분기점에 도달하여 일부는 전송선(TL)으로 제공되어 상기 통과 신호와 합해짐으로써 데이터 신호(Vin)의 DC 성분이 감소된 출력 신호(Vout)가 되는 반면, 일부는 또 다시 반사되어 스터브(STUB)로 전파된다. 상기 와 같은 과정을 반복하면서 등화기(100)가 제공하는 출력 신호(Vout)는 천이상태(transient state)에서 안정상태(steady state)가 된다. 이 때, 상기와 같은 과정을 반복하면서 스터브(STUB)로부터 전송선(TL)으로 제공되는 신호가 상기 통과 신호와 합해짐으로써 데이터 신호(Vin)의 DC 성분이 감소되기 위해서는 상기 종단부로부터 상기 분기점에 도달한 신호가 반사되는 경우 위상이 반전되는 것이 바람직하다. 따라서 스터브(STUB)의 특성 임피던스는 전송선(TL)의 특성 임피던스보다 큰 것이 바람직하다.
한편, 상기 입사 신호가 상기 종단부에서 반사되어 다시 전송선(TL)에 제공되어 상기 통과 신호와 합해짐으로써 데이터 신호(Vin)의 DC 성분이 감소되기 위해서는 상기 입사 신호가 스터브(STUB)로 입사된 시점으로부터 상기 종단부에서 반사되어 다시 전송선(TL)에 제공되기까지의 시간은 데이터 신호(Vin)에 포함되는 비트들의 전송 주기의 1/2이 되는 것이 바람직하다. 즉, 상기 입사 신호가 스터브(STUB)에 입사되어 상기 종단부에서 반사되기까지의 시간은 데이터 신호(Vin)에 포함되는 비트들의 전송주기의 1/4인 것이 바람직하다. 따라서 스터브(STUB) 및 결합접지구조(DGS)의 크기는 상기 입사 신호가 스터브(STUB)에 입사되어 상기 종단부에서 반사되기까지의 시간이 데이터 신호(Vin)에 포함되는 비트들의 전송주기의 1/4이 되도록 결정된다.
예를 들어, 유전체층(DL)의 두께(Td)가 0.5mm인 인쇄회로기판(PCB) 상에서 폭(Wtl)이 0.9mm이고 길이가 60cm이며 특성 임피던스가 50옴인 전송선(TL)을 통해 데이터 신호(Vin)가 8Gbps의 속도로 전송되는 경우, 데이터 신호(Vin)에 포함되는 비트들의 전송주기는 125ps가 된다. 이 경우, 스터브(STUB)의 폭(Wstub)은 0.2mm, 스터브(STUB)의 길이(Lstub)는 3mm, 결함접지구조(DGS)의 상기 제1 방향의 길이(Ldgs)는 5mm, 상기 제1 방향에 수직한 제2 방향의 길이(Wdgs)는 5mm, 상기 U-형상의 개구부의 깊이(Ddgs)는 2mm이고 상기 개구부의 폭(Sdgs)은 1mm로 구현되면, 상기 입사 신호가 스터브(STUB)에 입사되어 상기 종단부에서 반사되기까지의 시간은 31.25ps가 되어, 데이터 신호(Vin)에 포함되는 비트들의 전송주기인 125ps의 1/4과 일치하게 된다. 도 1 및 2에서는 결함접지구조(DGS)는 개구부가 스터브(STUB)가 뻗어있는 상기 제1 방향을 향하는 U-형상을 갖는 것으로 도시되어 있으나, 상기 설명한 바와 같이, 실시예에 따라서 결함접지구조(DGS)는 도 1 및 2에 도시된 스터브(STUB)에 동일한 전파지연시간 및 특성 임피던스를 제공하는 다른 형상을 갖도록 구현될 수도 있다.
도 3은 도 1 및 2의 등화기를 구비하는 본 발명의 일 실시예에 따른 통신 장치를 나타내는 평면도이다.
도 3을 참조하면, 통신 장치(1000)는 인쇄회로기판에 구현된다. 통신 장치(1000)는 등화기(100), 송신부(TX)(200) 및 수신부(RX)(300)를 포함한다.
송신부(200)는 반도체 칩으로 구현될 수 있으며, 인쇄회로기판의 유전체층의 상부표면에 실장된다. 송신부(200)는 상기 인쇄회로기판의 유전체층의 상부표면에 배치되는 전송선(TL)을 통해 데이터 신호(Vin)를 전송한다.
등화기(100)는 도 1 및 2에 도시된 등화기와 동일한 등화기가 사용될 수 있으며, 도 1 및 2를 참조하여 설명한 바와 같이, 데이터 신호(Vin)의 저주파 성분을 감소시켜 출력 신호(Vout)를 생성한다.
수신부(300)는 반도체 칩으로 구현될 수 있으며, 인쇄회로기판의 유전체층의 상부표면에 실장된다. 수신부(200)는 상기 인쇄회로기판의 유전체층의 상부표면에 배치되는 전송선(TL)을 통해 데이터 신호(Vin)의 저주파 성분이 감소된 출력 신호(Vout)를 수신한다.
도 4a 내지 4c는 도 3의 통신 장치에 포함된 등화기의 동작을 설명하기 위한 도면이다. 도 4a 내지 4c는 시간의 흐름에 따른 전송선(TL) 및 스터브(STUB)를 흐르는 신호의 변화를 나타낸다.
도 4a 내지 4c를 참조하면, 도 4a 내지 4c에는 도 3의 통신 장치의 등가회로가 도시되어 있다. 데이터 신호(Vin)를 전송하는 송신부(200)는 전원 전압 및 내부저항(Rtx)을 포함한다. 출력 신호(Vout)를 수신하는 수신부(300)는 내부저항(Rrx)을 포함한다.
도 4a를 참조하면, 송신부(200)는 시각 T=0에 전원전압을 통해 신호(Vs)를 생성하고 내부저항(Rtx)을 통과하면서 전압강하 되어 데이터 신호(Vin)를 전송선(TL)에 제공한다. 일반적으로, 전파되는 신호가 임피던스 불연속점을 만나는 경우 일부의 신호는 임피던스 불연속점을 통과하여 계속 전파되고, 일부는 반사되어 되돌아가게 된다. 임피던스 불연속점을 통과하여 계속 전파되는 신호는 임피던스 불연속점으로 입사되는 신호에 전달계수를 곱한 신호가 되고, 임피던스 불연속점에서 반사되는 신호는 임피던스 불연속점으로 입사되는 신호에 반사계수를 곱한 신호가 된다. 도 4a를 참조하면, 전송선(TL)과 스터브(STUB)가 연결되는 분기점은 임피 던스 불연속점이 되고, 전송선(TL)에 입사되는 데이터 신호(Vin)의 진행방향에서의 상기 분기점에서의 제1 반사계수는 아래의 [수학식 1]과 같고, 제1 전달계수는 아래의 [수학식 2]와 같다.
(여기서, Zstub는 스터브(STUB)의 특성 임피던스를 나타내고, Ztl은 전송선(TL)의 특성 임피던스를 나타내고, ||는 병렬 연산을 나타내고, R1은 상기 제1 반사계수를 나타내고, T1은 상기 제1 전달계수를 나타낸다.)
[수학식 1]
Figure 112009073657179-pat00001
[수학식 2]
Figure 112009073657179-pat00002
도 4a에 도시된 바와 같이, 데이터 신호(Vin)가 상기 분기점에 도달하면 데이터 신호(Vin)에 제1 전달계수(T1)가 곱해진 신호(Vt+)가 스터브(STUB) 및 전송선(TL)으로 전송된다. 이 때, 스터브(STUB)로 전송되는 신호는 상기 입사 신호이고 전송선(TL)으로 전송되는 신호는 상기 통과 신호가 된다. 상기 신호(Vt+)는 아래의 [수학식 3]과 같이 표현된다.
[수학식 3]
Figure 112009073657179-pat00003
도 4a에 도시된 바와 같이, 상기 신호(Vt+)는 전송선(TL)을 통과하여 수신 부(300)부에 출력 신호(Vout)로서 제공된다. 즉, 등화기(100)는 상기 신호(Vt+)를 출력 신호(Vout)로서 수신부(300)에 제공한다. 도 4a에 도시된 그래프는 송신부(200)가 데이터 신호(Vin)를 송신하는 시점(T=0)에서 등화기(100)가 제공하는 출력 신호(Vout)는 상기 신호(Vt+)가 됨을 나타내고 있다.
도 1 및 2와 관련하여 설명한 바와 같이, 스터브(STUB) 및 결합접지구조(DGS)의 크기는 상기 신호(Vt+)가 스터브(STUB)에 입사되어 상기 종단부에서 반사되기까지의 시간이 데이터 신호(Vin)에 포함되는 비트들의 전송주기의 1/4이 되도록 결정된다.
도 4b는 시각 T=Tbit/4 (여기서, Tbit은 데이터 신호(Vin)에 포함되는 비트들의 전송주기를 나타냄)에서 전송선(TL) 및 스터브(STUB)를 흐르는 신호를 나타낸다.
도 4b를 참조하면, 상기 분기점에서 전송선(TL)으로부터 스터브(STUB)로 입사된 상기 신호(Vt+)는 시각 T=Tbit/4에 상기 종단부에 도달한다.
스터브(STUB)와 종단 저항(Rt)이 연결되는 상기 종단부는 임피던스 불연속점이 되므로, 상기 분기점에서 상기 종단부로 진행하는 방향에서의 상기 종단부에서의 제2 반사계수는 아래의 [수학식 4]와 같고, 제2 전달계수는 아래의 [수학식 5]와 같다.
(여기서, R2는 상기 제2 반사계수를 나타내고, T2는 상기 제2 전달계수를 나 타낸다.)
[수학식 4]
Figure 112009073657179-pat00004
[수학식 5]
Figure 112009073657179-pat00005
전송선(TL)으로부터 스터브(STUB)로 입사된 상기 신호(Vt+)는 상기 종단부에 도달한 후, 상기 신호(Vt+)에 제2 전달계수(T2)가 곱해진 신호는 종단 저항(Rt)을 통해 접지면(GP)으로 흐르게 되고, 도 4b에 도시된 바와 같이, 상기 신호(Vt+)에 제2 반사계수(R2)가 곱해진 신호(Vr1-)는 상기 종단부로부터 상기 분기점으로 되돌아간다. 상기 신호(Vr1-)는 아래의 [수학식 6]과 같이 표현된다.
[수학식 6]
Figure 112009073657179-pat00006
도 1 및 2를 참조하여 설명한 바와 같이, 스터브(STUB)의 특성 임피던스(Zstub)는 종단 저항(Rt)의 임피던스보다 크므로 제2 반사계수(R2)는 음수가 되며, 따라서 상기 신호(Vr1-)는 스터브(STUB)로 입사된 신호(Vt+)와 위상이 반대가 된다.
한편, 시각 T=0 에서부터 T=Tbit/4 사이에 스터브(STUB)로부터 전송선(TL)으 로 제공되는 신호는 없으므로, 상기 분기점을 통과하여 전송선(TL)을 흐르는 상기 신호(Vt+)는 전송선(TL)을 통과하여 수신부(300)부에 출력 신호(Vout)로서 제공된다. 즉, 등화기(100)는 출력 신호(Vout)로서 계속하여 상기 신호(Vt+)를 수신부(300)에 제공한다. 도 4b에 도시된 그래프는 시각 T=0 에서부터 T=Tbit/4 사이에 등화기(100)가 제공하는 출력 신호(Vout)는 상기 신호(Vt+)를 유지함을 나타내고 있다.
도 4c는 시각 T=Tbit/2에서 전송선(TL) 및 스터브(STUB)를 흐르는 신호를 나타낸다.
도 4c를 참조하면, 상기 종단부에서 반사되어 상기 분기점으로 되돌아가는 신호(Vr1-)는, 시각 T=Tbit/2에 상기 분기점에 도달한다.
상기 설명한 바와 같이, 상기 분기점은 임피던스 불연속점이고, 상기 종단부에서 상기 분기점으로 진행하는 방향에서의 상기 분기점에서의 제3 반사계수는 아래의 [수학식 7]과 같고, 제3 전달계수는 아래의 [수학식 8]과 같다.
(여기서, R3은 상기 제3 반사계수를 나타내고, T3은 상기 제3 전달계수를 나타낸다.)
[수학식 7]
Figure 112009073657179-pat00007
[수학식 8]
Figure 112009073657179-pat00008
스터브(STUB)로부터 상기 분기점으로 도달한 상기 신호(Vr1-)는 상기 분기점에 도달한 후, 상기 신호(Vr1-)에 제3 반사계수(R3)가 곱해진 신호(Vrr1+)는 상기 분기점에서 반사되어 스터브(STUB)로 재입사되고, 상기 신호(Vr1-)에 제3 전달계수(T3)가 곱해진 신호(Vrt1-)는 통과되어 전송선(TL)에 제공된다. 이 때, 상기 [수학식 6]을 참조하면, 상기 신호(Vrr1+)는 아래의 [수학식 9]와 같이 표현되고, 상기 신호(Vrt1-)는 [수학식 10]과 같이 표현된다.
[수학식 9]
Figure 112009073657179-pat00009
[수학식 10]
Figure 112009073657179-pat00010
상기 [수학식 10]과 같이 표현되는 상기 신호(Vrt1-)는 전송선(TL)에 제공되어 전송선(TL)을 흐르던 상기 신호(Vt+)와 합해져서 출력 신호(Vout)가 되므로, 상기 [수학식 3] 및 [수학식 10]을 참조하면, 시각 T=Tbit/2에서의 출력 신호(Vout)는 아래의 [수학식 11]과 같이 표현된다.
[수학식 11]
Figure 112009073657179-pat00011
상기 설명한 바와 같이, 제2 반사계수(R2)는 음수가 되어 상기 신호(Vrt1-)의 위상은 상기 신호(Vt+)의 위상과 반대가 되므로, 상기 [수학식 11]을 참조하면, 출력 신호(Vout)는 상기 신호(Vt+)에서 상기 신호(Vrt1-)의 크기만큼 감소된 신호가 된다. 도 4c에 도시된 그래프는 시각 T=Tbit/2에서 등화기(100)가 제공하는 출력 신호(Vout)는 상기 신호(Vt+)에서 상기 신호(Vrt1-)의 크기만큼 감소된 신호가 됨을 나타내고 있다.
한편, 도 1 및 2를 참조하여 설명한 바와 같이, 스터브(STUB)의 특성 임피던스(Zstub)는 전송선(Ztl)의 임피던스보다 크므로 제3 반사계수(R3)는 음수가 된다. 따라서 상기 [수학식 9]를 참조하면, 제2 반사계수(R2) 및 제3 반사계수(R3)는 모두 음수이고 절대값이 1보다 작으므로, 상기 분기점으로부터 스터브(STUB)로 재입사되는 상기 신호(Vrr1+)는 최초에 스터브(STUB)로 입사된 상기 신호(Vt+)보다 크기는 작고 위상은 동일하다. 상기 신호(Vrr1+)는 시각 T=(3/4)Tbit에 상기 종단부에서 다시 반사되어, 상기 [수학식 9]를 참조하면, 아래의 [수학식 12]와 같이 표현되는 신호(Vr2-)가 되고, 상기 신호(Vr2-)는 시각 T=Tbit에 상기 분기점에 도달하여 아래의 [수학식 13]과 같이 표현되는 신호(Vrr2+)는 반사되어 다시 스터브(STUB)로 입사 되고, 아래의 [수학식 14]와 같이 표현되는 신호(Vrt2-)는 통과되어 전송선(TL)에 제공된다.
[수학식 12]
Figure 112009073657179-pat00012
[수학식 13]
Figure 112009073657179-pat00013
[수학식 14]
Figure 112009073657179-pat00014
상기 [수학식 10] 및 [수학식 14]를 참조하면, 상기 신호(Vrt2-)는 아래의 [수학식 15]와 같이 표현된다.
[수학식 15]
Figure 112009073657179-pat00015
상기 [수학식 15]와 같이 표현되는 상기 신호(Vrt2-)는 전송선(TL)에 제공되어 전송선(TL)을 흐르던 출력 신호(Vout)와 합해져서 새로운 출력 신호(Vout)가 되므로, 상기 [수학식 11]을 참조하면, 시각 T=Tbit에서의 출력 신호(Vout)는 아래의 [수학식 16]과 같이 표현된다.
[수학식 16]
Figure 112009073657179-pat00016
한편, 제2 반사계수(R2) 및 제3 반사계수(R3)의 절대값이 1보다 작으므로, 상기 분기점으로부터 스터브(STUB)로 입사되는 상기 신호(Vt+)는 상기 종단부와 상기 분기점 사이를 왕복하면서 신호의 크기가 감쇄되어 소멸된다. 또한, 상기 신호(Vt+)가 상기 종단부와 상기 분기점 사이를 왕복함에 의해, 시각 T=(1/2)Tbit에 스터브(STUB)는 전송선(TL)으로 상기 신호(Vrt1-)를 제공하고, 시각 T=(1/2)*2*Tbit에 스터브(STUB)는 전송선(TL)으로 상기 신호(Vrt2-)를 제공한다. 상기 설명한 과정을 통해, 시각 T=(1/2)*n*Tbit에서 스터브(STUB)는 전송선(TL)으로 아래의 [수학식 17]과 같이 표현되는 신호(Vrtn-)를 제공한다. (여기서, n은 양의 정수임)
[수학식 17]
Figure 112009073657179-pat00017
따라서 안정상태에서의 등화기(100)의 출력 신호(Vout)는 아래의 [수학식 18]과 같이 표현된다.
[수학식 18]
Figure 112009073657179-pat00018
도 5는 시간에 따른 도 1 및 2의 등화기(100)의 출력신호의 변화를 나타내는 그래프이다.
도 5를 참조하면, 상기 설명한 바와 같이, 스터브(STUB)는 (1/2)Tbit 주기마 다 전송선(TL)으로 상기 신호(Vt+)와 위상이 반대인 상기 신호(Vrtn-)를 제공하므로, 등화기(100)의 출력 신호(Vout)는 (1/2)Tbit의 주기마다 상기 신호(Vrtn-) 만큼 크기가 감소하면서 상기 [수학식 18]과 같이 표현되는 출력 신호(Vout)로 수렴하여 천이상태에서 안정상태가 된다.
도 1 내지 5를 참조하여 설명한 과정을 통해, 등화기(100)는 수신부(300)가 수신하는 안정상태에서의 출력 신호(Vout)의 DC 전압을 감소시키는 역할을 한다.
일 실시예에 있어서, 등화기(100)는 수신부(300)가 수신하는 안정상태에서의 출력 신호(Vout)의 DC 전압을 1/2로 감소시키도록 설계될 수 있다.
등화기(100)가 안정상태가 되면 전송선(TL) 및 스터브(STUB)는 단락 상태와 동일하게 되므로, 도 4a 내지 4c를 참조하면, 안정상태에서의 등화기(100)의 출력 신호(Vout)는 전압분배법칙에 의해 아래의 [수학식 19]와 같이 표현된다.
[수학식 19]
Figure 112009073657179-pat00019
또한, 등화기(100)를 구비하지 않은 경우, 안정상태에서 수신기(300)가 수신하는 신호(Vr)는 전압분배법칙에 의해 아래의 [수학식 20]과 같이 표현된다.
[수학식 20]
Figure 112009073657179-pat00020
따라서 등화기(100)가 안정상태에서의 출력 신호(Vout)의 DC 전압을 1/2로 감소시키기 위해서는 아래의 [수학식 21]이 만족해야 한다.
[수학식 21]
Figure 112009073657179-pat00021
상기 [수학식 19], [수학식 20] 및 [수학식 21]을 연립하면 아래의 [수학식 22]가 된다.
[수학식 22]
Figure 112009073657179-pat00022
즉, 종단 저항(Rt)의 저항값이 송신부(200)의 내부저항(Rtx)과 수신부(300)의 내부저항(Rrx)이 병렬연결된 저항의 저항값과 동일한 경우, 등화기(100)는 수신부(300)가 수신하는 안정상태에서의 출력 신호(Vout)의 DC 전압을 1/2로 감소시킨다. 예를 들면, 송신부(200)의 내부저항(Rtx) 및 수신부(300)의 내부저항(Rrx)이 모두 50옴인 경우, 종단 저항(Rt)이 25옴이 되도록 설계되면 수신부(300)가 수신하는 안정상태에서의 출력 신호(Vout)의 DC 전압은 1/2로 감소하게 된다. 등화기(100)를 구비하지 않은 경우, 수신부(300)가 수신하는 출력 신호(Vout)는 데이터 신호(Vin)와 동일하므로, 수신부(300)가 수신하는 안정상태에서의 출력 신호(Vout)의 DC 전압을 1/2로 감소시키기 위해서는 상기 [수학식 18]로 표현되는 안정상태에서의 등화기(100)의 출력 신호(Vout)는 (1/2)Vin 이 되어야 한다. 즉, 아래의 [수학식 23]이 만족해야 한다.
[수학식 23]
Figure 112009073657179-pat00023
전송선(TL)의 특성 임피던스(Ztl)는 50옴, 종단 저항(Rt)은 25옴 및 상기 [수학식 2], [수학식 4], [수학식 7]을 사용하여 상기 [수학식 23]을 계산하면, 스터브(STUB)의 특성 임피던스(Zstub)는 165옴이 되어야 한다.
유전체층(DL)의 두께(Td)가 0.5mm인 인쇄회로기판(PCB) 상에서 폭(Wtl)이 0.9mm이고 길이가 60cm이며 특성 임피던스가 50옴인 전송선(TL)을 통해 데이터 신호(Vin)가 8Gbps의 속도로 전송되는 경우, 결함접지구조(DGS)를 구비하지 않는다면 스터브(STUB)의 특성 임피던스(Zstub)가 165옴이 되기 위해서는 스터브(STUB)의 폭은 12um가 되어야 하는데 이를 인쇄회로기판(PCB) 상에 구현하는 것은 매우 어렵다. 따라서 도 1 및 2에 도시된 바와 같이, 등화기(100)가 상기 제1 방향의 길이(Ldgs)는 5mm, 상기 제1 방향에 수직한 제2 방향의 길이(Wdgs)는 5mm, 상기 U-형상의 개구부의 깊이(Ddgs)는 2mm이고 상기 개구부의 폭(Sdgs)은 1mm인 결함접지구조(DGS)를 구비하는 경우, 폭(Wstub)이 0.2mm인 스터브(STUB)를 통해 165옴의 특성 임피던스를 얻을 수 있어 등화기(100)를 쉽게 구현할 수 있다. 또한, 결함접지구조(DGS)를 통한 전파지연효과로 인해 짧은 길이의 스터브(STUB)를 통해 긴 전파지연시간을 얻을 수 있으므로, 8Gbps 속도의 신호가 스터브(STUB)에 입사되어 상기 종단부에서 반사되기까지의 시간이 데이터 신호(Vin)에 포함되는 비트들의 전송주기의 1/4인 31.24ps가 되기 위한 스터브(STUB)의 길이(Lstub)를 3mm로 줄일 수 있 어 등화기(100)의 크기를 줄일 수도 있다.
도 6은 주파수에 따른 전송선(TL)의 삽입손실(insertion loss)을 나타내는 그래프이다.
도 6에는 본 발명의 일 실시예에 따른 등화기(100)의 주파수 응답, 등화기(100)를 구비하지 않은 경우의 삽입손실 및 등화기(100)를 구비한 경우의 삽입손실이 도시되어 있다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 등화기(100)는 저주파 성분은 감쇄시키고 고주파 성분은 통과시키는 주파수 응답을 가지고 있으므로, 주파수가 0인 DC에서 삽입손실을 6.02dB만큼 감소시키고, DC에서부터 8Gbps속도의 데이터 전송을 위한 동작 주파수인 4GHz까지 삽입손실을 4.97dB만큼 보상한다. 따라서 등화기(100)는 전송되는 신호의 저주파 성분을 감쇄시킴으로써 넓은 대역폭에 걸쳐 주파수 응답을 평평하게 만들어준다.
도 7은 전송선을 통과하는 신호의 아이 다이아그램(eye diagram)을 나타내는 그래프이다. 도 7a는 등화기(100)를 구비하지 않은 경우, 8Gbps의 27-1 의사 랜덤 비트 시퀀스(pseudo random bit sequence, PRBS)에 대한 전송선(TL)을 통과하는 신호의 아이 다이아그램을 나타내고, 도 7b는 본 발명의 일 실시예에 따른 등화기(100)를 구비한 경우, 8Gbps의 27-1 의사 랜덤 비트 시퀀스에 대한 전송선(TL)을 통과하는 신호의 아이 다이아그램을 나타내며, 도 7a 및 7b에서 입력 비트수는 1000개이다. 도 7a 및 7b의 출력 파형은 대역폭이 20GHz인 샘플링 오실로스코 프(sampling oscilloscope)로 모니터링한 것이다.
도 7a를 참조하면, 등화기(100)를 구비하지 않은 경우, 눈열림은 24mV이고, 타이밍 지터(timing jitter)는 91.3ps이나, 도 7b를 참조하면, 등화기(100)를 구비한 경우, 눈열림은 175.7mV으로, 타이밍 지터는 24.4ps으로 개선되었다.
본 발명의 실시예에 따른 등화기 및 이를 포함하는 통신 장치는 스터브, 결함접지구조 및 종단 저항을 사용하여 구성됨으로써 전력을 소모하지 않는 수동 등화기이고, 전송선을 통과하는 신호의 저주파 성분을 감쇄시켜 전체 주파수 응답을 평평하게 만들어 줌으로써 대역폭이 넓으며, 결함접지구조를 사용함으로써 작은 사이즈로 구현할 수 있는 등화기를 제공할 수 있으므로, 통신 시스템에 효과적으로 사용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 등화기를 나타내는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 등화기를 나타내는 평면도이다.
도 3은 도 1 및 2의 등화기를 구비하는 본 발명의 일 실시예에 따른 통신 장치를 나타내는 평면도이다.
도 4a 내지 4c는 도 3의 통신 장치에 포함된 등화기의 동작을 설명하기 위한 도면이다.
도 5는 시간에 따른 도 1 및 2의 등화기의 출력신호의 변화를 나타내는 그래프이다.
도 6은 주파수에 따른 전송선의 삽입손실(insertion loss)을 나타내는 그래프이다.
도 7a 및 7b는 전송선을 통과하는 신호의 아이 다이아그램(eye diagram)을 나타내는 그래프이다.

Claims (11)

  1. 인쇄회로기판(printed circuit board, PCB)의 유전체층의 상부표면에 배치되는 전송선으로부터 상기 상부표면상의 제1 방향으로 분기되어 상기 전송선에 연결되고, 상기 전송선을 통해 전송되는 데이터 신호가 분기되어 상기 전송선으로부터 입사되는 입사 신호를 종단부에서 반사하고 상기 반사된 신호를 상기 전송선으로 제공하는 스터브(stub);
    상기 유전체층의 하부표면에 배치되는 접지면(ground plane)과 상기 스터브의 종단부 사이에 연결되는 종단 저항(terminating register); 및
    상기 스터브의 수직하방의 접지면에 위치하고, 상기 스터브의 수직하방의 상기 접지면이 일부 제거된 형상을 갖는 결함접지구조(defected ground structure, DGS)를 포함하는 등화기.
  2. 제1 항에 있어서, 상기 스터브의 특성 임피던스(impedance)는 상기 종단 저항의 임피던스보다 큰 것을 특징으로 하는 등화기.
  3. 제1 항에 있어서, 상기 스터브의 특성 임피던스는 상기 전송선의 특성 임피던스보다 큰 것을 특징으로 하는 등화기.
  4. 제1 항에 있어서, 상기 입사 신호가 상기 스터브에 입사되어 상기 스터브의 종단부에서 반사되기까지의 시간은 상기 데이터 신호에 포함되는 비트들의 전송주기의 1/4인 것을 특징으로 하는 등화기.
  5. 제1 항에 있어서, 상기 종단 저항의 저항값은 상기 데이터 신호를 송신하는 송신부의 저항 및 상기 데이터 신호를 수신하는 수신부의 저항으로부터 [수학식 1]을 통해 결정되는 것을 특징으로 하는 등화기 (여기서, Rt는 상기 종단 저항을 나타내고, Rtx는 상기 송신부의 저항을 나타내고, Rrx는 상기 수신부의 저항을 나타내고, ||는 병렬 연산을 나타냄).
    [수학식 1]
    Rt = Rtx || Rrx
  6. 제1 항에 있어서, 상기 결함접지구조는 개구부가 상기 제1 방향을 향하는 U-형상인 것을 특징으로 하는 등화기.
  7. 제6 항에 있어서, 상기 유전체층의 두께는 0.5mm이고, 상기 전송선의 길이가 60cm, 상기 전송선의 폭이 0.9mm, 상기 전송선의 특성 임피던스가 50옴이고, 상기 데이터 신호가 8Gbps의 속도로 전송되는 경우, 상기 스터브의 폭은 0.2mm이고 상기 스터브의 길이는 3mm인 것을 특징으로 하는 등화기.
  8. 제7 항에 있어서, 상기 결함접지구조의 상기 제1 방향 및 상기 제1 방향에 수직한 제2 방향의 길이는 5mm이고 상기 U-형상의 개구부의 깊이는 2mm이고 상기 개구부의 폭은 1mm인 것을 특징으로 하는 등화기.
  9. 인쇄회로기판;
    상기 인쇄회로기판(printed circuit board, PCB)의 유전체층의 상부표면에 배치되고, 데이터 신호를 상기 상부표면에 배치되는 전송선을 통해 전송하는 송신부;
    상기 전송선으로부터 상기 상부표면상의 제1 방향으로 분기되어 상기 전송선에 연결되는 스터브(stub) 및 상기 유전체층의 하부표면에 위치하는 접지면(ground plane) 중에서 상기 스터브의 수직하방에 위치하는 접지면이 일부 제거된 형상을 갖는 결함접지구조(defected ground structure, DGS)를 구비하고, 상기 데이터 신호가 분기되어 상기 전송선으로부터 상기 스터브로 입사되는 입사 신호를 상기 결함접지구조에 의한 전파지연효과(slow wave effect)에 기초하여 전파지연시키고, 상기 스터브의 종단부에서 상기 전파지연된 신호를 반사시켜 상기 반사된 신호를 상기 전송선으로 제공함으로써, 상기 데이터 신호의 저주파 대역 성분을 감소시키는 등화기; 및
    상기 유전체층의 상부표면에 배치되고 상기 전송선을 통해 상기 저주파 대역 성분이 감소된 데이터 신호를 수신하는 수신부를 포함하는 통신 장치.
  10. 제9 항에 있어서, 상기 등화기는 상기 접지면과 상기 스터브의 종단부 사이 에 연결되는 종단 저항(terminating register)을 포함하고,
    상기 스터브의 특성 임피던스(impedance)는 상기 종단 저항의 임피던스 및 상기 전송선의 특성 임피던스보다 크고,
    상기 입사 신호가 상기 스터브에 입사되어 상기 스터브의 종단부에서 반사되기까지의 시간은 상기 데이터 신호에 포함되는 비트들의 전송주기의 1/4이고,
    상기 종단 저항의 저항값은 상기 송신부의 저항 및 상기 수신부의 저항으로부터 [수학식 2]를 통해 결정되는 것을 특징으로 하는 통신장치 (여기서, Rt는 상기 종단 저항을 나타내고, Rtx는 상기 송신부의 저항을 나타내고, Rrx는 상기 수신부의 저항을 나타내고, ||는 병렬 연산을 나타냄).
    [수학식 2]
    Rt = Rtx || Rrx
  11. 제9 항에 있어서, 상기 결함접지구조는 개구부가 상기 제1 방향을 향하는 U-형상이고,
    상기 유전체층의 두께는 0.5mm이고, 상기 전송선의 길이가 60cm, 상기 전송선의 폭이 0.9mm, 상기 전송선의 특성 임피던스가 50옴이고, 상기 데이터 신호가 8Gbps의 속도로 전송되는 경우, 상기 스터브의 폭은 0.2mm이고 상기 스터브의 길이는 3mm이고, 상기 결함접지구조의 상기 제1 방향 및 상기 제1 방향에 수직한 제2 방향의 길이는 5mm이고 상기 U-형상의 개구부의 깊이는 2mm이고 상기 개구부의 폭은 1mm인 것을 특징으로 하는 통신장치.
KR1020090116730A 2009-11-30 2009-11-30 등화기 및 통신 장치 KR101010596B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090116730A KR101010596B1 (ko) 2009-11-30 2009-11-30 등화기 및 통신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090116730A KR101010596B1 (ko) 2009-11-30 2009-11-30 등화기 및 통신 장치

Publications (1)

Publication Number Publication Date
KR101010596B1 true KR101010596B1 (ko) 2011-01-24

Family

ID=43616731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090116730A KR101010596B1 (ko) 2009-11-30 2009-11-30 등화기 및 통신 장치

Country Status (1)

Country Link
KR (1) KR101010596B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106207366A (zh) * 2016-08-30 2016-12-07 电子科技大学 一种基于c环缺陷地结构的ltcc小型化功率增益均衡器
CN106936403A (zh) * 2017-03-28 2017-07-07 电子科技大学 一种基于缺陷地结构的超宽带幅度均衡器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030069140A (ko) * 2003-07-22 2003-08-25 임종식 단순한 사각형의 결함 접지 구조를 이용한 비대칭 윌킨슨전력 분배기
KR20050060280A (ko) * 2003-12-16 2005-06-22 세원텔레텍 주식회사 λ/4 ＤＧＳ 바이어스 전원 전송선로 및 그를 이용한전력증폭기
KR100507931B1 (ko) * 2001-11-05 2005-08-17 임종식 결함 접지 구조를 정합회로에 삽입하여 무선통신용 라디오파/초고주파/밀리미터파 대역 회로를 소형화하는 방법
KR100863409B1 (ko) * 2007-04-17 2008-10-14 순천향대학교 산학협력단 마이크로스트립 전송선로 구조 및 이를 이용한 비대칭 전력분배기 및 브랜치 하이브리드 커플러

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507931B1 (ko) * 2001-11-05 2005-08-17 임종식 결함 접지 구조를 정합회로에 삽입하여 무선통신용 라디오파/초고주파/밀리미터파 대역 회로를 소형화하는 방법
KR20030069140A (ko) * 2003-07-22 2003-08-25 임종식 단순한 사각형의 결함 접지 구조를 이용한 비대칭 윌킨슨전력 분배기
KR20050060280A (ko) * 2003-12-16 2005-06-22 세원텔레텍 주식회사 λ/4 ＤＧＳ 바이어스 전원 전송선로 및 그를 이용한전력증폭기
KR100863409B1 (ko) * 2007-04-17 2008-10-14 순천향대학교 산학협력단 마이크로스트립 전송선로 구조 및 이를 이용한 비대칭 전력분배기 및 브랜치 하이브리드 커플러

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106207366A (zh) * 2016-08-30 2016-12-07 电子科技大学 一种基于c环缺陷地结构的ltcc小型化功率增益均衡器
CN106207366B (zh) * 2016-08-30 2019-05-17 电子科技大学 一种基于c环缺陷地结构的ltcc小型化功率增益均衡器
CN106936403A (zh) * 2017-03-28 2017-07-07 电子科技大学 一种基于缺陷地结构的超宽带幅度均衡器

Similar Documents

Publication Publication Date Title
US7446624B2 (en) Transmission line and wiring forming method
US7013452B2 (en) Method and apparatus for intra-layer transitions and connector launch in multilayer circuit boards
JP2008294837A (ja) 信号伝送回路及び信号伝送システム
JP5582248B2 (ja) 伝送システムとバックプレーンシステム構築方法
US6538525B1 (en) Voltage biased section of non-linear transmission line
US9094240B2 (en) Passive equalizer and high-speed digital signal transmission system using the same
Shim et al. A compact and wide-band passive equalizer design using a stub with defected ground structure for high speed data transmission
US7276986B2 (en) Method and apparatus for improving signal integrity in a high speed flex cable
KR101010596B1 (ko) 등화기 및 통신 장치
Aihara et al. Minimizing differential crosstalk of vias for high-speed data transmission
US7013437B2 (en) High data rate differential signal line design for uniform characteristic impedance for high performance integrated circuit packages
WO2012133781A1 (ja) 伝送システムとバックプレーンシステム構築方法
WO2023019864A1 (zh) 印刷电路板和印刷电路板布线方法
Song et al. A wide-band passive equalizer design on PCB based on near-end crosstalk and reflections for 12.5 Gbps serial data transmission
De Araujo et al. Transmitter and channel equalization for high-speed server interconnects
US8390393B2 (en) Pre-distortion based impedence discontinuity remediation for via stubs and connectors in printed circuit board design
Song et al. A compact, low-cost, and wide-band passive equalizer design using multi-layer PCB parasitics
Lee et al. Multi-slot main memory system for post DDR3
US11756905B2 (en) Package interface with improved impedance continuity
KR100941088B1 (ko) 근단 혼선을 이용한 반도체 장치, 반도체 장치의 제조방법, 반도체 장치의 구동 방법 및 통신 시스템
Suntives High-speed data transmission using substrate integrated waveguide-type interconnects
US20040225807A1 (en) Method and assembly having a matched filter connector
JP2010239326A (ja) 反射特性利用による高速・長距離伝送システムおよびイコライザ
US6819569B1 (en) Impedance equalization module
Hu et al. An active crosstalk reduction technique for parallel high-speed links in low cost wirebond BGA packages

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee