KR100708038B1

KR100708038B1 - 반도체칩의 실장 구조 및 그 방법

Info

Publication number: KR100708038B1
Application number: KR1020010021490A
Authority: KR
Inventors: 강대병; 장상재
Original assignee: 앰코 테크놀로지 코리아 주식회사
Priority date: 2001-04-20
Filing date: 2001-04-20
Publication date: 2007-04-16
Also published as: KR20020082293A

Abstract

이 발명은 반도체칩의 실장 구조 및 그 방법에 관한 것으로, 실장된 반도체칩의 방열성능을 향상시킴과 동시에, 그 두께를 최소화하고, 또한 각종 수동 소자를 반도체칩의 상부에 위치시킴으로써, 실장밀도를 증가시킬 수 있도록, 표면에 다수의 회로패턴이 형성된 기판과; 상기 기판의 상면에 접착수단으로 접착되어 있으며, 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 입출력패드와 기판의 회로패턴을 상호 전기적으로 연결하는 도전성와이어와; 상기 반도체칩, 도전성와이어 등이 봉지재로 감싸여져 형성된 봉지부와; 상기 봉지부의 표면에 밀착되어 있으며, 하단은 상기 기판과 전기적 및 기계적으로 결합된 캡을 포함하여 이루어진 것을 특징으로 한다.

Description

반도체칩의 실장 구조 및 그 방법{Mounting structure of semiconductor chip and its method}

도1은 종래 반도체칩의 실장 구조를 도시한 부분 단면도이다.

도2는 본 발명에 의한 실장 구조를 도시한 부분 단면도이다.

도3a 및 도3b는 본 발명에 의한 실장 구조에서 캡(Cap)의 상면에 저항, 인덕터 및 캐패시터가 형성된 상태를 도시한 평면도 및 부분 절개 사시도이다.

도4a 내지 도4e는 본 발명에 의한 반도체칩의 실장 방법을 도시한 설명도이다.

- 도면중 주요 부호에 대한 설명 -

100; 본 발명에 의한 반도체칩의 실장 구조

2; 기판 4; 회로패턴

6; 관통공 8; 접착수단

10; 반도체칩 12; 입출력패드

14; 도전성와이어 16; 봉지부

18; 캡(Cap) 20; 도전성 패턴

22; 도전성비아(Via) 24; 통공

26; 결합수단

본 발명은 반도체칩의 실장 구조 및 그 방법에 관한 것으로, 더욱 상세하게 설명하면 실장된 반도체칩의 방열성능을 향상시킴과 동시에, 그 두께를 최소화하고, 또한 각종 수동 소자를 반도체칩의 상부에 위치시킴으로써, 실장밀도를 증가시킬 수 있는 반도체칩의 실장 구조 및 그 방법에 관한 것이다.

통상 기판(반도체패키지의 구성요소인 섭스트레이트(Substrate)가 아님)에 반도체칩이 직접 실장된 형태를 COB(Chip On Board)라 한다. 이러한 COB 실장 구조는 통상 셀룰러폰, PDA 등과 같은 개인 휴대용 전자기기에 많이 이용되고 있으며, 패키징(Packaging) 비용을 절약하고 또한 전체적인 기판의 면적을 축소할 수 있는 장점이 있다.

이러한 반도체칩 실장 구조(100')가 도1에 도시되어 있으며, 이를 참조하여 종래 기술을 설명하면 다음과 같다.

도시된 바와 같이 상면 및/또는 하면에 복잡한 회로패턴(4')이 형성된 기판(2')이 구비되어 있고, 상기 기판(2')의 일정영역에는 소정의 전기적 기능을 담당하는 반도체칩(10')이 접착수단(8')으로 접착되어 있다. 상기 반도체칩(10')은 상면에 다수의 입출력패드(12')가 형성되어 있으며, 상기 입출력패드(12')는 도전성와이어(14')에 의해 상기 기판(2')의 소정 회로패턴(4')과 전기적으로 접속되어 있다.

상기 도전성와이어(14')는 통상 일단이 상기 반도체칩(10')의 입출력패드(12')에 볼본딩(Ball Bonding)되어 있고, 타단은 상기 기판(2')의 회로패턴(4')에 스티치본딩(Stitch Bonding)되어 있다. 이러한 본딩 형태는 통상적인 캐필러리(Capillary)로 수행되기 때문에, 주지된 바와 같이 그 와이어루프(Wire Loop)가 대략 100㎛ 정도로 형성된다.

상기 반도체칩(10'), 도전성와이어(14')는 통상 봉지재(인캡(Encap); 페이스트(Paste) 형태의 액상 봉지재로서 공기중에 노출되면 경화됨)로 봉지되어, 외부의 전기적, 화학적 영향으로부터 보호받도록 되어 있다. 상기 봉지재로 봉지된 영역을 소위 봉지부(16')라 한다.

한편, 상기 반도체칩(10')만으로는 소정의 목적하는 전기적 기능을 모두 수행하지 못하는 경우가 대부분이기 때문에, 상기 반도체칩(10')의 외주연에는 통상 저항, 인덕터(Inductor), 캐패시터(Capacitor) 또는 RF 소자 등의 소위 수동소자(28')가 실장되어 있다.

상기와 같은 실장 구조(100')에 의하면, 반도체칩(10')과 기판(2')이 도전성와이어(14')를 통해 직접 전기적 신호를 교환하게 되며, 또한 수동소자(28')가 이를 보조하는 역할을 하게 된다.

그러나, 이러한 종래의 반도체칩 실장 구조는 반도체칩에서 발생하는 열을 외부로 효율 좋게 방출할 수 있는 수단이 구비되어 있지 않음으로써, 그 발생되는 열이 많아질수록 상기 반도체칩의 전기적 성능이 현저히 저하되는 단점이 있다.

또한, 반도체칩이 기판에 직접 실장되어 있기 때문에, 외부로부터 또는 같은 기판에 실장된 다른 반도체칩 등으로부터의 전자파 영향을 쉽게 받는 단점이 있다. 상기와 같이 반도체칩이 전자파 영향에 민감하게 되면, 그 반도체칩의 오동작 확률이 그만큼 높아짐은 주지의 사실이다.

더불어, 종래의 반도체칩 실장 구조는 상기 반도체칩의 구동에 필요한 각종 수동소자가 상기 반도체칩의 주변에 실장됨으로써, 그만큼 실장밀도가 작아지는 단점이 있다. 즉, 상기 각종 수동소자가 기판의 일정면적을 차지함으로써, 동일한 기판에 실장할 수 있는 다른 반도체칩의 실장 밀도가 작아지고, 따라서 기판의 소형화에 걸림돌로 작용하고 있다.

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체칩의 방열성능을 향상시킴과 동시에, 그 두께를 최소화하고, 또한 각종 수동 소자를 반도체칩의 상부에 위치시킴으로써, 실장밀도를 증가시킬 수 있는 반도체칩의 실장 구조 및 그 방법을 제공하는데 있다.

상기한 목적을 달성하기 위해 본 발명에 의한 반도체칩의 실장 구조는 표면에 다수의 회로패턴이 형성된 기판과; 상기 기판의 상면에 접착수단으로 접착되어 있으며, 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 입출력패드와 기판의 회로패턴을 상호 전기적으로 연결하는 도전성와이어와; 상기 반도체칩, 도전성와이어 등이 봉지재로 감싸여져 형성된 봉지부와; 상기 봉지부의 표면에 밀착되어 있으며, 하단은 상기 기판과 전기적 및 기계적으로 결합된 캡을 포함하여 이루어진 것을 특징으로 한다.

상기 도전성와이어는 반도체칩의 입출력패드 및 기판의 회로패턴에 양단이 스티치본딩(Stitch Bonding)될 수 있다.

상기 캡은 금속 또는 세라믹 중 어느 하나로 형성될 수 있다.

상기 캡의 표면에는 도전성 패턴에 의해 저항, 인덕터, 캐패시터, RF 소자와 같은 수동소자가 적어도 하나 이상 형성될 수 있다.

상기 캡은 상기 기판의 소정 패턴에 전기적으로 연결될 수 있다.

상기 캡이 금속인 경우에는 그 표면에 절연층이 형성될 수 있다.

상기 캡에는 적어도 하나 이상의 통공이 형성될 수 있다.

또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체칩의 실장 방법은 표면에 다수의 회로패턴이 형성된 기판을 제공하는 단계와; 상기 기판의 상면에 접착수단으로, 상면에 다수의 입출력패드가 형성된 반도체칩을 접착하는 단계와; 상기 반도체칩의 입출력패드와 상기 기판의 회로패턴을 도전성와이어로 스티치본딩하여 상호 연결하는 단계와; 상기 반도체칩, 도전성와이어 등을 봉지재로 감싸서 일정 형태의 봉지부를 형성하는 단계와; 표면에 도전성 패턴으로 수동소자가 형성된 캡을 준비하고, 상기 캡을 상기 봉지부와 밀착시키면서, 상기 캡의 하단이 상기 기판과 전기적 및 기계적으로 결합되도록 하는 단계를 포함하여 이루어진 것을 특징으로 한다.

상기 캡에는 적어도 하나 이상의 통공이 형성되도록 하여, 상기 캡을 봉지부에 밀착시 그 캡의 공기가 외측으로 배출되도록 함으로써, 상기 캡이 상기 봉지부 에 최대한 밀착되도록 할 수 있다.

상기와 같이 하여 본 발명에 의한 반도체칩의 실장 구조 및 그 방법에 의하면, 봉지부의 표면에 방열성능이 양호한 금속 또는 세라믹 재질의 캡이 밀착되어 있음으로써, 반도체칩으로부터의 열을 상기 캡이 외부로 신속하게 방출하게 된다.

또한, 반도체칩을 캡이 감싸고 있기 때문에, 외부로부터의 전자파를 상기 캡이 흡수함으로서, 상기 전자파에 의한 영향을 최소화하게 된다.

더불어, 반도체칩의 구동에 필요한 각종 수동소자가 상기 캡의 표면에 형성될 수 있음으로써, 실장밀도를 극대화할 수 있게 된다.

이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.

도2는 본 발명에 의한 실장 구조(100)를 도시한 부분 단면도이다.

도시된 바와 같이 표면에 다수의 회로패턴(4)이 형성된 기판(2)이 구비되어 있다. 상기 기판(2)은 상술한 셀룰러폰, PDA 등과 같은 개인휴대용 전자기기에 주로 사용되는 기판(2)이다. 또한 상기 기판(2)에는 하기할 캡(18)이 결합될 수 있도록 다수의 관통공(6)이 형성되어 있으며, 상기 관통공은(6)은 소정의 회로패턴(4)과 연결되어 있다.

상기 기판(2)의 상면에는 에폭시 접착제, 접착 테이프와 같은 접착수단(8)에 의해, 상면에 다수의 입출력패드(12)가 형성된 반도체칩(10)이 접착되어 있다.

여기서, 상기 반도체칩(10)은 그 두께를 최소화하기 위해 백그라인딩(Back Grinding)될 수 있고, 이것에 의해 그 두께가 대략 50㎛ 이내의 것이 이용될 수 있다.

상기 반도체칩(10)의 입출력패드(12)와 상기 기판(2)의 회로패턴(4)은 골드와이어(Au Wire) 또는 알루미늄와이어(Al Wire)와 같은 도전성와이어(14)에 의해 상호 연결되어 있다. 즉, 상기 도전성와이어(14)의 일단은 상기 반도체칩(10)의 입출력패드(12)에 스티치본딩(볼본딩이 아님)되어 있고, 그 타단은 기판(2)의 회로패턴(4)에 스티치본딩되어 있다. 따라서 상기 스티치본딩의 특성상 상기 도전성와이어(14)의 루푸하이트(Loop Height)는 대략 50~70㎛이내로 설정될 수 있어, 전체적인 실장 두께가 더욱 얇아진다.

계속해서, 상기 반도체칩(10), 도전성와이어(14) 등은 봉지재로 감싸여져 있다. 상기 봉지재로 감싸여진 부분을 소위 봉지부(16)라 한다.

여기서, 상기 봉지재는 인캡(Encap) 계열이 이용되었으며, 그 봉지재의 모듈러스(Modulus)는 종래 것에 비해 훨씬 작은 것이 이용되었다. 또한 상기 봉지재 대신 다이 코팅제(Die Coating Material, 반도체칩(10) 및 도전성와이어(14)의 표면을 얇게 코팅하는 물질)가 이용될 수도 있다.

이어서, 상기 봉지부(16)의 표면에 밀착되어 있으며, 하단은 상기 기판(2)과 전기적 및 기계적으로 결합된 캡(18)이 구비되어 있다. 상기 봉지부(16)는 그 모듈러스가 종래에 비해 작게 되어 있음으로써, 상기 캡(18)이 그 봉지부(16)를 하부로 내리 누름에 따라 그 봉지부(16)의 형태가 쉽게 변형되어 그 두께가 더욱 얇아진다. 이때, 상기 도전성와이어(14)는 모두 상기 봉지부(16)에 의해 감싸여져 있기 때문에, 상기 캡(18)에 의한 스트레스는 상기 봉지부(16)가 모두 흡수하게 되고, 따라서 상기 도전성와이어(14)에는 작은 스트레스만 작용하게 된다.

또한, 상기 봉지부(16)의 외형이 변형되면서(즉, 봉지부(16)의 표면이 캡(18)의 표면에 더욱 많이 접착되면서) 발생되는 공기는 상기 캡(18)에 형성된 다수의 통공(24)을 통해 외부로 배출될 수 있도록 되어 있다. 이는 하기의 실장 방법에서 더욱 상세히 설명하기로 한다.

한편, 상기 캡(18)은 통상적으로 방열성능이 좋은 금속 계열 또는 세라믹 계열이 사용되었다. 상기 캡(18)은 도시된 바와 같이 상기 기판(2)의 관통공(6)을 통하여 기계적 및 전기적으로 연결될 수 있도록 하단에 결합수단(26)이 형성되어 있다. 즉, 상기 결합수단(26)은 상기 기판(2)의 관통공(6)을 통해 회로패턴(4)에 전기적으로 연결된다. 상기 결합수단(26)은 도시된 바와 같이 기판(2)의 하면에 위치된 영역이 리벳(Rivet) 모양으로 되어 결합되거나 또는 도시되지는 않았지만 솔더(Solder) 등에 의해 결합될 수도 있다.

상기 캡(18)의 표면에는 도전성 패턴(20)에 의해 각종 수동소자 즉, 저항, 인덕터, 캐패시터 및 RF 소자 등이 적어도 하나 이상 형성될 수 있다.

즉, 도3a에 도시된 바와 같이 도전성 패턴(20)이 일정 길이 회오리 모양으로 형성됨으로써, 소정의 저항이 형성될 수 있고, 또한 캡(18)의 상면과 하면의 도전성 패턴(20)이 서로 교차하여 연결되도록 함으로써, 소정의 인덕터가 형성될 수 있으며, 또한 도3b에 도시된 바와 같이 상면에 일정면적을 갖는 도전성 패턴(20)이 형성되고, 이것과 대응되는 하면에도 일정 면적을 갖는 또다른 도전성 패턴(20)이 형성됨으로써, 소정의 캐패시터가 형성될 수도 있다. 이러한 수동소자는 물론, 상기 기판(2)의 도전성 패턴(20)과 전기적으로 연결된 캡(18)의 결합수단(26)을 통해 외부로부터 전원을 공급받을 수 있게 되어 있다. 즉, 상기 도전성 패턴(20)은 상기 기판(2)의 회로패턴(4)에 전기적으로 연결되어 있다. 도면중 미설명 부호 22는 도전성 비아로서 상기 캡(18)의 상면 및 하면에 형성된 도전성 패턴(20)을 상호 전기적으로 연결한다.

또한, 상기 캡(18)이 금속 계열인 경우에는 상기 도전성 패턴(20)과 절연될 수 있도록 일정두께의 절연층(도시되지 않음)이 형성되어 있다.

도4a 내지 도4e는 본 발명에 의한 반도체칩의 실장 방법을 도시한 설명도이며, 이를 순차적으로 설명하면 다음과 같다.

1. 기판 제공 단계로서, 상술한 바와 같은 셀룰러폰, PDA 등에 사용되는 기판(2)을 제공한다. 물론, 상기 기판(2)의 표면에는 복잡한 모양의 회로패턴(4)이 형성되어 있고, 일정 영역에는 하기할 캡(18)이 결합될 수 있도록 다수의 관통공(6)이 형성되어 있다.

2. 반도체칩 접착 단계로서, 상면에 다수의 입출력패드(12)가 형성된 반도체칩(10)을 에폭시 접착제나 접착 테이프 등의 접착수단(8)을 이용하여 상기 기판(2)의 상면에 접착한다. 이때, 상기 반도체칩(10)은 전체적인 실장 두께가 더욱 얇아지도록 백그라인딩되어 대략 50㎛ 정도의 것이 이용될 수도 있다.(도4a 참조)

3. 와이어 본딩 단계로서, 상기 반도체칩(10)의 입출력패드(12)와 상기 기판(2)의 회로패턴(4)을 각각 골드와이어 또는 알루미늄와이어와 같은 도전성와이 어(14)를 이용하여 상호 연결한다. 즉, 반도체칩(10)과 상기 기판(2)이 상호 전기적 신호를 주고받을 수 있도록 한다.

이때, 상기 도전성와이어(14)는 종래의 볼본딩 방법 대신 스티치본딩 방법을 이용한다. 즉, 종래의 캐필러리 대신 웨지(Wedge)를 이용하여 도전성와이어(14)의 일단을 반도체칩(10)의 입출력패드(12)에 스티치본딩하고, 타단을 기판(2)의 회로패턴(4)에 스티치본딩한다. 상기와 같은 스티치본딩 방법에 의해 상기 도전성와이어(14)의 루프하이트는 대략 50~70㎛까지 낮아질 수 있다.(도4b 참조)

4. 봉지부 형성 단계로서, 상기 반도체칩(10), 도전성와이어(14) 등이 외부의 기계적, 전기적, 화학적 영향으로부터 보호되도록 모듈러스가 작은 봉지재로 봉지한다. 즉, 종래의 것보다 모듈러스가 작은 인캡을 이용함으로써, 외부의 기계적 압축에 의해 상기 봉지부(16)의 외형이 쉽게 변형되도록 한다.(도4c 참조)

5. 캡 결합 단계로서, 표면에 도전성 패턴(20)으로 각종 수동소자가 형성되고, 하부에는 다수의 결합수단(26)이 구비된 캡(18)을 준비하고, 이 캡(18)이 상기 봉지부(16)의 표면을 압축하면서 상기 기판(2)의 관통공(6)에 전기적 및 기계적으로 결합되도록 한다.

이때, 상기 캡(18)의 하부에는 상기 관통공(6)에 용이하게 결합될 수 있도록 상술한 바와 같이 결합수단(26)이 형성되어 있다. 또한 상기 수동소자는 저항, 인덕터, 캐패시터 및 RF 소자가 될 수 있으며, 이는 도3a 및 도3b에 도시된 바와 같은 형태로 형성될 수 있다(RF 소자는 도시되지 않음). 즉, 상기 캡(18)의 표면에 도전성 패턴(20)이 일정 길이 회오리 모양으로 형성됨으로써, 소정의 저항이 형성 될 수 있고, 또한 캡(18)의 상면과 하면의 도전성 패턴(20)이 서로 교차하여 연결되도록 함으로써, 소정의 인덕터가 형성될 수 있으며, 또한 상면에 일정면적을 갖는 도전성 패턴(20)이 형성되고, 이것과 대응되는 하면에도 일정 면적을 갖는 또다른 도전성 패턴(20)이 형성됨으로써, 소정의 캐패시터가 형성될 수도 있다. 이러한 수동 소자는 물론, 상기 기판(2)의 회로패턴(4)과 전기적으로 연결된 캡(18)의 결합수단(26)을 통해 외부로부터 전원을 공급받을 수 있게 되어 있다.

한편, 상기 캡(18)이 상기 봉지부(16)를 압축하면서 상기 기판(2)에 결합될 때 상기 캡(18) 내측의 공기가 외부로 용이하게 배출될 수 있도록, 상기 캡(18)에는 다수의 통공(24)이 형성된 것을 이용함이 바람직하다. 또한, 상기 캡(18)의 결합수단(26)은 솔더 등에 의해 상기 기판(2)의 회로패턴(4)에 결합할 수도 있으나, 도시된 바와 같이 리벳(Rivet) 형태로 하여 상기 기판(2)에 결합할 수도 있다.(도4d 및 도4e 참조)

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다. 일례로서, 상기 실시예는 셀룰러폰, PDA와 같은 전자기기의 기판에 한하여 설명하였지만, 상기 기판은 통상적인 반도체패키지의 재료인 섭스트레이트로 대체될 수 있으며, 이것에 의해 상기 반도체칩의 실장 구조는 반도체패키지에 적용될 수도 있을 것이다.

따라서, 본 발명에 의한 반도체칩의 실장 구조 및 그 방법에 의하면, 봉지부 의 표면에 방열성능이 양호한 금속 또는 세라믹 재질의 캡이 밀착되어 있음으로써, 반도체칩으로부터의 열을 상기 캡이 외부로 신속하게 방출하는 효과가 있다.

또한, 반도체칩을 캡이 감싸고 있기 때문에, 외부로부터의 전자파를 상기 캡이 흡수함으로서, 상기 전자파에 의한 영향을 최소화할 수 있는 효과가 있다.

더불어, 반도체칩의 구동에 필요한 각종 수동소자가 상기 캡의 표면에 형성될 수 있음으로써, 실장밀도를 극대화할 수 있는 효과가 있다.

Claims

표면에 다수의 회로패턴이 형성된 기판과;

상기 기판의 상면에 접착수단으로 접착되어 있으며, 상면에 다수의 입출력패드가 형성된 반도체칩과;

상기 반도체칩의 입출력패드와 기판의 회로패턴을 상호 전기적으로 연결하는 도전성와이어와;

상기 반도체칩, 도전성와이어 등이 봉지재로 감싸여져 형성된 봉지부와;

상기 봉지부의 표면에 밀착되어 있으며, 하단은 상기 기판과 전기적 및 기계적으로 결합된 캡을 포함하여 이루어진 반도체칩의 실장 구조.
제1항에 있어서, 상기 도전성와이어는 반도체칩의 입출력패드 및 기판의 회로패턴에 양단이 스티치본딩(Stitch Bonding)된 것을 특징으로 하는 반도체칩의 실장 구조.
제1항에 있어서, 상기 캡은 금속 또는 세라믹 중 어느 하나로 형성된 것을 특징으로 하는 반도체칩의 실장 구조.
제1항에 있어서, 상기 캡의 표면에는 도전성 패턴에 의해 저항, 인덕터, 캐패시터, RF 소자와 같은 수동소자가 적어도 하나 이상 형성된 것을 특징으로 하는 반도체칩의 실장 구조.
제1항 또는 제4항에 있어서, 상기 캡은 상기 기판의 소정 패턴에 전기적으로 연결된 것을 특징으로 하는 반도체칩의 실장 구조.
제4항에 있어서, 상기 캡이 금속인 경우에는 그 표면에 절연층이 형성된 것을 특징으로 하는 반도체칩의 실장 구조.
제1항에 있어서, 상기 캡에는 적어도 하나 이상의 통공이 형성된 것을 특징으로 하는 반도체칩의 실장 구조.
표면에 다수의 회로패턴이 형성된 기판을 제공하는 단계와;

상기 기판의 상면에 접착수단으로, 상면에 다수의 입출력패드가 형성된 반도체칩을 접착하는 단계와;

상기 반도체칩의 입출력패드와 상기 기판의 회로패턴을 도전성와이어로 스티치본딩하여 상호 연결하는 단계와;

상기 반도체칩, 도전성와이어 등을 봉지재로 감싸서 일정 형태의 봉지부를 형성하는 단계와;

표면에 도전성 패턴으로 수동소자가 형성된 캡을 준비하고, 상기 캡을 상기 봉지부와 밀착시키면서, 상기 캡의 하단이 상기 기판과 전기적 및 기계적으로 결합 되도록 하는 단계를 포함하여 이루어진 반도체칩의 실장 방법.
제8항에 있어서, 상기 캡에는 적어도 하나 이상의 통공이 형성되도록 하여, 상기 캡을 봉지부에 밀착시 그 캡의 공기가 외측으로 배출되도록 함으로써, 상기 캡이 상기 봉지부에 최대한 밀착되도록 함을 특징으로 하는 반도체칩의 실장 방법.