JP2970723B2 - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法Info
- Publication number
- JP2970723B2 JP2970723B2 JP910693A JP910693A JP2970723B2 JP 2970723 B2 JP2970723 B2 JP 2970723B2 JP 910693 A JP910693 A JP 910693A JP 910693 A JP910693 A JP 910693A JP 2970723 B2 JP2970723 B2 JP 2970723B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- glass
- base substrate
- semiconductor package
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを接合す
るベース基板にリードフレームをガラス溶着するサーデ
ィップタイプの半導体パッケージおよびぞの製造方法に
関する。
るベース基板にリードフレームをガラス溶着するサーデ
ィップタイプの半導体パッケージおよびぞの製造方法に
関する。
【０００２】
【従来の技術】一般に、この種の半導体パッケージは、
図６に示すように、アルミナセラミックスのベース基板
１にリードフレーム２を低融点ガラス３でガラス溶着
し、ベース基板に半導体チップ４を接合し、ワイヤボン
ディングした後、アルミナセラミックスのキャップ５を
低融点ガラス３でガラス溶着して気密封止される。
図６に示すように、アルミナセラミックスのベース基板
１にリードフレーム２を低融点ガラス３でガラス溶着
し、ベース基板に半導体チップ４を接合し、ワイヤボン
ディングした後、アルミナセラミックスのキャップ５を
低融点ガラス３でガラス溶着して気密封止される。
【０００３】また、放熱性を改良するものとして、特開
平３−８３６２号において、ベース材として、Ｃｕと鉄
系金属のクラッド材あるいはろう付品を用いたもの、特
開平２−３０３０５３号において、クラッド材のうち、
比較的簡単な方法で製造可能な３層のクラッド材とし
て、熱膨張係数の小さなインバー（Ｆｅ−Ｎｉ合金）を
用いた、インバー／Ｃｕ／インバー等のＣｕを中間層と
したもの、あるいは特開昭５８−６７０４９号におい
て、ＷまたはＭｏと主成分としてＦｅ、Ｎｉ、Ｃｕを含
有する粉末焼結材を用いたものが開示されている。
平３−８３６２号において、ベース材として、Ｃｕと鉄
系金属のクラッド材あるいはろう付品を用いたもの、特
開平２−３０３０５３号において、クラッド材のうち、
比較的簡単な方法で製造可能な３層のクラッド材とし
て、熱膨張係数の小さなインバー（Ｆｅ−Ｎｉ合金）を
用いた、インバー／Ｃｕ／インバー等のＣｕを中間層と
したもの、あるいは特開昭５８−６７０４９号におい
て、ＷまたはＭｏと主成分としてＦｅ、Ｎｉ、Ｃｕを含
有する粉末焼結材を用いたものが開示されている。
【０００４】さらに、放熱性が要求される高周波素子へ
の半導体パッケージとしては、図７に示すように、Ｃｕ
−Ｗ合金をベース基板６としてＷメタライズで配線層を
形成したアルミナセラミックのフレーム７にリードフレ
ーム２をろう付けにより組立てた半導体パッケージに半
導体チップ４を接合しワイヤボンディングした後、一般
にコバール（Ｆｅ−Ｎｉ−Ｃｏ）のキャップ８で半田封
止されている。また、このベース基板６とフレーム７と
をろう付けするタイプではろう付け時にベースのチップ
接合面にろう材が流れチップ接合不良が発生することが
ある。このため、図８に示すようにベース基板９のチッ
プ接合面と、ろう付け面の段付き加工が行われる。
の半導体パッケージとしては、図７に示すように、Ｃｕ
−Ｗ合金をベース基板６としてＷメタライズで配線層を
形成したアルミナセラミックのフレーム７にリードフレ
ーム２をろう付けにより組立てた半導体パッケージに半
導体チップ４を接合しワイヤボンディングした後、一般
にコバール（Ｆｅ−Ｎｉ−Ｃｏ）のキャップ８で半田封
止されている。また、このベース基板６とフレーム７と
をろう付けするタイプではろう付け時にベースのチップ
接合面にろう材が流れチップ接合不良が発生することが
ある。このため、図８に示すようにベース基板９のチッ
プ接合面と、ろう付け面の段付き加工が行われる。
【０００５】
【発明が解決しようとする課題】ところで、近年、Ｇａ
Ａｓ等の高周波素子が使用される情報通信機器が普及す
るにつれて安価で放熱性に優れ、高周波素子に適した半
導体パッケージの要求が高まりつつある。この要求に対
して、上述した図６に示すアルミナセラミックスをベー
ス基板としたサーディップパッケージは、安価である反
面、アルミナセラミックス以上の放熱性が要求され、ま
たリード部分の特性インピーダンスの制御がなされてい
ないため、高周波素子に適さないといった欠点がある。
そして、ガラス封止の封止温度が高くＧａＡｓ素子には
適さないといった欠点がある。また、図７においては、
ベース基板に用いるＣｕ−Ｗ合金は重く電子機器の軽量
化のためには不利で、材料そのものが高価で、かつ段付
き、研磨加工にコストがかかり、しかもパッケージのめ
っきが製造工程からすべてＡｕめっきとなるために、高
価となる欠点がある。
Ａｓ等の高周波素子が使用される情報通信機器が普及す
るにつれて安価で放熱性に優れ、高周波素子に適した半
導体パッケージの要求が高まりつつある。この要求に対
して、上述した図６に示すアルミナセラミックスをベー
ス基板としたサーディップパッケージは、安価である反
面、アルミナセラミックス以上の放熱性が要求され、ま
たリード部分の特性インピーダンスの制御がなされてい
ないため、高周波素子に適さないといった欠点がある。
そして、ガラス封止の封止温度が高くＧａＡｓ素子には
適さないといった欠点がある。また、図７においては、
ベース基板に用いるＣｕ−Ｗ合金は重く電子機器の軽量
化のためには不利で、材料そのものが高価で、かつ段付
き、研磨加工にコストがかかり、しかもパッケージのめ
っきが製造工程からすべてＡｕめっきとなるために、高
価となる欠点がある。
【０００６】したがって、本発明は上記したような従来
の欠点に鑑みてなされたものであり、その目的とすると
ころは、軽量かつ安価で放熱性に優れ、しかも、高周波
素子に適した半導体装置およびこれに用いる半導体パッ
ケージを提供することにある。
の欠点に鑑みてなされたものであり、その目的とすると
ころは、軽量かつ安価で放熱性に優れ、しかも、高周波
素子に適した半導体装置およびこれに用いる半導体パッ
ケージを提供することにある。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明に係る半導体パッケージは、ベース基板に半
導体チップの熱膨張と整合がとれ熱伝導がよくて、軽量
かつ安価で加工性のよいＣｕ／Ｍｏ／Ｃｕの３層のクラ
ッド材を用いる。そして、Ｃｕ／Ｍｏ／Ｃｕのクラッド
材と異種材料の接合をろう付けのような高温で行うと変
形を生じ易いため、低温で接合できるガラスもしくは接
着剤で行う。また、ガラスもしくは接着剤の厚さ、リー
ド寸法（幅、厚さ）を制御し、リードフレームにガラス
もしくは接着剤との熱膨張の整合がとれる金属を用いた
ものである。また、ウインドフレームにベース基板、ガ
ラスとの熱膨張の整合が得られるメタルおよびメタライ
ズ付きセラミックスを用いたものである。また、本発明
に係る半導体装置は、ダイボンド、ワイヤボンド、封止
に必要な部分のみＡｕめっきとし、しかるのちに、外装
めっきをしたものである。また、封止用キャップとし
て、ガラスもしくは接着剤と熱膨張に整合が得られるメ
タルを用いる。
に、本発明に係る半導体パッケージは、ベース基板に半
導体チップの熱膨張と整合がとれ熱伝導がよくて、軽量
かつ安価で加工性のよいＣｕ／Ｍｏ／Ｃｕの３層のクラ
ッド材を用いる。そして、Ｃｕ／Ｍｏ／Ｃｕのクラッド
材と異種材料の接合をろう付けのような高温で行うと変
形を生じ易いため、低温で接合できるガラスもしくは接
着剤で行う。また、ガラスもしくは接着剤の厚さ、リー
ド寸法（幅、厚さ）を制御し、リードフレームにガラス
もしくは接着剤との熱膨張の整合がとれる金属を用いた
ものである。また、ウインドフレームにベース基板、ガ
ラスとの熱膨張の整合が得られるメタルおよびメタライ
ズ付きセラミックスを用いたものである。また、本発明
に係る半導体装置は、ダイボンド、ワイヤボンド、封止
に必要な部分のみＡｕめっきとし、しかるのちに、外装
めっきをしたものである。また、封止用キャップとし
て、ガラスもしくは接着剤と熱膨張に整合が得られるメ
タルを用いる。
【０００８】
【作用】本発明においては、ベース基板にＣｕ／Ｍｏ／
Ｃｕのクラッド材を用いたので、半導体チップの熱膨張
と整合がとれ、熱伝導がよくて軽量かつ安価となる。ま
た、パッケージの組立をガラスもしくは接着剤で行うこ
とにより、ベース基板をフラットにでき軽量かつ安価と
なり、しかも、組立による変形が防止できる。ガラス厚
さ、リード寸法（幅、厚さ）を制御することにより、配
線部の特性インピーダンスが半導体チップの特性インピ
ーダンスと整合がとられ、高周波素子に適する。必要部
分のみＡｕめっきとし、特にベース基板、リードフレー
ム、ウインドフレームのガラスもしくは接着剤の塗布部
にはＡｕめっきを施さないことによりガラスもしくは接
着剤との密着力が向上し信頼性が向上する。ウインドフ
レームにメタルもしくはメタライズしたセラミックを用
いたことにより半田、もしくはシーム溶接による封止が
可能となりＧａＡｓ素子に適する。
Ｃｕのクラッド材を用いたので、半導体チップの熱膨張
と整合がとれ、熱伝導がよくて軽量かつ安価となる。ま
た、パッケージの組立をガラスもしくは接着剤で行うこ
とにより、ベース基板をフラットにでき軽量かつ安価と
なり、しかも、組立による変形が防止できる。ガラス厚
さ、リード寸法（幅、厚さ）を制御することにより、配
線部の特性インピーダンスが半導体チップの特性インピ
ーダンスと整合がとられ、高周波素子に適する。必要部
分のみＡｕめっきとし、特にベース基板、リードフレー
ム、ウインドフレームのガラスもしくは接着剤の塗布部
にはＡｕめっきを施さないことによりガラスもしくは接
着剤との密着力が向上し信頼性が向上する。ウインドフ
レームにメタルもしくはメタライズしたセラミックを用
いたことにより半田、もしくはシーム溶接による封止が
可能となりＧａＡｓ素子に適する。
【０００９】
【実施例】以下、本発明の実施例を図に基づいて説明す
る。図１は本発明に係る半導体パッケージを示し、
（ａ）は側断面図、（ｂ）はキャップを取付ける前の全
体斜視図、図２は同じくベース基板を示し、（ａ）は平
面図、（ｂ）は側断面図、図３は同じくベース基板の製
造方法を示し、（ａ）は側断面図、（ｂ）は全体斜視
図、図４は同じくウインドフレームの製造方法を示し、
（ａ）は側断面図、（ｂ）は全体斜視図である。
る。図１は本発明に係る半導体パッケージを示し、
（ａ）は側断面図、（ｂ）はキャップを取付ける前の全
体斜視図、図２は同じくベース基板を示し、（ａ）は平
面図、（ｂ）は側断面図、図３は同じくベース基板の製
造方法を示し、（ａ）は側断面図、（ｂ）は全体斜視
図、図４は同じくウインドフレームの製造方法を示し、
（ａ）は側断面図、（ｂ）は全体斜視図である。
【００１０】これらの図において、１１はベース基板
で、Ｃｕ／Ｍｏ／Ｃｕの３層のクラッド材で構成されて
いる。このベース基板１１にめっきを施す方法は、本発
明のようにベース基板１１の外形が小さい場合には、所
定寸法に加工後、バレル法が用いられるが、パレル法に
よるめっきは緻密でなく、このため、本実施例ではラッ
ク法によるめっきを実施している。ところが、ラック法
によるめっきは電極取りが必要なため所定寸法加工後に
めっきを行うと作業性が悪くなる。このため、本実施例
では、所定寸法に加工する前の大きな部材のまま全面に
Ｎｉめっき１８を施し、次に、図２に示すように、所定
寸法に打ち抜き加工をする。このとき、打ち抜き加工さ
れたベース基板１１の側面は素地となるが、後述するよ
うに、Ｓｎによる外装めっきを施すので、金属層が形成
され、腐食等の問題は発生しない。Ｎｉめっき１８を施
した後、チップ接合部のみ露出させるようマスキングし
て、Ａｕめっき１９を施す。
で、Ｃｕ／Ｍｏ／Ｃｕの３層のクラッド材で構成されて
いる。このベース基板１１にめっきを施す方法は、本発
明のようにベース基板１１の外形が小さい場合には、所
定寸法に加工後、バレル法が用いられるが、パレル法に
よるめっきは緻密でなく、このため、本実施例ではラッ
ク法によるめっきを実施している。ところが、ラック法
によるめっきは電極取りが必要なため所定寸法加工後に
めっきを行うと作業性が悪くなる。このため、本実施例
では、所定寸法に加工する前の大きな部材のまま全面に
Ｎｉめっき１８を施し、次に、図２に示すように、所定
寸法に打ち抜き加工をする。このとき、打ち抜き加工さ
れたベース基板１１の側面は素地となるが、後述するよ
うに、Ｓｎによる外装めっきを施すので、金属層が形成
され、腐食等の問題は発生しない。Ｎｉめっき１８を施
した後、チップ接合部のみ露出させるようマスキングし
て、Ａｕめっき１９を施す。
【００１１】１５は４５合金（Fe-Ni系）からなる金属
で形成されたウインドフレームである。このウインドフ
レーム１５の製造方法は、前述したベース基板１１の製
造方法と同様な理由で、図４に示すように、まず全面に
Ｎｉめっき１８を施し、上面、すなわち、後述するキャ
ップ１６との接合面である上面のみＡｕめっきされ、ガ
ラス１３の接合部にはＡｕめっきを施していない。Ａｕ
めっき１９を施した後、所定寸法に打ち抜かれる。この
場合も、側面は素地となる。なお、このウインドフレー
ム１５はセラミックスで形成してもよく、その場合、ま
ず、未焼成のセラミックスの表面に、タングステンある
いはモリブデン等の金属粉末を印刷し、セラミックスと
同時に焼成して金属化する、いわゆる、メタライズ化す
ることにより、半田ぬれ性の確保を行う。
で形成されたウインドフレームである。このウインドフ
レーム１５の製造方法は、前述したベース基板１１の製
造方法と同様な理由で、図４に示すように、まず全面に
Ｎｉめっき１８を施し、上面、すなわち、後述するキャ
ップ１６との接合面である上面のみＡｕめっきされ、ガ
ラス１３の接合部にはＡｕめっきを施していない。Ａｕ
めっき１９を施した後、所定寸法に打ち抜かれる。この
場合も、側面は素地となる。なお、このウインドフレー
ム１５はセラミックスで形成してもよく、その場合、ま
ず、未焼成のセラミックスの表面に、タングステンある
いはモリブデン等の金属粉末を印刷し、セラミックスと
同時に焼成して金属化する、いわゆる、メタライズ化す
ることにより、半田ぬれ性の確保を行う。
【００１２】キャップ１６は、４５合金（Ｆｅ−Ｎｉ）
板（ＮＳ−５）で形成されている。１２はリードフレー
ムで、４５合金（Ｆｅ−Ｎｉ）で形成されており、半導
体チップ１４との電気接続するためのワイヤボンディン
グ部分のみＡｕをスポットめっきしている。ベース１１
とリードフレーム１２との間、リードフレーム１２とウ
インドフレーム１５との間は低融点ガラス１３によって
溶着されている。
板（ＮＳ−５）で形成されている。１２はリードフレー
ムで、４５合金（Ｆｅ−Ｎｉ）で形成されており、半導
体チップ１４との電気接続するためのワイヤボンディン
グ部分のみＡｕをスポットめっきしている。ベース１１
とリードフレーム１２との間、リードフレーム１２とウ
インドフレーム１５との間は低融点ガラス１３によって
溶着されている。
【００１３】封止後にＳｎによる外装めっきを施す。外
装めっきを封止後に施すことによりあらかじめ外装めっ
きをする場合と比較して、半導体素子搭載時の温度の影
響等を無視できるので、Ａｕめっきに限られていためっ
き層の種類を選択する自由度が増すこととなる。
装めっきを封止後に施すことによりあらかじめ外装めっ
きをする場合と比較して、半導体素子搭載時の温度の影
響等を無視できるので、Ａｕめっきに限られていためっ
き層の種類を選択する自由度が増すこととなる。
【００１４】また、ベース基板１１のチップ接合部、リ
ードフレーム１２のワイヤボンド部およびウインドフレ
ーム１５のキャップ接合部の表面部分にＡｕ層を施し、
ベース基板１１のガラス１３の接合部の表面部分にはＡ
ｕ層を施していないので、ガラスもしくは接着剤とのぬ
れ性が悪いＡｕを除去することによって、ベース基板１
１は、ガラスもしくは接着剤との密着力が向上し信頼性
が高まる。
ードフレーム１２のワイヤボンド部およびウインドフレ
ーム１５のキャップ接合部の表面部分にＡｕ層を施し、
ベース基板１１のガラス１３の接合部の表面部分にはＡ
ｕ層を施していないので、ガラスもしくは接着剤とのぬ
れ性が悪いＡｕを除去することによって、ベース基板１
１は、ガラスもしくは接着剤との密着力が向上し信頼性
が高まる。
【００１５】ここで、上記構成の半導体パッケージにお
いて、熱膨張係数が７．１×１０-6／℃の低融点ガラス
１３、ウインドフレーム１５およびリードフレーム１２
として４５合金（Ｆｅ−Ｎｉ）を用い、ウインドフレー
ム１５の厚さを０．５ｍｍ、リードフレーム１２の厚さ
を０．１２５ｍｍとし、ベース基板１１の厚さを０．５
ｍｍとして、Ｃｕ／Ｍｏ／Ｃｕの板厚比率を変えて、−
６５℃／１７５℃×２０サイクルの温度サイクルテスト
を行い、気密性を評価した。
いて、熱膨張係数が７．１×１０-6／℃の低融点ガラス
１３、ウインドフレーム１５およびリードフレーム１２
として４５合金（Ｆｅ−Ｎｉ）を用い、ウインドフレー
ム１５の厚さを０．５ｍｍ、リードフレーム１２の厚さ
を０．１２５ｍｍとし、ベース基板１１の厚さを０．５
ｍｍとして、Ｃｕ／Ｍｏ／Ｃｕの板厚比率を変えて、−
６５℃／１７５℃×２０サイクルの温度サイクルテスト
を行い、気密性を評価した。
【００１６】その結果、板厚比率が１：１：１のものは
ほとんどがリーク不良となったが、板厚比率が１：３：
１〜１：５：１のものはリーク不良が発生しなかった。
これは、図９に示すように、ガラスへの熱応力が、板厚
比率が１：３：１〜１：５：１のものは、２kg/mm2以下
に納まり、ガラス１３にリークが発生することがないと
推測されるためである。
ほとんどがリーク不良となったが、板厚比率が１：３：
１〜１：５：１のものはリーク不良が発生しなかった。
これは、図９に示すように、ガラスへの熱応力が、板厚
比率が１：３：１〜１：５：１のものは、２kg/mm2以下
に納まり、ガラス１３にリークが発生することがないと
推測されるためである。
【００１７】また、ベース基板１１のＣｕ／Ｍｏ／Ｃｕ
板厚比率が１：５：１とした半導体パッケージを用い
て、これにキャップ１６として板厚が０．１２５ｍｍの
４５合金（Ｆｅ−Ｎｉ）板（ＮＳ−５）、コバール（Ｆ
ｅ−Ｎｉ−Ｃｏ）板を用い半田封止し封止後の反りを測
定した。その結果、４５合金（Ｆｅ−Ｎｉ）板では反り
が発生しなかったが、コバール（Ｆｅ−Ｎｉ−Ｃｏ）板
では１０μｍ／１４ｍｍの反りが発生した。この半導体
パッケージでは、キャップとして４５合金（Ｆｅ−Ｎ
ｉ）板を用いることで封止による反り防止が可能で信頼
性が向上する。
板厚比率が１：５：１とした半導体パッケージを用い
て、これにキャップ１６として板厚が０．１２５ｍｍの
４５合金（Ｆｅ−Ｎｉ）板（ＮＳ−５）、コバール（Ｆ
ｅ−Ｎｉ−Ｃｏ）板を用い半田封止し封止後の反りを測
定した。その結果、４５合金（Ｆｅ−Ｎｉ）板では反り
が発生しなかったが、コバール（Ｆｅ−Ｎｉ−Ｃｏ）板
では１０μｍ／１４ｍｍの反りが発生した。この半導体
パッケージでは、キャップとして４５合金（Ｆｅ−Ｎ
ｉ）板を用いることで封止による反り防止が可能で信頼
性が向上する。
【００１８】ここで、パッケージ各部を構成する、キャ
ップ１６、ウインドフレーム１５、リードフレーム１
２、ガラス１３およびベース基板１１は、熱膨張係数を
整合することにより、各構成部材の接合部分における剥
離や相手部材のリーク不良を防止できる。表１はパッケ
ージ各部の構成に使用した部材の熱膨張係数である。上
述したように、Ｃｕ／Ｍｏ／Ｃｕの板厚比率が１：３：
１〜１：５：１のクラッド材を用いることがガラス１３
のリーク不良を防止する必要条件であるが、その熱膨張
係数の範囲は、６．０〜６．８（×１０-6／℃）であ
る。
ップ１６、ウインドフレーム１５、リードフレーム１
２、ガラス１３およびベース基板１１は、熱膨張係数を
整合することにより、各構成部材の接合部分における剥
離や相手部材のリーク不良を防止できる。表１はパッケ
ージ各部の構成に使用した部材の熱膨張係数である。上
述したように、Ｃｕ／Ｍｏ／Ｃｕの板厚比率が１：３：
１〜１：５：１のクラッド材を用いることがガラス１３
のリーク不良を防止する必要条件であるが、その熱膨張
係数の範囲は、６．０〜６．８（×１０-6／℃）であ
る。
【００１９】
【表１】
【００２０】また、キャップ１６の熱膨張係数が６．３
〜７．４（×１０-6／℃）、ウインドフレーム１５、リ
ードフレーム１２の熱膨張係数が６．２（×１０-6／
℃）、ガラス１３の熱膨張係数が７．１（×１０-6／
℃）であるので、これら各部材の熱膨張係数の整合を図
る最大公約数を考察すると、キャップ１６、ウインドフ
レーム１５、リードフレーム１２およびガラス１３を熱
膨張係数が６．０〜７．５（×１０-6／℃）のものを使
用することにより、ガラス１３にリークが発生すること
なく、かつ、各部材間の接合部が良好状態を保持でき
る。なお、ガラス１３の替わりに石英ガラスのような低
熱膨張係数を有するフィラーを混合した樹脂からなる接
着剤を用いてもよい。
〜７．４（×１０-6／℃）、ウインドフレーム１５、リ
ードフレーム１２の熱膨張係数が６．２（×１０-6／
℃）、ガラス１３の熱膨張係数が７．１（×１０-6／
℃）であるので、これら各部材の熱膨張係数の整合を図
る最大公約数を考察すると、キャップ１６、ウインドフ
レーム１５、リードフレーム１２およびガラス１３を熱
膨張係数が６．０〜７．５（×１０-6／℃）のものを使
用することにより、ガラス１３にリークが発生すること
なく、かつ、各部材間の接合部が良好状態を保持でき
る。なお、ガラス１３の替わりに石英ガラスのような低
熱膨張係数を有するフィラーを混合した樹脂からなる接
着剤を用いてもよい。
【００２１】図５は、本発明の第２の実施例を示し、
（ａ）は要部側断面図、（ｂ）はリード部の平面図であ
る。これらの図において、比誘電率（εｒ）１１．８
（カタログ値）の低融点ガラス１３を用いてベース基板
１１とウインドフレーム１５との間のガラス厚さ（Ｂ）
とリード幅（Ｗ）およびリード厚さ（Ｔ）を変えて、定
在波比（ＶＳＷＲ）を測定した。すなわち、図５に示す
パッケージに５０Ωの特性インピーダンスをもつアルミ
ナセラミック製のマイクロストリップ線路１７を半田に
より接合しワイヤボンド（φ２０μｍのＡ１ワイヤ）で
電気的に接続し、ネットワークアナライザーを用いて測
定する。測定では、ＲＦ特性の中で反射特性をみるＶＳ
ＷＲ（Ｓ11）を用いた。その結果が表２である。
（ａ）は要部側断面図、（ｂ）はリード部の平面図であ
る。これらの図において、比誘電率（εｒ）１１．８
（カタログ値）の低融点ガラス１３を用いてベース基板
１１とウインドフレーム１５との間のガラス厚さ（Ｂ）
とリード幅（Ｗ）およびリード厚さ（Ｔ）を変えて、定
在波比（ＶＳＷＲ）を測定した。すなわち、図５に示す
パッケージに５０Ωの特性インピーダンスをもつアルミ
ナセラミック製のマイクロストリップ線路１７を半田に
より接合しワイヤボンド（φ２０μｍのＡ１ワイヤ）で
電気的に接続し、ネットワークアナライザーを用いて測
定する。測定では、ＲＦ特性の中で反射特性をみるＶＳ
ＷＲ（Ｓ11）を用いた。その結果が表２である。
【００２２】
【表２】
【００２３】定在波比（ＶＳＷＲ）は、例えば、５０Ω
の同軸ケーブルとパッケージの伝送線路部のインピーダ
ンス整合がとれていない場合に定在波がたつが、この定
在波の電圧振幅の最大値を最小値で割った値のことで、
一般に高周波パッケージにおいてＶＳＷＲは１．３以下
が望ましいとされる。表２に示すように、ウインドフレ
ーム１５がアルミナセラミックスの場合には、リード幅
（Ｗ）が０．３３ｍｍ程度で実用可能なＶＳＷＲの値が
得られた。また、ウインドフレーム１５をメタルにした
場合には、ベース基板１１とウインドフレーム１５との
間のガラス１３の厚さ（Ｂ）を０．６ｍｍ、リード幅
（Ｗ）を０．１５ｍｍにすることにより実用可能なＶＳ
ＷＲの値を得ることができる。
の同軸ケーブルとパッケージの伝送線路部のインピーダ
ンス整合がとれていない場合に定在波がたつが、この定
在波の電圧振幅の最大値を最小値で割った値のことで、
一般に高周波パッケージにおいてＶＳＷＲは１．３以下
が望ましいとされる。表２に示すように、ウインドフレ
ーム１５がアルミナセラミックスの場合には、リード幅
（Ｗ）が０．３３ｍｍ程度で実用可能なＶＳＷＲの値が
得られた。また、ウインドフレーム１５をメタルにした
場合には、ベース基板１１とウインドフレーム１５との
間のガラス１３の厚さ（Ｂ）を０．６ｍｍ、リード幅
（Ｗ）を０．１５ｍｍにすることにより実用可能なＶＳ
ＷＲの値を得ることができる。
【００２４】図１０は、リード厚さ（Ｔ）を０．１２５
ｍｍ以下とした場合（本実施例では０．１ｍｍ）、ＶＳ
ＷＲが１．３となるためのガラス厚（Ｂ）−比誘電率
（εｒ）ーリード幅（Ｗ）との関係を示した図である。
この図において、リード幅（Ｗ）を種々変化させて得ら
れた曲線を境界線として上の領域が、ＶＳＷＲが１．３
以下の領域である。この領域にあることが実用可能な条
件となり、かつ、ガラスもしくは接着剤の比誘電率（ε
ｒ）が１４以下となるためには、リード幅（Ｗ）を０．
２ｍｍ以下とし、ガラスの厚さ（Ｂ）を０．６ｍｍ以上
とすると、ガラスの厚さ（Ｂ）を製造するに実用的な厚
さとすることができる。
ｍｍ以下とした場合（本実施例では０．１ｍｍ）、ＶＳ
ＷＲが１．３となるためのガラス厚（Ｂ）−比誘電率
（εｒ）ーリード幅（Ｗ）との関係を示した図である。
この図において、リード幅（Ｗ）を種々変化させて得ら
れた曲線を境界線として上の領域が、ＶＳＷＲが１．３
以下の領域である。この領域にあることが実用可能な条
件となり、かつ、ガラスもしくは接着剤の比誘電率（ε
ｒ）が１４以下となるためには、リード幅（Ｗ）を０．
２ｍｍ以下とし、ガラスの厚さ（Ｂ）を０．６ｍｍ以上
とすると、ガラスの厚さ（Ｂ）を製造するに実用的な厚
さとすることができる。
【００２５】また、キャップ１６で半田封止した後で、
ベース基板１１、リードフレーム１２、ウインドフレー
ム１５およびキャップ１６の外側部分をＳｎめっきす
る。このように、外装にＳｎメッキをしたことにより安
価で放熱性に優れ、かつ高周波素子に適した半導体装置
が得られる。なお、ベース基板、ウインドフレーム、キ
ャップの厚さは実施例の値に限定されることなく適宜選
択可能で、また、外装めっきとしてＳｎに限定されるこ
となく半田めっきでも可能なことはいうまでのないこと
である。
ベース基板１１、リードフレーム１２、ウインドフレー
ム１５およびキャップ１６の外側部分をＳｎめっきす
る。このように、外装にＳｎメッキをしたことにより安
価で放熱性に優れ、かつ高周波素子に適した半導体装置
が得られる。なお、ベース基板、ウインドフレーム、キ
ャップの厚さは実施例の値に限定されることなく適宜選
択可能で、また、外装めっきとしてＳｎに限定されるこ
となく半田めっきでも可能なことはいうまでのないこと
である。
【００２６】
【発明の効果】以上説明したように本発明によれば、ガ
ラス厚さ、リード寸法（幅、厚さ）を制御することによ
り、半導体チップとの特性インピーダンスの整合がと
れ、安価で放熱性に優れ、かつ高周波素子に適した半導
体パッケージを得ることができる。また、必要な部分の
みをＡｕめっきとしたので、ベース基板とガラスとの密
着性が良好となり、製品の信頼性が向上する。さらに、
ベース基板およびウインドフレームは材料の全体にＮｉ
めっきを施し、次に必要部分の表面にＡｕめっきを施
し、しかるのちに、打ち抜きにより所定寸法に加工し、
最後にウインドフレームにメタルキャップを接合して封
止した後に外装めっきを施したので、緻密度の高いめっ
きを生産性良く製造することが可能となる。
ラス厚さ、リード寸法（幅、厚さ）を制御することによ
り、半導体チップとの特性インピーダンスの整合がと
れ、安価で放熱性に優れ、かつ高周波素子に適した半導
体パッケージを得ることができる。また、必要な部分の
みをＡｕめっきとしたので、ベース基板とガラスとの密
着性が良好となり、製品の信頼性が向上する。さらに、
ベース基板およびウインドフレームは材料の全体にＮｉ
めっきを施し、次に必要部分の表面にＡｕめっきを施
し、しかるのちに、打ち抜きにより所定寸法に加工し、
最後にウインドフレームにメタルキャップを接合して封
止した後に外装めっきを施したので、緻密度の高いめっ
きを生産性良く製造することが可能となる。
【図１】 本発明に係る半導体パッケージを示し、
（ａ）は側断面図、（ｂ）はキャップを外した状態の全
体斜視図である。
（ａ）は側断面図、（ｂ）はキャップを外した状態の全
体斜視図である。
【図２】 本発明に係る半導体パッケージのベース基板
を示し、（ａ）は平面図、（ｂ）側断面図である。
を示し、（ａ）は平面図、（ｂ）側断面図である。
【図３】 本発明に係る半導体パッケージのベース基板
のめっき方法を示し、（ａ）は側断面図、（ｂ）は全体
斜視図である。
のめっき方法を示し、（ａ）は側断面図、（ｂ）は全体
斜視図である。
【図４】 本発明に係る半導体パッケージのウインドフ
レームのめっき方法を示し、（ａ）は側断面図、（ｂ）
は全体斜視図である。
レームのめっき方法を示し、（ａ）は側断面図、（ｂ）
は全体斜視図である。
【図５】 本発明に係る半導体パッケージの第２の実施
例を示し、（ａ）は要部側断面図、（ｂ）はリード部の
平面図である。
例を示し、（ａ）は要部側断面図、（ｂ）はリード部の
平面図である。
【図６】 従来の半導体パッケージの側断面図である。
【図７】 従来の半導体パッケージの第５の例の側断面
図である。
図である。
【図８】 従来の半導体パッケージの第６の例の側断面
図である。
図である。
【図９】 本発明に係る半導体パッケージにおけるクラ
ッド材のＣｕ／Ｍｏ／Ｃｕの板厚比率に対するガラスへ
の最大応力の変化を示した図である。
ッド材のＣｕ／Ｍｏ／Ｃｕの板厚比率に対するガラスへ
の最大応力の変化を示した図である。
【図１０】 本発明に係る半導体パッケージにおいて、
ＶＳＷＲが１．３となるようなガラス厚−比誘電率−リ
ード幅の関係を示した図である。
ＶＳＷＲが１．３となるようなガラス厚−比誘電率−リ
ード幅の関係を示した図である。
１１ ベース基板 １２ リードフレーム １３ 低融点ガラス １４ 半導体チップ １５ ウインドフレーム １６ キャップ １７ マイクロストリップ線路 １８ Ｎｉめっき １９ Ａｕめっき
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/14 Ｈ０１Ｌ 23/50 Ｇ 23/50 23/14 Ｍ (72)発明者 北村 勲 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社 生産技術研究所内 (72)発明者 小原 雅信 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社 生産技術研究所内 (72)発明者 高田 充幸 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社 材料デバイス研究所 内 (56)参考文献 特開 昭63−124555（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/02 H01L 23/10 H01L 23/12 301 H01L 23/14 H01L 23/50
Claims (6)
- 【請求項１】 半導体チップを接合するベース基板にリ
ードフレームをガラスもしくは接着剤により接着すると
共に、半導体チップを取り囲むように枠状に形成した金
属からなるウインドフレームをガラスもしくは接着剤に
より接着することにより構成した半導体パッケージにお
いて、前記ガラスもしくは接着剤の比誘電率が１４以下
であると共に、リード厚さが０．１２５ｍｍ以下であ
り、厚さが０．６ｍｍ以上であり、少なくともウインド
フレームにガラスもしくは接着剤で接着した部分のリー
ド幅が０．２０ｍｍ以下であることを特徴とする半導体
パッケージ。 - 【請求項２】 半導体チップを接合するベース基板にリ
ードフレームをガラスもしくは接着剤により接着すると
共に、半導体チップを取り囲むように枠状に形成した金
属からなるウインドフレームをガラスもしくは接着剤に
より接着することにより構成した半導体パッケージにお
いて、ベース基板のチップ接合部、リードフレームのワ
イヤボンド部およびウインドフレームのキャップ接合部
の表面部分にＡｕ層を施し、ベース基板のガラスもしく
は接着剤塗布部の表面部分のＡｕ層を除去したことを特
徴とする半導体パッケージ。 - 【請求項３】 請求項２記載の半導体パッケージにおい
て、ベース基板材料の全体にＮｉめっきを施し、次にチ
ップ接合部の表面部分にＡｕめっきを施し、しかるのち
に、所定寸法のベース基板に加工したことを特徴とする
半導体パッケージの製造方法。 - 【請求項４】 請求項２記載の半導体パッケージにおい
て、ウインドフレーム材料の全体にＮｉめっきを施し、
キャップを接合する表面部分にＡｕめっきを施し、しか
るのちに、所定寸法のウインドフレームに加工したこと
を特徴とする半導体パッケージの製造方法。 - 【請求項５】 請求項３および請求項４記載の半導体パ
ッケージに半導体チップを搭載し、ウインドフレームに
メタルキャップを接合して封止した後で外装めっきを施
したことを特徴とする半導体パッケージの製造方法。 - 【請求項６】 請求項５記載の半導体装置において、ウ
インドフレームに接合するメタルキャップの熱膨張係数
が６．０〜７．５×１０ -6 ／℃のメタルとし、このメタ
ルキャップとベース基板とを電気的に接続したことを特
徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/015,007 US5773879A (en) | 1992-02-13 | 1993-02-09 | Cu/Mo/Cu clad mounting for high frequency devices |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-26368 | 1992-02-13 | ||
| JP2636892 | 1992-02-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05291425A JPH05291425A (ja) | 1993-11-05 |
| JP2970723B2 true JP2970723B2 (ja) | 1999-11-02 |
Family
ID=12191562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP910693A Expired - Fee Related JP2970723B2 (ja) | 1992-02-13 | 1993-01-22 | 半導体パッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2970723B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4851287B2 (ja) * | 2006-09-27 | 2012-01-11 | パナソニック株式会社 | 半導体装置用気密端子 |
| JP2011159892A (ja) * | 2010-02-03 | 2011-08-18 | Toshiba Corp | 半導体パッケージおよび高周波半導体装置 |
| JP2013002938A (ja) * | 2011-06-16 | 2013-01-07 | Seiko Epson Corp | センサーデバイス、およびその製造方法 |
| JP6650958B2 (ja) * | 2012-04-27 | 2020-02-19 | キヤノン株式会社 | 電子部品、電子モジュールおよびこれらの製造方法 |
| KR20140006434A (ko) * | 2012-07-05 | 2014-01-16 | 주식회사 원익아이피에스 | 증발 장치 |
| CN113196475A (zh) * | 2018-12-11 | 2021-07-30 | 阿莫善斯有限公司 | 半导体封装元件、射频晶体管用基底基板及其制造方法 |
| KR102396096B1 (ko) * | 2020-04-29 | 2022-05-10 | 알에프에이치아이씨 주식회사 | 고주파 반도체 소자 패키지 및 그 제조 방법 |
-
1993
- 1993-01-22 JP JP910693A patent/JP2970723B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05291425A (ja) | 1993-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4925024A (en) | Hermetic high frequency surface mount microelectronic package | |
| US5315486A (en) | Hermetically packaged HDI electronic system | |
| US5506446A (en) | Electronic package having improved wire bonding capability | |
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JP2009513026A (ja) | 半導体構造及び組み立て方法 | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| JP2532230B2 (ja) | 高周波用回路素子密封パッケ―ジとその製造方法 | |
| US5773879A (en) | Cu/Mo/Cu clad mounting for high frequency devices | |
| JP3209183B2 (ja) | 高周波信号用集積回路パッケージ及びその製造方法 | |
| JP2970723B2 (ja) | 半導体パッケージおよびその製造方法 | |
| CA1256589A (en) | Hermetic high frequency surface mount microelectronic package | |
| JP3439969B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| KR20240006626A (ko) | 마이크로일렉트로닉스 패키지 어셈블리 및 제조 공정 | |
| US11424053B1 (en) | Ceramic feedthrough assemblies for electronic devices with metal housings | |
| JPH01168045A (ja) | 気密封止回路装置 | |
| US5103291A (en) | Hermetically sealed package for electronic components | |
| JPH08506454A (ja) | 電子チップ・キャリヤ・パッケージおよびその製造方法 | |
| JPH06151642A (ja) | Ｉｃパッケージ | |
| JP7196249B2 (ja) | 半導体素子用パッケージおよび半導体装置 | |
| JP2002305262A (ja) | 半導体素子実装用パッケージ | |
| JP2017126648A (ja) | 電子モジュール | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JP3280835B2 (ja) | マルチチップモジュールの製造方法 | |
| JP2001189405A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| WO2022225517A1 (en) | Ceramic feedthrough assemblies for electronic devices with metal housings |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |