JP2017135302A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP2017135302A JP2017135302A JP2016015128A JP2016015128A JP2017135302A JP 2017135302 A JP2017135302 A JP 2017135302A JP 2016015128 A JP2016015128 A JP 2016015128A JP 2016015128 A JP2016015128 A JP 2016015128A JP 2017135302 A JP2017135302 A JP 2017135302A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulator
- frame
- package
- insulator portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 239000012212 insulator Substances 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000004020 conductor Substances 0.000 claims description 69
- 238000003860 storage Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 abstract description 27
- 238000005520 cutting process Methods 0.000 abstract description 2
- 239000000919 ceramic Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 230000005684 electric field Effects 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 10
- 230000004308 accommodation Effects 0.000 description 9
- 238000005219 brazing Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000004088 simulation Methods 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910015363 Au—Sn Inorganic materials 0.000 description 3
- 229910017709 Ni Co Inorganic materials 0.000 description 3
- 229910003267 Ni-Co Inorganic materials 0.000 description 3
- 229910003262 Ni‐Co Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000004014 plasticizer Substances 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 238000005096 rolling process Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- ODINCKMPIJJUCX-UHFFFAOYSA-N Calcium oxide Chemical compound [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】 共振の発生を抑制して高周波信号の伝送特性が向上された半導体素子収納用パッケージを提供する。【解決手段】 半導体素子収納用パッケージ１００は、基板１と、枠体２と、第１絶縁体部３０を含む入出力端子３とを備える。第１絶縁体部３０は、矩形形状を有し、枠体２の外方に張出しており、第１絶縁体部３０の角部に、第１絶縁体部３０の厚み方向に一部分が切り欠かれた角部切欠き３０ｅが設けられる。【選択図】 図１
Description
本発明は、高周波信号で作動する半導体素子を収容するための半導体素子収納用パッケージおよび半導体装置に関する。
従来、マイクロ波帯やミリ波帯等の高周波信号を用いる半導体素子を収納するための半導体素子収納用パッケージには、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子が設けられている（例えば、下記の特許文献１参照）。
しかしながら、信号の周波数が増大するにつれて、入出力端子内に生じる不要な共振が伝送特性を悪化させるという問題があり、高周波における伝送特性を向上させることが求められている。
従来の入出力端子では、線路導体を伝送する高周波信号の周波数が増大するにつれて、入出力端子内に生じる不要な共振が伝送特性を悪化させるという問題があった。
本発明の実施形態に係る半導体素子収納用パッケージは、
主面に半導体素子が載置される載置部を有する基板と、
該基板の前記主面に接合される枠体であって、前記載置部を囲繞するように設けられ、前記基板側とは反対の側から切り欠かれた切欠き部を有する枠体と、
前記載置部に載置された半導体素子と外部配線とを電気的に接続する入出力端子であって、前記切欠き部を塞いで前記枠体に固定される入出力端子と、
を含む半導体素子収納用パッケージであって、
前記入出力端子は、
矩形形状を有し、前記枠体の内側から前記枠体の外側に延びる第１絶縁体部と、
矩形形状を有し、前記枠体の内側から前記枠体の外側に延びる第２絶縁体部であって、一方主面が前記第１絶縁体部の一方主面に対向しているとともに、平面視で、前記第１絶縁体部の一端部が第２絶縁体部よりも前記枠体の外方に張出するように設けられる第２絶縁体部と、
前記第１絶縁体部の前記一方主面の、前記枠体の外側に位置する一辺から対向する他辺に向かって形成され、前記枠体の内側まで延びる複数の接地導体と、
前記複数の接地導体に沿って形成され、前記枠体の外側から前記枠体の内側まで延びる複数の信号線路であって、各々が、前記複数の接地導体のうちの隣接する２つの接地導体の間に配設される複数の信号線路と、を含み、
前記第１絶縁体部は、前記一辺を含む前記一端部の端面と該端面に隣り合う前記一端部の２つの側面との角部の少なくとも一方に、前記一方主面側から前記第１絶縁体部の厚み方向に一部分が切り欠かれた角部切欠きを有し、該角部切欠きの表面に接地導体層が設けられていることを特徴とする。
主面に半導体素子が載置される載置部を有する基板と、
該基板の前記主面に接合される枠体であって、前記載置部を囲繞するように設けられ、前記基板側とは反対の側から切り欠かれた切欠き部を有する枠体と、
前記載置部に載置された半導体素子と外部配線とを電気的に接続する入出力端子であって、前記切欠き部を塞いで前記枠体に固定される入出力端子と、
を含む半導体素子収納用パッケージであって、
前記入出力端子は、
矩形形状を有し、前記枠体の内側から前記枠体の外側に延びる第１絶縁体部と、
矩形形状を有し、前記枠体の内側から前記枠体の外側に延びる第２絶縁体部であって、一方主面が前記第１絶縁体部の一方主面に対向しているとともに、平面視で、前記第１絶縁体部の一端部が第２絶縁体部よりも前記枠体の外方に張出するように設けられる第２絶縁体部と、
前記第１絶縁体部の前記一方主面の、前記枠体の外側に位置する一辺から対向する他辺に向かって形成され、前記枠体の内側まで延びる複数の接地導体と、
前記複数の接地導体に沿って形成され、前記枠体の外側から前記枠体の内側まで延びる複数の信号線路であって、各々が、前記複数の接地導体のうちの隣接する２つの接地導体の間に配設される複数の信号線路と、を含み、
前記第１絶縁体部は、前記一辺を含む前記一端部の端面と該端面に隣り合う前記一端部の２つの側面との角部の少なくとも一方に、前記一方主面側から前記第１絶縁体部の厚み方向に一部分が切り欠かれた角部切欠きを有し、該角部切欠きの表面に接地導体層が設けられていることを特徴とする。
また、本発明の実施形態に係る半導体装置は、上記の半導体素子収納用パッケージと、
前記載置部に載置されるともに前記入出力端子に電気的に接続された半導体素子と、前記枠体に取り付けられた蓋体と、を含むことを特徴とする。
前記載置部に載置されるともに前記入出力端子に電気的に接続された半導体素子と、前記枠体に取り付けられた蓋体と、を含むことを特徴とする。
本発明の半導体素子収納用パッケージは、上記の入出力端子を備えることにより、不要な共振の発生を抑制して高周波信号の伝送特性を向上させることができる。
また、本発明の半導体装置は、上記の半導体素子収納用パッケージを備えることにより、高周波信号の伝送特性が向上されたものとなる。
本発明の実施形態に係る半導体素子収納用パッケージおよび半導体装置について以下に詳細に説明する。
図１〜図７を参照して、本発明の実施形態に係る半導体素子収納用パッケージ１００について説明する。
半導体素子収納用パッケージ１００は、基板１、枠体２、および入出力端子３を含む。
基板１は、主面１ａにＩＣ，ＬＳＩ，半導体レーザ、フォトダイオード等の半導体素子を載置するための載置部１ｂを有している。載置部１ｂは、基板１の主面１ａに形成された凹部であってもよい。
基板１は、半導体素子を支持するための支持部材、および半導体素子で発生した熱を放散するための放熱板として機能するものであり、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金，Ｃｕ−Ｗ合金等の金属、またはＡｌ２Ｏ３質セラミックス，ＡｌＮ質セラミックス，３Ａｌ２Ｏ３・２ＳｉＯ２質セラミックス等の誘電体から成る。
基板１が金属から成る場合、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に製作される。一方、基板１がセラミックスから
成る場合、その原料粉末に適当な有機バインダや溶剤等を添加混合しペースト状と成し、このペーストをドクターブレード法やカレンダーロール法等によってセラミックグリーンシートと成し、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し約１６００℃の高温で焼成することによって作製される。
成る場合、その原料粉末に適当な有機バインダや溶剤等を添加混合しペースト状と成し、このペーストをドクターブレード法やカレンダーロール法等によってセラミックグリーンシートと成し、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し約１６００℃の高温で焼成することによって作製される。
基板１が金属からなる場合、その表面に耐蝕性に優れ、かつろう材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍの金（Ａｕ）層とを順次メッキ法により被着させておくのがよい。これにより、基板１が酸化腐蝕するのを有効に防止できるとともに、基板１の主面１ａの載置部１ｂに半導体素子を強固に接着固定させることができる。一方、基板１がセラミックスから成る場合、載置部１ｂに、Ｗ，Ｍｏ等のメタライズ層を下地層として形成し、この表面に耐蝕性に優れ、かつろう材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍのＡｕ層とを順次メッキ法により被着させておくのがよい。これにより、載置部１ｂに半導体素子を強固に接着固定することができる。
枠体２は、基板１の載置部１ｂを囲繞するように、基板１の主面１ａに接合される。枠体２の形状は、特に限定されず、平面視で、矩形枠状であってもよく、正方形枠状であってもよく、その他の形状であってもよい。本実施形態では、図６（ａ）に示すように、枠体２は、矩形枠状の形状を有している。
枠体２は、基板１側とは反対の側から切り欠かれた切欠き部２ａを有する。枠体２が、平面視で、矩形枠状の形状を有する場合、切欠き部２ａは、枠体２の４つの側壁のうちの１つの側壁に形成されてもよく、３つの側壁に連続して形成されてもよい。
また、枠体２の側壁には、貫通孔２ｂが設けられる。貫通孔２ｂには、光ファイバ等が取り付けられた金属ホルダ（図示せず）を固定する固定部材（図示せず）が接合されてもよい。
枠体２は、Ａｇろう、Ａｇ−Ｃｕろう材等の高融点金属ろう材によって基板１の主面１ａに接合される。枠体２は、誘電体から成ってもよく、金属から成ってもよいが、基板１との接合を強固にするとともに、外部に対する電磁遮蔽を行なうために、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属から成るのが望ましい。
入出力端子３は、載置部１ｂに載置される半導体素子と外部配線とを電気的に接続するものであり、枠体２の切欠き部２ａに挿入固定される。
入出力端子３は、第１絶縁体部３０、第２絶縁体部３１、複数の信号線路３３、および複数の接地導体３２を含む。
第１絶縁体部３０および第２絶縁体部３１は、Ａｌ２Ｏ３質セラミックス、ＡｌＮ質セラミックス、３Ａｌ２Ｏ３・２ＳｉＯ２質セラミックス等からなる誘電体層が複数積層されて成る矩形形状のものである。また、図示しないが、第１絶縁体部の内部には、１つまたは複数の内層接地導体層が設けられる。
第１絶縁体部３０および第２絶縁体部３１は、枠体２の内側から枠体２の外側に延びているとともに、第１絶縁体部３０の一方主面３０ａと第２絶縁体部３１の一方主面３１ａとが対向するように設けられる。
第１絶縁体部３０は、平面視で、第１絶縁体部３０の一端部３０ｂが第２絶縁体部３１よりも枠体２の外方に張出するように設けられる。その結果、第１絶縁体部３０の一方主
面３０ａのうち枠体２の外方に遠ざかった箇所が第２絶縁体部３１から露出する。
面３０ａのうち枠体２の外方に遠ざかった箇所が第２絶縁体部３１から露出する。
第２絶縁体部３１は、図１に示すように、第２絶縁体部の一端部３１ｂが第１絶縁体部３０よりも枠体２の内方に張出するように設けられることが望ましい。その結果、第２絶縁体部３１の一方主面３１ａのうち枠体２の内方に遠ざかった箇所が第１絶縁体部３０から露出するので、この露出した箇所に信号線路３３を配設することにより、信号線路３３と半導体素子とを電気的に接続する接続加工が容易になる。
複数の接地導体３２および複数の信号線路３３は、Ｗ，Ｍｏ等のメタライズ層から成る。
接地導体３２は、信号線路３３に対する接地を強化するものであり、第１絶縁体部３０の一方主面３０ａのうち枠体２の外側に位置する一辺から対向する他辺に向かって形成され、枠体２の外側から枠体２の内側まで延びている。
信号線路３３は、半導体素子収納用パッケージ１００に収納された半導体素子と外部配線基板とを電気的に接続するものである。信号線路３３は、接地導体３２に沿って形成され、枠体２の外側から枠体２の内側まで延びている。
複数の信号線路３３は、各々、複数の接地導体３２のうちの隣接する２つの接地導体３２の間に配設される。すなわち、接地導体３２および信号線路３３が延びる方向に交差し、かつ第１絶縁体部３０の一方主面３０ａの面方向に平行な方向において、接地導体３２と信号線路３３とが交互に配設されるとともに、最外方には接地導体３２が配設される。
第２絶縁体部３１の一方主面３１ａのうち枠体２から内方に遠ざかった箇所が第１絶縁体部３０から露出している場合には、この露出した箇所まで信号線路３３が延びていることが望ましい。その結果、信号線路３３と半導体素子とを電気的に接続する接続加工が容易になる。接地導体３２も、信号線路３３と同様に、第２絶縁体部３１の一方主面３１ａが露出した箇所まで延びていることが望ましい。その結果、信号線路３３に対する接地を強化し、高周波信号をより効率よく伝送させることができる。
本実施形態の半導体素子収納用パッケージ１００は、第１絶縁体部３０の端面３０ｃと端面３０ｃに隣り合う２つの側面３０ｄとの角部の少なくとも一方に、第１絶縁体部３０の一方主面３０ａ側から第１絶縁体部３０の厚み方向に一部分が切り欠かれた角部切欠き３０ｅを有する。端面３０ｃは、図６に示すように、枠体２の外側であって接地導体３２の端部が配されている一方主面３０ａの一辺を含む面である。また、角部切欠き３０ｅの表面には、接地導体層３０ｇが設けられる。接地導体層３０ｇは、接地導体３２および信号線路３３が延びる方向に交差し、かつ第１絶縁体部３０の一方主面３０ａの面方向に平行な方向において、最外方に配設される２つの接地導体３２のうち角部切欠き３０ｅが形成された側面３０ｄ側に位置する接地導体３２に接続されてもよい。接地導体層３０ｇは、第１絶縁体部３０の内部に設けられる内層接地導体層に接続されてもよい。また、例えば図３に示すように、最外方に配設される接地導体３２が一方主面３０ａの辺に沿って形成される場合には、平面視で、最外方に配設される接地導体３２の形状は、角部切欠き３０ｅの一方主面３０ａにおける開口形状に応じた形状とされてもよい。
このように、第１絶縁体部３０に角部切欠き３０ｅを設けることで、高周波信号が信号線路３３を伝送する際に、高周波信号の伝送方向に対して垂直方向かつ側面３０ｄの方向に分布する一部の電界を、角部切欠き３０ｅの表面に設けられた接地導体層３０ｇに結合させることができる。それによって、高周波信号の伝送方向に対して垂直方向かつ側面３０ｄの方向に分布する一部の電界が、入出力端子３の外部に漏れ出して、周囲の誘電体または導体に結合し、不要な共振を発生させることを抑制することができ、その結果、高周波信号を効率よく伝送させることができる。
角部切欠き３０ｅの形状は、特に限定されず、第１絶縁体部３０の一方主面３０ａの面方向に平行な断面が、半円状であってもよく、長円上であってもよく、凹状であってもよく、その他の形状であってもよい。
本実施形態では、図６（ｂ）に示すように、角部切欠き３０ｅは、第１絶縁体部３０の一方主面３０ａの面方向に平行な断面の形状が直線状とされている。これにより、応力が角部切欠き３０ｅに集中することを抑制して、角部切欠き３０ｅにクラック等の破損が生じることを防止することができる。さらに、角部切欠き３０ｅに設けられる接地導体層３０ｇの面積を小さくできることから、信号線路３３と外部配線基板との接続部と、角部切欠き３０ｅとの間に生じる容量成分を低減することができ、特性インピーダンスが所望の値より小さくなることを抑制できる。また、平面視で、角部切欠き３０ｅの表面と端面３０ｃとがなす角度は、特に限定されず、例えば３０度〜６０度の角度であってもよいが、４５度であることが望ましい。これにより、角部切欠き３０ｅにおけるクラック等の破損の発生をより効果的に抑制することができる。角部切欠き３０ｅは、第１絶縁体部３０の厚さ方向の高さを０．１ｍｍ〜１ｍｍとすることが望ましい。これにより、信号線路３３と角部切欠き３０ｅとの結合を良好に保つことができる。
本実施形態の半導体素子収納用パッケージ１００は、角部切欠き３０ｅが形成された側面３０ｄに、一方主面３０ａ側から第１絶縁体部３０の厚み方向に一部分が切り欠かれた側面切欠き３０ｆをさらに有してもよい。側面切欠き３０ｆの表面には、接地導体層３０ｇが設けられる。接地導体層３０ｇは、信号線路３３および接地導体３２が延びる方向に交差し、かつ第１絶縁体部３０の一方主面３０ａの面方向に平行な方向において、最外方に配設される２つの接地導体３２のうちの一方に接続されてもよい。接地導体層３０ｇは、第１絶縁体部３０の内部に設けられる内層接地導体層に接続されてもよい。また、例えば図３に示すように、最外方に配設される接地導体３２が一方主面３０ａの辺に沿って形成される場合には、平面視で、最外方に配設される接地導体３２の形状は、側面切欠き３０ｆの一方主面３０ａにおける開口形状に応じた形状とされてもよい。
このように、第１絶縁体部３０に角部切欠き３０ｅおよび側面切欠き３０ｆを設けることで、高周波信号が信号線路３３を伝送する際に、高周波信号の伝送方向に対して垂直方向かつ側面３０ｄの方向に分布する一部の電界を、角部切欠き３０ｅの表面に設けられた接地導体層３０ｇに結合させることができるとともに、入出力端子３の端面３０ｃから枠体２の内側に向かって伝送される高周波信号の伝送方向に対して垂直方向かつ側面３０ｄの方向に分布する一部の電界を、側面切欠き３０ｆの表面に設けられた接地導体層３０ｇに結合させることができる。それによって、高周波信号の伝送方向に対して垂直方向かつ側面３０ｄの方向に分布する一部の電界が、入出力端子３の外部に漏れ出して、周囲の誘電体または導体に結合することによって生じる、不要な共振を発生させることを一層効果的に抑制することができ、その結果、高周波信号を一層効率よく伝送させることができる。
側面切欠き３０ｆの形状は、特に限定されず、第１絶縁体部３０の一方主面３０ａの面方向に平行な断面が、半円状であってもよく、長円上であってもよく、その他の形状であってもよい。本実施形態では、図６（ｂ）に示すように、側面切欠き３０ｆは、第１絶縁体部３０の一方主面３０ａの面方向に平行な断面の形状が凹状とされている。また、側面切欠き３０ｆは、信号線路３３が配列される方向の幅を０．１ｍｍ〜１ｍｍ、高周波信号の伝送方向の長さを０．１ｍｍ〜１ｍｍ、第１絶縁体部３０の厚さ方向の高さを０．１ｍｍ〜１ｍｍとすることが望ましい。これにより、信号線路３３と側面切欠き３０ｆとの結合を良好に保つことができる。
入出力端子３は、第１絶縁体部３０および第２絶縁体部３１の周囲領域に設けられる立壁部３４を有してもよい。立壁部３４は、Ａｌ２Ｏ３質セラミックス、ＡｌＮ質セラミックス、３Ａｌ２Ｏ３・２ＳｉＯ２質セラミックス等の誘電体から成る。立壁部３４は、枠体２の切欠き部２ａを塞ぐものであり、その形状は、枠体２の切欠き部２ａの形状に応じて選択すればよい。また、図示しないが、立壁部３４は、信号線路３３に対する接地を強化するための導体層を有してもよい。立壁部３４に導体層を設けることにより、高周波信号の伝送効率を向上させることができる。
本実施形態の半導体素子収納用パッケージ１００が備える入出力端子３は、以下のようにして作製される。
入出力端子３が、例えば、Ａｌ２Ｏ３質セラミックスから成る場合、先ず酸化アルミニウム、酸化珪素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）および酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダ、可塑剤、溶剤等を添加混合して泥漿状と成す。これを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術により複数のセラミックグリーンシートを得る。
次に、このセラミックグリーンシートに、Ｗ，Ｍｏ等の高融点金属粉末に適当な有機バインダ、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、接地導体３２、信号線路３３、および第１絶縁体部３０の内層接地導体層となるメタライズ層を所定パターンに形成する。また、第１絶縁体部３０となるセラミックグリーンシートに金型等によって打ち抜き加工を施すことによって、所望の位置に所望の形状の角部切欠き３０ｅおよび側面切欠き３０ｆを形成し、この角部切欠き３０ｅおよび側面切欠き３０ｆの内面に接地導体層３０ｇとなるＷ、Ｍｏ等の高融点金属粉末に適当な有機バインダ、可塑剤、溶剤等を添加混合して得た金属ペーストを塗布する。
その後、セラミックグリーンシートを複数枚積層し、これを還元雰囲気中、約１６００℃の温度で焼成することにより作製される。角部切欠き３０ｅおよび側面切欠き３０ｆは、第１絶縁体部３０となるセラミックグリーンシートに形成されてもよいが、焼成後の第１絶縁体部３０に切削加工を施すことにより形成されてもよい。
また、立壁部３４は、金型等によって打ち抜き加工を施すことによって、枠体２の切欠き部２ａに応じた形状に加工したセラミックグリーンシートを複数枚積層し、これを還元雰囲気中、約１６００℃の温度で焼成することにより作製される。
次に、本発明の半導体装置２００について図８に基づいて説明する。図８は、本発明の実施形態に係る半導体装置２００を示す断面図である。
半導体装置２００は、上記構成の半導体素子収納用パッケージ１００と、半導体素子５と、蓋体９とを含む。
半導体素子５は、例えばＩＣ，ＬＳＩ，半導体レーザ、フォトダイオード等である。半導体素子５は、基板１の載置部１ｂにろう材を介して接合されてもよいが、本実施形態では、半導体素子が基台６を介して基板１の載置部１ｂに載置される構成としている。
基台６は、半導体素子５から基板１へ熱を伝えるための伝熱媒体として機能し、放熱性および加工性に優れるシリコン（Ｓｉ）、または基板１の熱膨張係数に近似するアルミナ
セラミックスや窒化アルミニウムセラミックス等の誘電体から成ることが好ましい。基台６は、Ａｕ−Ｓｎ合金等の低融点ろう材を介して基板１の載置部１ｂに接合される。
セラミックスや窒化アルミニウムセラミックス等の誘電体から成ることが好ましい。基台６は、Ａｕ−Ｓｎ合金等の低融点ろう材を介して基板１の載置部１ｂに接合される。
また、基台６の上面には、高周波信号が伝送される配線導体７が形成されるとともに、半導体素子５を搭載するための導体層（図示せず）が形成される。配線導体７は、ボンディングワイヤ８を介して、半導体素子５の電極に電気的に接続されるとともに、入出力端子３の信号線路３３に電気的に接続される。
次に、必要に応じて枠体２の上面にシールリング４を鉛（Ｐｂ）−錫（Ｓｎ）半田やＡｕ−Ｓｎ半田等の低融点金属ろう材やＡｇ−Ｃｕろう材等の高融点金属ろう材等により取り付け、シールリング４の上面に蓋体９を半田付けやシームウエルド法等の溶接により取り付けることにより、半導体素子５が半導体素子収納用パッケージ１００の内部に収納された製品としての半導体装置２００となる。蓋体９は、シールリング４を介することなく、Ａｕ−Ｓｎ合金半田等の低融点ロウ材を介して枠体２の上面に取り付けられてもよく、ＹＡＧレーザ溶接等の溶接法により取り付けられてもよい。
シールリング４は、例えばＦｅ−Ｎｉ−Ｃｏ合金等の金属から成り、蓋体９は、例えばＦｅ−Ｎｉ−Ｃｏ合金等の金属またはアルミナセラミックス等のセラミックスから成る。
このような本発明の半導体装置２００は、本発明の実施形態に係る半導体素子収納用パッケージ１００を備えていることから、不要な共振の発生を抑制し、高周波信号の伝送特性を向上させることができる。
次に、本発明の半導体素子収納用パッケージ１００の実施例について説明する。
実施例１として、側面切欠きが設けられていないこと以外は図１〜図７と同様の構成の半導体素子収納用パッケージに外部配線基板を接続するとともに、外部配線基板に高周波信号を伝送させたときの高周波信号の伝送特性を、シミュレーションにより算出した。外部配線基板は、信号配線および接地配線を有するフレキシブル配線基板であり、第１絶縁体部３０の一方主面３０ａに配設された信号線路に接続した。なお、シミュレーションは、ＣＹＢＥＲＮＥＴ社製のＡＮＳＹＳ ＨＦＳＳを使用し、信号線路３３はその幅を０．２５ｍｍ、厚さを０．０１ｍｍとし、接地導体３２はその幅を０．３５ｍｍ、厚さを０．０１ｍｍとし、信号線路３３と接地導体３２との間隔を０．３ｍｍ、信号線路３３から側面３０ｄまでの間隔を０．７２５ｍｍ、角部切欠き３０ｅはその表面と端面３０ｃとがなす角度を４５度、第１絶縁体部３０の厚さ方向の高さを０．４ｍｍとし、側面切欠き３０ｆはその信号線路３３が配列される方向の幅を０．２ｍｍ、高周波信号の伝送方向の長さを０．４５ｍｍ、第１絶縁体部３０の厚さ方向の高さを０．４ｍｍとし、第１絶縁体部３０の内層の全面に設けられる、一方主面３０ａの面方向に平行な内層接地導体層と信号線路３３との間隔を０．４ｍｍ、信号線路３３および接地導体３２の導電率を１０×１０−８Ωｍ、第１絶縁体部３０および第２絶縁体部３１の誘電率を１０とし、それぞれの反射損失および挿入損失を電磁界シミュレーションによって評価した。
実施例２として、角部切欠きおよび側面切欠きを有する図１〜図７と同様の構成の半導体素子収納用パッケージ１００に外部配線基板を接続するとともに、外部配線基板に高周波信号を伝送させたときの高周波信号の伝送特性を、実施例１と同様に、シミュレーションにより算出した。
比較例として、角部切欠き３０ｅおよび側面切欠き３０ｆが設けられていないこと以外は図１〜図７と同様の構成の半導体素子収納用パッケージに外部配線基板を接続するとと
もに、外部配線基板に高周波信号を伝送させたときの高周波信号の伝送特性を、実施例１と同様に、シミュレーションにより算出した。
もに、外部配線基板に高周波信号を伝送させたときの高周波信号の伝送特性を、実施例１と同様に、シミュレーションにより算出した。
実施例１、実施例２、および比較例における反射損失の周波数依存性を図９に示す。
図９より、実施例１では、比較例に比べて、１７〜２８ＧＨｚの周波数帯域で反射損失が改善され、かつ共振による影響が高周波側にシフトされていることがわかる。実施例２では、比較例に比べて、１７〜３２ＧＨｚの周波数帯域で反射損失が改善されており、共振による影響が高周波側にシフトされている。また、実施例２は、実施例１と比べて、２１〜３６ＧＨｚの周波数帯域で反射損失が改善されており、共振による影響が高周波側にシフトされている。
次に、実施例１、実施例２、および比較例における挿入損失の周波数依存性を図１０に示す。
図１０より、実施例１および実施例２では、比較例に比べて、共振によって生じる挿入損失の谷が高周波側にシフトされていることがわかる。特に、実施例２では、実施例１および比較例に比べて、共振によって生じる挿入損失の谷が高周波側にシフトされていることがわかる。
図９および図１０の結果は以下に示す理由によると考えられる。
比較例１では、高周波信号の伝送方向および第１絶縁体部３０の一方主面３０ａに対して垂直方向の電界は、第１絶縁体部３０の内層接地導体層およびフレキシブル配線基板の接地配線に結合されるが、高周波信号の伝送方向に対して垂直方向かつ側面３０ｄの方向に分布する一部の電界は、第１絶縁体部３０の内層接地導体層およびフレキシブル配線基板の接地配線には結合されず、入出力端子３の外部に漏れ出し、周囲の誘電体または導体に結合することにより、不要な共振を発生させる。
実施例１では、高周波信号の伝送方向に対して垂直方向かつ側面３０ｄの方向に分布する一部の電界が、角部切欠き３０ｅの表面の接地導体層３０ｇに結合されるので、高周波信号の伝送方向に対して垂直方向かつ側面３０ｄの方向に分布する一部の電界が、入出力端子３の外部に漏れ出すことを抑制することができる。それによって、信号線路３３とフレキシブル配線基板の接地配線との間に擬似的な同軸線路が形成されやすくなり、高周波信号の伝送特性が向上すると考えられる。
また、実施例２では、高周波信号の伝送方向に対して垂直方向かつ側面３０ｄの方向に分布する一部の電界が、角部切欠き３０ｅの表面の接地導体層３０ｇに結合され、かつ入出力端子３の端面３０ｃから枠体２の内側に向かって伝送される高周波信号の垂直方向かつ側面３０ｄの方向に分布する一部の電界が、側面切欠き３０ｆの表面に設けられた接地導体層３０ｇに結合されるので、高周波信号の伝送方向に対して垂直方向かつ側面３０ｄの方向に分布する一部の電界が、入出力端子３の外部に漏れ出すことを一層効果的に抑制することができる。それによって、信号線路３３とフレキシブル配線基板の接地配線との間に擬似的な同軸線路がさらに形成されやすくなり、高周波信号の伝送特性が一層向上すると考えられる。
以上の結果から、本実施形態の半導体素子収納用パッケージ１００では、高周波における伝送特性が向上されていることがわかった。
１ 基板
１ａ 主面
１ｂ 載置部
２ 枠体
２ａ 切欠き部
２ｂ 貫通孔
３ 入出力端子
４ シールリング
５ 半導体素子
６ 基台
７ 配線導体
８ ボンディングワイヤ
９ 蓋体
３０ 第１絶縁体部
３０ａ 一方主面
３０ｂ 一端部
３０ｃ 端面
３０ｄ 側面
３０ｇ 接地導体層
３１ 第２絶縁体部
３１ａ 一方主面
３１ｂ 一端部
３２ 接地導体
３３ 信号線路
３４ 立壁部
１００ 半導体素子収納用パッケージ
２００ 半導体装置
１ａ 主面
１ｂ 載置部
２ 枠体
２ａ 切欠き部
２ｂ 貫通孔
３ 入出力端子
４ シールリング
５ 半導体素子
６ 基台
７ 配線導体
８ ボンディングワイヤ
９ 蓋体
３０ 第１絶縁体部
３０ａ 一方主面
３０ｂ 一端部
３０ｃ 端面
３０ｄ 側面
３０ｇ 接地導体層
３１ 第２絶縁体部
３１ａ 一方主面
３１ｂ 一端部
３２ 接地導体
３３ 信号線路
３４ 立壁部
１００ 半導体素子収納用パッケージ
２００ 半導体装置
Claims (5)
- 主面に半導体素子が載置される載置部を有する基板と、
該基板の前記主面に接合される枠体であって、前記載置部を囲繞するように設けられ、前記基板側とは反対の側から切り欠かれた切欠き部を有する枠体と、
前記載置部に載置された半導体素子と外部配線とを電気的に接続する入出力端子であって、前記切欠き部を塞いで前記枠体に固定される入出力端子と、
を含む半導体素子収納用パッケージであって、
前記入出力端子は、
矩形形状を有し、前記枠体の内側から前記枠体の外側に延びる第１絶縁体部と、
矩形形状を有し、前記枠体の内側から前記枠体の外側に延びる第２絶縁体部であって、一方主面が前記第１絶縁体部の一方主面に対向しているとともに、平面視で、前記第１絶縁体部の一端部が第２絶縁体部よりも前記枠体の外方に張出するように設けられる第２絶縁体部と、
前記第１絶縁体部の前記一方主面の、前記枠体の外側に位置する一辺から対向する他辺に向かって形成され、前記枠体の内側まで延びる複数の接地導体と、
前記複数の接地導体に沿って形成され、前記枠体の外側から前記枠体の内側まで延びる複数の信号線路であって、各々が、前記複数の接地導体のうちの隣接する２つの接地導体の間に配設される複数の信号線路と、を含み、
前記第１絶縁体部は、前記一辺を含む前記一端部の端面と該端面に隣り合う前記一端部の２つの側面との角部の少なくとも一方に、前記一方主面側から前記第１絶縁体部の厚み方向に一部分が切り欠かれた角部切欠きを有し、該角部切欠きの表面に接地導体層が設けられていることを特徴とする半導体素子収納用パッケージ。 - 前記角部切欠きは、前記第１絶縁体部の前記一方主面の面方向に平行な断面の形状が、直線状であることを特徴とする請求項１に記載の半導体素子収納用パッケージ。
- 前記第１絶縁体部は、前記一端部の、前記角部切欠きが形成された側面に、前記一方主面側から前記第１絶縁体部の前記厚み方向に一部分が切り欠かれた側面切欠きを有し、該側面切欠きの表面に接地導体層が設けられていることを特徴とする請求項１または２に記載の半導体素子収納用パッケージ。
- 前記側面切欠きは、前記第１絶縁体部の前記一方主面の前記面方向に平行な断面の形状が矩形状であることを特徴とする請求項３に記載の半導体素子収納用パッケージ。
- 請求項１〜４のいずれか１項に記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体に取り付けられた蓋体と、含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016015128A JP6744103B2 (ja) | 2016-01-29 | 2016-01-29 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016015128A JP6744103B2 (ja) | 2016-01-29 | 2016-01-29 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017135302A true JP2017135302A (ja) | 2017-08-03 |
| JP6744103B2 JP6744103B2 (ja) | 2020-08-19 |
Family
ID=59503019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016015128A Active JP6744103B2 (ja) | 2016-01-29 | 2016-01-29 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6744103B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214556A (ja) * | 1998-01-26 | 1999-08-06 | Kyocera Corp | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ |
| JP2004319650A (ja) * | 2003-04-14 | 2004-11-11 | Kyocera Corp | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
| JP2009158511A (ja) * | 2007-12-25 | 2009-07-16 | Sumitomo Metal Electronics Devices Inc | 入出力端子及び半導体素子収納用パッケージ |
| WO2014192687A1 (ja) * | 2013-05-29 | 2014-12-04 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| WO2015012405A1 (ja) * | 2013-07-26 | 2015-01-29 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| WO2015137489A1 (ja) * | 2014-03-13 | 2015-09-17 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
-
2016
- 2016-01-29 JP JP2016015128A patent/JP6744103B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214556A (ja) * | 1998-01-26 | 1999-08-06 | Kyocera Corp | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ |
| JP2004319650A (ja) * | 2003-04-14 | 2004-11-11 | Kyocera Corp | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
| JP2009158511A (ja) * | 2007-12-25 | 2009-07-16 | Sumitomo Metal Electronics Devices Inc | 入出力端子及び半導体素子収納用パッケージ |
| WO2014192687A1 (ja) * | 2013-05-29 | 2014-12-04 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| WO2015012405A1 (ja) * | 2013-07-26 | 2015-01-29 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| WO2015137489A1 (ja) * | 2014-03-13 | 2015-09-17 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6744103B2 (ja) | 2020-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10790245B2 (en) | High-frequency ceramic board and high-frequency semiconductor element package | |
| US9922925B2 (en) | Electronic component housing package, and electronic device comprising same | |
| US20110048796A1 (en) | Connector, Package Using the Same and Electronic Device | |
| WO2011040329A1 (ja) | 素子収納用パッケージおよび実装構造体 | |
| JP6633656B2 (ja) | 配線基板、光半導体素子パッケージおよび光半導体装置 | |
| WO2015030093A1 (ja) | 素子収納用パッケージおよび実装構造体 | |
| JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
| JP7021041B2 (ja) | 配線基板、電子部品パッケージおよび電子装置 | |
| JP6181777B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
| JP4874177B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
| JP4903738B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2010028800A (ja) | 構造体，接続端子，パッケージ、並びに電子装置 | |
| JP6082114B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
| JP2009283898A (ja) | 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置 | |
| JP5721359B2 (ja) | 半導体装置用基体、およびそれを備えた半導体装置 | |
| JP6744103B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2015103619A (ja) | 素子収納用パッケージおよび実装構造体 | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2021064812A (ja) | 絶縁基体、半導体パッケージおよび半導体装置 | |
| JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP4522010B2 (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
| JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
| JP3827623B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP7254011B2 (ja) | 配線基体、半導体素子収納用パッケージ、および半導体装置 | |
| JP2004349568A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181010 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200630 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200730 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6744103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |